JP4926692B2 - 配線基板及びその製造方法と半導体装置 - Google Patents

配線基板及びその製造方法と半導体装置 Download PDF

Info

Publication number
JP4926692B2
JP4926692B2 JP2006351000A JP2006351000A JP4926692B2 JP 4926692 B2 JP4926692 B2 JP 4926692B2 JP 2006351000 A JP2006351000 A JP 2006351000A JP 2006351000 A JP2006351000 A JP 2006351000A JP 4926692 B2 JP4926692 B2 JP 4926692B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
base
resin
silicon interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006351000A
Other languages
English (en)
Other versions
JP2008166327A5 (ja
JP2008166327A (ja
Inventor
直 荒井
敏男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006351000A priority Critical patent/JP4926692B2/ja
Priority to TW096141679A priority patent/TW200832673A/zh
Priority to US11/984,004 priority patent/US7901986B2/en
Priority to CNA2007103011690A priority patent/CN101211888A/zh
Publication of JP2008166327A publication Critical patent/JP2008166327A/ja
Publication of JP2008166327A5 publication Critical patent/JP2008166327A5/ja
Application granted granted Critical
Publication of JP4926692B2 publication Critical patent/JP4926692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Description

本発明は配線基板及びその製造方法と半導体装置に係り、さらに詳しくは、高性能な半導体チップの実装に対応できるシリコンインターポーザが内蔵された配線基板及びその製造方法と半導体装置に関する。
従来、ＣＰＵなどの半導体チップが配線基板の上に実装されて構成される半導体装置がある。半導体チップを実装するための配線基板としては、ファインピッチの配線が多層化されて形成されたビルドアップ配線板が一般的に使用されている。
近年では、半導体チップのさらなる高性能化に伴ってその接続電極のピッチが狭小化されてきている。ビルドアップ配線板の配線のファインピッチ化には限界があるので、そのような半導体チップをビルドアップ配線板に直接実装することが困難になりつつある。その対策として、上下側を導通可能にする微細配線を備えたシリコンインターポーザを介して半導体チップをビルドアップ配線板に接続する方法が提案されている。
特許文献１には、半導体チップ内の配線層数を減らすために半導体チップ内の配線の機能をインターポーザに移し、配線基板の上にインターポーザを介して半導体チップを実装することが記載されている。
特許文献２には、外部接続端子を備えた第１の配線基板に半導体素子が実装された上部装置部と、接続用電極を備えた第２の配線基板に半導体素子が実装された下部装置部との間に、インターポーザ基板を配設することが記載されている。
特開２００１−１０２４７９号公報 特開２００４−２７３９３８号公報
前述したように、半導体チップの高性能化に伴ってビルドアップ配線板の配線のさらなるファインピッチ化や多層化、さらにはシリコンインターポーザの導入が必要となり、これによって半導体装置のコスト上昇や歩留り低下を招きやすい。
例えば、ビルドアップ配線板のスルーホールランドから配線を引き回してシリコンインターポーザが接続されるインターポーザ用パッドを配置する際に、配線の引き回しの途中でスルーホールランドが邪魔になって配線を引き回せない場合は、ビルドアップ配線板の配線の層数を増やして対応する必要がある。
このとき、従来技術のビルドアップ配線板では、片面側の配線の追加のみで対応できる場合であっても、反りの発生を防止するためにコア基板の両面側に配線を対称に形成する必要があり、無駄なコストがかかる問題がある。
このように、従来技術のビルドアップ配線板では、半導体チップの高性能化に対応させる際に、不必要な配線を形成する必要があることから配線の層数が膨大になるケースが想定され、コスト上昇や歩留りの低下が懸念される。さらには、ビルドアップ配線板の上にシリコンインターポーザを接続してインターポーザ内蔵配線基板を構成する際に、高い信頼性が得られる構造が要求される。
本発明は以上の課題を鑑みて創作されたものであり、シリコンインターポーザを内蔵する配線基板において、シリコンインターポーザの仕様に対応させて配線パターンの層数を必要最小限に設定できると共に、製造工程が簡略化されて低コスト・高歩留りで製造される信頼性の高い配線基板及びその製造方法と半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、上下側を導通可能にする配線パターンを備えた複数のユニット配線板が、接続端子を介して相互接続されて積層されて構成されるベース配線板と、前記ベース配線板の上に積層され、上下側を導通可能にする配線パターンを備えて、前記ベース配線板の前記配線パターンに接続端子を介して接続されたシリコンインターポーザと、前記複数のユニット配線板の間の隙間、及び前記ベース配線板と前記シリコンインターポーザとの隙間に充填され、前記ベース配線板及び前記シリコンインターポーザを一体化する樹脂部とを有することを特徴とする。
本発明の配線基板を構成するベース配線板は、上下側を導通可能にする配線パターンを備えた複数のユニット配線板が厚さ方向に積層されて接続端子を介して相互接続されて構成される。ベース配線板の上には高性能な半導体チップが実装される微細配線を備えたシリコンインターポーザが接続端子を介して接続されている。
さらに、複数のユニット配線板の隙間及びベース配線板とシリコンインターポーザとの隙間に樹脂部が充填されており、樹脂部がベース配線板及びシリコンインターポーザを一体化する基板として機能する。シリコンインターポーザはその上面の半導体チップ搭載面が露出した状態で樹脂部に埋設されている。
本発明の配線基板では、高性能な半導体チップの狭小ピッチの接続電極が微細配線を備えたシリコンインターポーザに接続され、シリコンインターポーザからベース配線板にピッチ変換される。
本発明では、上下側を導通可能にする配線パターンを備えたユニット配線板を１ユニットとして使用し、それを積層して接続することによりベース配線板を構成している。このため、従来技術のビルドアップ配線板と違って、配線の層数を増やす際に、反りの防止を考慮してコア基板の両面に配線パターンを対称に形成する必要はなく、シリコンインターポーザの仕様に対応させて必要最小限の配線パターンの層数でベース配線板を構成することができる。従って、不必要な配線パターンの形成によるコスト上昇や歩留り低下を招くおそれがない。
本発明の一つの好適な態様では、樹脂部の材料として、多量のフィラーを含むモールドコンパウンド樹脂（例えばシリカフィラーが８５〜９０％含有されたエポキシ樹脂）が使用され、樹脂部の熱膨張係数が７〜２０ｐｐｍ／℃であり、弾性率が１５〜２５ＧＰａである。そのような樹脂材料から樹脂部を形成することにより、一般的な樹脂材料を使用する場合よりも、シリコンインターポーザ、ベース配線板及び樹脂部の間で熱膨張係数を近似させることができるので、配線基板の反りの発生を抑制することができる。さらには、樹脂部は、高い弾性率を有する樹脂材料から形成されるので、ベース配線板及びシリコンインターポーザを一体的に支持する剛性が高い基板として機能する。
このように、本発明では、ベース配線板及びシリコンインターポーザが、反りの発生を抑える剛性の強い樹脂によって封止されるので、信頼性の高い配線基板が構成される。
また、上記課題を解決するため、本発明は配線基板の製造方法に係り、上下側を導通可能にする配線パターンを備えた複数のユニット配線板が、接続端子を介して相互接続されて積層されて構成されるベース配線板と、上下側を導通可能にする配線パターンを備えたシリコンインターポーザとを用意し、前記ベース配線板の前記配線パターンに前記シリコンインターポーザを接続端子を介して接続することにより、インターポーザ付き配線基板を得る工程と、前記インターポーザ付き配線基板にモールド金型を設置し、真空トランスファモールド法によって、前記複数のユニット配線板の隙間、及び前記ベース配線板と前記シリコンインターポーザとの隙間に樹脂を充填することにより、前記ベース配線板及び前記シリコンインターポーザを一体化する樹脂部を形成する工程とを有することを特徴とする。
本発明の配線基板の製造方法を採用することにより、上記した配線基板を容易に製造することができる。本発明では、まず、複数のユニット配線板を積層してベース配線板を構成し、ベース配線板の上にシリコンインターポーザを接続してインターポーザ付き配線基板を得る。その後に、インターポーザ付き配線基板にモールド金型を設置し、真空トランスファモールド法によって複数のユニット配線板の隙間及びベース配線板とシリコンインターポーザとの隙間に樹脂を充填する。真空トランスファモールド法を使用することにより、フィラーを多量に含むモールドコンパウンド樹脂であっても微細な隙間に樹脂を信頼性よく充填することができる。
以上説明したように、本発明の配線基板では、ユニット配線板が積層されたベース配線板の上にシリコンインターポーザが接続され、それらの隙間に樹脂が充填されて構成されるので、低コスト・高歩留りで製造されて高い信頼性が得られる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１〜図６は本発明の実施形態の配線基板の製造方法を示す断面図、図７〜図９は本発明の実施形態の配線基板を示す断面図、図１０及び図１１は同じく半導体装置を示す断面図である。
本実施形態の配線基板の製造方法では、図１に示すように、まず、上下側を導通可能にする配線パターン１６を備えたシート状の第１ユニット配線板１０及び第２ユニット配線板２０を用意する。第１ユニット配線板１０では、ガラスクロスを含むエポキシ樹脂（プリプレグ）などから形成された絶縁層１２にスルーホール１２ｘが形成されている。スルーホール１２ｘの中には銅などからなるスルーホール導電層１４が充填されている。
さらに、絶縁層１２の両面側には銅などからなる配線パターン１６が形成されており、両面側の配線パターン１６はスルーホール導電層１４を介して相互接続されている。また、絶縁層１２の両面側には、配線パターン１６の接続部上に開口部が設けられたソルダレジスト１８がそれぞれ形成されている。
第２ユニット配線板２０では、第１ユニット配線板１０と同様に、絶縁層１２の両面側に、スルーホール１２ｘ内のスルーホール導電層１４を介して相互接続された配線パターン１６がそれぞれ形成されている。また、第１ユニット配線板１０と同様に、絶縁層１２の両面側に配線パターン１６の接続部上に開口部が設けられたソルダレジスト１８がそれぞれ形成されている。また、第２ユニット配線板２０の上面側の配線パターン１６にはキャパシタ部品１７が接続されて実装されている。なお、キャパシタ部品１７の他に、抵抗部品やインダクタ部品などの受動部品が実装されていてもよい。
さらに、第２ユニット配線板２０では、絶縁層１２の下面側の配線パターン１６の接続部に接続端子２０ａが設けられている。接続端子２０ａは、銀（Ａｇ）ペースト、はんだペースト、はんだボール、外面にはんだが被覆された銅ボール、又は金バンプなどから形成され、その高さは３０〜１００μｍに設定される。
第１ユニット配線板１０及び第２ユニット配線板２０の各配線パターン１６は、絶縁層１２にスルーホール１２ｘが形成され、次いでスルーホール１２ｘ内から絶縁層１２の両面に繋がる金属層がめっきによって形成された後に、フォトリソグラフィ及びエッチングによって金属層がパターン化されて形成される。あるいは、銅張積層板を加工することに基づいてその両面側に配線パターンを形成してもよい。第１ユニット配線板１０及び第２ユニット配線板２０の各配線パターン１６の最小幅は例えば３０〜５０μｍに設定される。
なお、第１ユニット配線板１０及び第２ユニット配線板２０の各配線パターン１６が両面側に１層ずつ形成された形態を例示したが、配線パターン１６が絶縁層１２の両面側にｎ層（ｎは２以上の整数）でそれぞれ積層されていてもよい。また、第１、第２ユニット配線板１０，２０は、フレキシブル配線板であってもよいし、リジッド配線板であってもよい。
次いで、図２に示すように、第２ユニット配線板２０の接続端子２０ａが第１ユニット配線板１０の上側の配線パターン１６の接続部に対応するように、第１ユニット配線板１０の上に第２ユニット配線板２０を配置する。さらに、１８０〜２２０℃の温度で熱処理することにより、第２ユニット配線板２０の接続端子２０ａを第１ユニット配線板１０の上面の配線パターン１６の接続部に接合する。第２ユニット配線板２０の接続端子２０ａが金バンプからなる場合は、第１ユニット配線板１０の配線パターン１６の接続部に金層が形成され、超音波接合によって接続される。
これにより、図３に示すように、２層の配線パターン１６をそれぞれ備えた第１、第２ユニット配線板１０，２０が厚さ方向に３次元的に積層されて接続され、これによってベース配線板５が構成される。ベース配線板５は、スルーホール導電層１４及び接続端子２０ａによって相互接続された４層の配線パターン１６を備えて構成され、最上の配線パターン１６にキャパシタ部品１７が実装されている。なお、第２ユニット配線板２０に接続端子２０ａを設ける代わりに、第１ユニット配線板１０の上面の配線パターン１６に接続端子を設けるようにしてもよい。
続いて、図４に示すように、上下側を導通可能にする配線パターン３６を備えたシリコンインターポーザ３０を用意する。シリコンインターポーザ３０では、シリコン基板３２にスルーホール３２ｘが設けられており、シリコン基板３２の両面及びスルーホール３２ｘの内面に絶縁層３３が形成されている。スルーホール３２ｘの中には銅などからなるスルーホール導電層３４が充填されている。さらに、シリコン基板３２の両面側にはスルーホール導電層３４を介して相互接続された銅などからなる配線パターン３６がそれぞれ形成されている。
シリコンインターポーザ３０は半導体集積回路の製造プロセスを使用して製造されるので、前述したベース配線板５の配線パターン１６よりもファインピッチで形成され、その最小幅は例えば３〜５μｍで形成される。また、シリコンインターポーザ３０の下面の配線パターン３６には高さが３０〜１００μｍの金バンプなどからなる接続端子３０ａが設けられている。なお、シリコンインターポーザ３０の配線パターン３６はシリコン基板３２の両面側に任意の層数で積層されていてもよい。
さらに、同じく図４に示すように、ベース配線板５の最上の配線パターン１６のインターポーザ用の接続部にはんだボール又ははんだペーストからなるはんだ材２２を形成する。続いて、シリコンインターポーザ３０の接続端子３０ａがベース配線板５上のはんだ材２２に対応するように、インターポーザ３０をベース配線板５の上に配置する。さらに、１８０〜２２０℃の温度で熱処理することにより、インターポーザ３０の接続端子３０ａをベース配線板５に設けられたはんだ材２２に接合してベース配線板５の配線パターン１６に電気的に接続する。
これにより、図５に示すように、ベース配線板５の上にシリコンインターポーザ３０が３次元的に積層されて接続され、これによってインターポーザ付き配線基板６が得られる。この時点では、第１ユニット配線板１０と第２ユニット配線板２０との間、及び第２ユニット配線板２０とシリコンインターポーザ３０との間には、第２ユニット配線板２０の接続端子２０ａ及びシリコンインターポーザ３０の接続端子３０ａの厚みに相当する隙間がそれぞれ存在する。
次いで、図６に示すように、下型４２及び上型４４から基本構成されるモールド金型４０を用意する。そして、下型４２の上に図５のインターポーザ付き配線基板６を配置する。さらに、下面側に凹部４４ｘを備えた上型４４をインターポーザ付き配線基板６の上に配置する。上型４４の下面にはリリースフィルム４６が設けられており、インターポーザ付き配線基板６のシリコンインターポーザ３０の上面はリリースフィルム４６で押えられた状態となる。リリースフィルム４６は、シリコンインターポーザ３０を保護すると共に、樹脂を充填した後に上型４４を樹脂から容易に分離するための剥離層として機能する。
また、下型４２の周縁部上にはインターポーザ付き配線基板６を取り囲むようにスペーサ４８が配置されており、インターポーザ付き配線基板６の一辺の領域にはスペーサ４８と上型４４によって樹脂流入部Ｒが構成されている。また、樹脂流入部Ｒ以外の領域に配置されるスペーサ４８は上型４４の下に配置されたリリースフィルム４６に接触しており、樹脂流入がそこでストップするようになっている。
このようにして、インターポーザ付き配線基板６を下型４２と上型４４とによって挟むことにより、樹脂流入部Ｒとそれに繋がって樹脂が充填される空間Ａが構成される。樹脂が充填される空間Ａは、第１ユニット配線板１０と第２ユニット配線板２０との隙間Ａ１、第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２、ベース配線板５の外周側面とモールド金型４０との隙間Ａ３、及びシリコンインターポーザ３０の周辺の隙間Ａ４である。
次いで、同じく図６に示すように、溶融された樹脂を樹脂流入部Ｒを通してモールド金型４０によって構成される空間Ａに流し込む。このとき、空間Ａを減圧して（又は真空にして）エアを排気した状態で樹脂が流入される。このようにして、樹脂が樹脂流入部Ｒからモールド金型４０の中の空間Ａに流入し、第１ユニット配線板１０と第２ユニット配線板２０との隙間Ａ１及び第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２などに樹脂が充填される。
さらに、空間Ａに押し込まれた樹脂を熱処理して硬化させた後に、インターポーザ付き配線基板６からモールド金型４０を取り外して樹脂を露出させる。このとき、上型４４の下面にはリリースフィルム４６が存在するので、上型４４を樹脂から容易に取り外すことができる。その後に、樹脂流入部Ｒに形成された樹脂を折り取って廃棄する。
これにより、図７に示すように、第１ユニット配線板１０と第２ユニット配線板２０との隙間Ａ１及び第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２などに樹脂が充填されて、ベース配線板５とシリコンインターポーザ３０とを一体化する樹脂部５０が形成される。なお、第１ユニット配線板１０と第２ユニット配線板２０との隙間Ａ１及び第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２が比較的広い（１００μｍ程度）場合は、空間Ａを減圧することなく大気の状態で樹脂を充填することも可能である。
樹脂部５０の材料としては、径が３０μｍ程度以下のシリカフィラーが８５〜９０％含有されたエポキシ樹脂（モールドコンパウンド樹脂）が好適に使用され、その熱膨張係数は７〜２０ｐｐｍ／℃であり、弾性率は１５〜２５ＧＰａである。樹脂部５０はベース配線板５及びインターポーザ３０を一体化する基板として機能し、上記した特性の樹脂材料を採用することにより、十分な剛性を有すると共に、後述するように反りの発生を抑制することができる。
また、一般的に、毛細管現象を利用して液状樹脂を隙間に充填する方法では、フィラーを多量に含む樹脂を狭い隙間に充填することは困難を極める。本実施形態では、第１ユニット配線板１０と第２ユニット配線板２０との隙間Ａ１及び第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２がかなり狭い（例えば３０μｍ）場合であっても、真空トランスファモールド法によって樹脂を充填するので、フィラーを多量に含む樹脂を狭い隙間に信頼性よく充填することが可能である。
以上により、図７に示すように、本実施形態のインターポーザ内蔵配線基板７が得られる。図７に示すように、本実施形態のインターポーザ内蔵配線基板７では、第１ユニット配線板１０の上に第２ユニット配線板２０が厚さ方向に積層されて接続されてベース配線板５が構成されている。
第１ユニット配線板１０では、絶縁層１２の両面側に配線パターン１６がそれぞれ形成されており、配線パターン１６は絶縁層１２のスルーホール１２ｘ内に充填されたスルーホール導電層１４を介して相互接続されている。さらに、絶縁層１２の両面側には配線パターン１６の接続部上に開口部が設けられたソルダレジスト１８がそれぞれ形成されている。
第２ユニット配線板２０では、第１ユニット配線板１０と同様に、絶縁層１２の両面側にスルーホール導電層１４を介して相互接続される配線パターン１６がそれぞれ形成されている。また、絶縁層１２の両面側には配線パターン１６の接続部上に開口部が設けられたソルダレジスト１８がそれぞれ形成されている。また、第２ユニット配線板２０の上面の配線パターン１６にキャパシタ部品１７が接続されて実装されている。さらに、絶縁層１２の下面側の配線パターン１６の接続部に接続端子２０ａが設けられている。
そして、第１ユニット配線板１０の配線パターン１６の接続部に第２ユニット配線板２０の接続端子２０ａが接合されて電気的に相互接続されている。
さらに、ベース配線板５の上にシリコンインターポーザ３０が厚さ方向に積層されて接続されている。シリコンインターポーザ３０では、前述した図４で説明したように、シリコン基板３２の両面側にスルーホール導電層３４を介して相互接続される配線パターン３６が形成され、その下面の配線パター３６の接続部に金バンプなどからなる接続端子３０ａが設けられている。そして、シリコンインターポーザ３０の接続端子３０ａがベース配線板５の配線パターン１６の接続部にはんだ材２２によって接合されている。
さらに、第１ユニット配線板１０と第２ユニット配線板２０との隙間Ａ１及び第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２に樹脂部５０が充填されている。樹脂部５０はそれらの隙間Ａ１，Ａ２からベース配線板５及びシリコンインターポーザ３０の側方にかけて繋がって一体的に形成されている。
ベース配線板５及びシリコンインターポーザ３０の側面は樹脂部５０で被覆されていると共に、ベース配線板５の上に実装されたキャパシタ部品１７が樹脂部５０の中に埋設されている。シリコンインターポーザ３０はその上面の半導体チップ搭載面が露出した状態で樹脂部５０に埋設されており、シリコンインターポーザ３０の上面と樹脂部５０の上面が同一面となっている。
このようにして、ベース配線板５及びシリコンインターポーザ３０が樹脂部５０によって一体化されており、樹脂部５０はインターポーザ内蔵配線基板７の基板として機能する。図７には、外部接続方式をＬＧＡ（Land Grid Array）型として使用する例が示されており、ベース配線板５の下面の配線パターン１６の接続部Ｃがランドとして使用される。
本実施形態では、樹脂部５０の材料として、前述したように、反りの発生を防止するために熱膨張係数が７〜２０ｐｐｍ／℃の樹脂が使用される。シリコンインターポーザ３０の熱膨張係数が３ｐｐｍ／℃程度で、ベース配線板５の熱膨張係数が１８ｐｐｍ／℃程度であり、一般的な樹脂材料（熱膨張係数：４０〜１００ｐｐｍ／℃）を使用する場合よりも、シリコンインターポーザ３０、ベース配線板５及び樹脂部５０の間で、熱膨張係数を近似させることができる。
シリコンインターポーザ３０、ベース配線板５及び樹脂部５０の間で熱膨張係数が大きく異なる場合、樹脂を熱処理して硬化させる際などに熱膨張係数の差に基づく熱応力の発生によってインターポーザ内蔵配線基板７に反りが発生しやすい。反りが発生すると、後工程でのハンドリングに支障をきたしたり、実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下するなどの不具合が発生したりするおそれがある。
しかしながら、本実施形態では、上記したように、シリコンインターポーザ３０、ベース配線板５及び樹脂部５０の間で熱膨張係数が近似しているので、インターポーザ内蔵配線基板７の反りの発生を抑制することができ、信頼性を向上させることができる。
また、真空トランスファモールド法によって、第１ユニット配線板１０と第２ユニット配線板２０の隙間Ａ１及び第２ユニット配線板２０とシリコンインターポーザ３０との隙間Ａ２に樹脂が信頼性よく充填されて樹脂部５０が形成される。しかも、樹脂部５０は、高い弾性率を有する樹脂材料から形成されるので、ベース配線板５及びシリコンインターポーザ３０を一体的に支持する剛性の高い基板として機能する。
さらには、本実施形態では、絶縁層１２の両面側に相互接続された配線パターン１６が設けられた第１、第２ユニット配線板１０，２０を１ユニットとしてそれぞれ使用し、それらを積層することによりベース配線板５を構成している。
このため、従来技術のビルドアップ配線板と違って、反りを防止するめにコア基板の両面に配線パターンを対称に形成する必要はなく、シリコンインターポーザ３０の仕様に対応させて必要最小限の配線パターンの層数でベース配線板５を構成できる。従って、無駄な配線パターンを形成する必要がなくなるので、不必要な配線パターンの形成によるコスト上昇や歩留り低下を招くこともない。
なお、本実施形態では、第１ユニット配線板１０と第２ユニット配線板２０を積層してベース配線板５を構成したが、ユニット配線板の積層数は、設計仕様に合わせて第ｎユニット配線板（ｎは２以上の整数）まで任意に設定して積層することができる。
また、図８に示すインターポーザ内蔵基板７ａのように、図７のインターポーザ内蔵配線基板７の下面側の配線パターン１６の接続部Ｃにはんだボールなどを搭載して外部接続端子５ａを設けてＢＧＡ（Ball Grid Array）型として使用してもよい。あるいは、ＰＧＡ（Pin Grid Array）型として使用する場合は、インターポーザ内蔵配線基板７の下面側の配線パターン１６の接続部Ｃにリードピンが設けられる。
図９には、本実施形態の変形例のインターポーザ内蔵配線基板７ｂが示されている。変形例のインターポーザ内蔵配線基板７ｂでは、図８のインターポーザ内蔵配線基板７ａの第１ユニット配線板１０の上面の配線パターン１６の接続部に半導体チップ６０（ＬＳＩチップ）のバンプ６０ａがフリップチップ接続されており、半導体チップ６０が樹脂部５０の中に埋設されている。第１ユニット配線板１０と半導体チップ６０との間の隙間にも樹脂部５０が充填されている。
半導体チップ６０は、第２ユニット配線板２０の接続端子２０ａの高さによって構成される空間に収容され、樹脂部５０で封止されている。第２ユニット配線板２０の接続端子２０ａは、半導体チップ６０の厚みに合わせて第１ユニット配線板１０と第２ユニット配線板２０との間に半導体チップ６０が収容されるようにその高さが調整される。変形例のインターポーザ内蔵配線基板７ｂにおいても、前述したような真空トランスファモールド法によって樹脂部５０が充填される。
図１０には本実施形態の半導体装置８が示されている。図８のインターポーザ内蔵配線基板７ａのシリコンインターポーザ３０の上面の配線パターン３６（図４）の接続部に半導体チップ７０（ＬＳＩチップ）のバンプ７０ａがフリップチップ接続されて実装されて、半導体装置８が構成される。ベース配線板５に実装されたキャパシタ部品１７は半導体チップ７０の電源ラインとグラウンドラインの間に接続されてデカップリングキャパシタとして機能する。
半導体チップ７０（シリコンチップ）は熱膨張係数が同一のシリコンインターポーザ３０の上に実装されるので、半導体装置８の反りの発生を抑制することができる。なお、必要に応じて、シリコンインターポーザ３０と半導体チップ７０との隙間にアンダーフィル樹脂を充填してもよい。
なお、１つの配線基板から複数の個々の配線基板を多面取りする場合は、半導体チップ７０を実装する前又は後に、配線基板が切断される。
その他の形態としては、ベース配線板５の上にシリコンインターポーザ３０が実装された構造のユニットを２つ用意し、それらが対称になるように接続端子で接続することにより、配線基板の両面側にシリコンインターポーザが配置され、両面側に半導体チップが実装された形態としてもよい。この形態の場合、配線基板の下面周縁側の配線パターンに外部接続端子が接続される。
図１１には、本発明の実施形態の変形例の半導体装置８ａが示されている。図１１に示すように、変形例の半導体装置８ａでは、図９のインターポーザ内蔵配線基板７ｂのインターポーザ３０に半導体チップ７０のバンプ７０ａがフリップチップ接続されて構成される。
本実施形態の半導体装置８，８ａでは、狭小ピッチの接続電極を備えた高性能な半導体チップ７０を実装する場合であっても、それに対応する微細な配線パターン３６を備えたシリコンインターポーザ３０の上に半導体チップ７０を実装することにより、半導体チップ７０の接続電極のピッチ変換を行ってベース配線板５に電気的に接続することができる。
また、前述したように、本実施形態のベース配線板５は、シリコンインターポーザの仕様に合わせて必要最小限のユニット配線板を積層して構成できるので、半導体装置のコスト低減及び歩留りの向上と製造工程の簡略化を図ることができる。
図１は本発明の実施形態の配線基板の製造方法を示す断面図（その１）である。 図２は本発明の実施形態の配線基板の製造方法を示す断面図（その２）である。 図３は本発明の実施形態の配線基板の製造方法を示す断面図（その３）である。 図４は本発明の実施形態の配線基板の製造方法を示す断面図（その４）である。 図５は本発明の実施形態の配線基板の製造方法を示す断面図（その５）である。 図６は本発明の実施形態の配線基板の製造方法を示す断面図（その６）である。 図７は本発明の実施形態のＬＧＡ型のインターポーザ内蔵配線基板を示す断面図である。 図８は本発明の実施形態のＢＧＡ型のインターポーザ内蔵配線基板を示す断面図である。 図９は本発明の実施形態の変形例のインターポーザ内蔵基板を示す断面図である。 図１０は本発明の実施形態の半導体装置を示す断面図である。 図１１は本発明の実施形態の変形例の半導体装置を示す断面図である。
符号の説明
５…ベース配線板、６…インターポーザ付き配線基板、７，７ａ，７ｂ…インターポーザ内蔵配線基板、８，８ａ…半導体装置、１０…第１ユニット配線板、１２，３３…絶縁層、１２ｘ，３２ｘ…スルーホール、１４，３４…スルーホール導電層、１６，３６…配線パターン、１７…キャパシタ部品、１８…ソルダレジスト、２０…第２ユニット配線板、２０ａ，３０ａ…接続端子、３０…シリコンインターポーザ、３２…シリコン基板、４０…モールド金型、４２…下型、４４…上型、４４ｘ…凹部、４６…リリースフィルム、４８…スペーサ、５０…樹脂部、６０，７０…半導体チップ、６０ａ，７０ａ…バンプ、Ａ…空間、Ａ１〜Ａ４…隙間。

Claims (9)

  1. 上下側を導通可能にする配線パターンを備えた複数のユニット配線板が、接続端子を介して相互接続されて積層されて構成されるベース配線板と、
    前記ベース配線板の上に積層され、上下側を導通可能にする配線パターンを備えて、前記ベース配線板の前記配線パターンに接続端子を介して接続されたシリコンインターポーザと、
    前記複数のユニット配線板の間の隙間、及び前記ベース配線板と前記シリコンインターポーザとの隙間に充填され、前記ベース配線板及び前記シリコンインターポーザを一体化する樹脂部とを有し、
    前記樹脂部は、前記隙間から前記ベース配線板及び前記シリコンインターポーザの側方にかけて繋がって形成され、
    前記シリコンインターポーザはその上面が前記樹脂部から露出した状態で前記樹脂部に埋設され、かつ、前記ベース配線板の最下の前記ユニット配線板はその下面が前記樹脂部から露出した状態で前記樹脂部に埋設されていることを特徴とする配線基板。
  2. 前記ユニット配線板は、絶縁層の両面側にスルーホール導電層を介して相互接続された前記配線パターンがそれぞれ形成されて構成され、上側に配置された前記ユニット配線板の下面側の前記配線パターンに前記接続端子が設けられていることを特徴とする請求項１に記載の配線基板。
  3. 前記ベース配線板には、前記樹脂部に埋設された状態で半導体チップ及び受動部品のいずれか又は両方が接続されて実装されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記半導体チップは、下側の前記ユニット配線板にフリップチップ接続され、前記ユニット配線板の間に充填された前記樹脂部に埋設されていることを特徴とする請求項３に記載の配線基板。
  5. 前記樹脂部はフィラーを含有し、前記樹脂部の熱膨張係数が７乃至２０ｐｐｍ／℃で、かつ弾性率が１５〜２５ＧＰａであることを特徴とする請求項１又は２に記載の配線基板。
  6. 請求項１乃至５のいずれか一項の配線基板と、
    前記シリコンインターポーザの上面側の前記配線パターンに接続されて実装された半導体チップとを有することを特徴とする半導体装置。
  7. 上下側を導通可能にする配線パターンを備えた複数のユニット配線板が、接続端子を介して相互接続されて積層されて構成されるベース配線板と、上下側を導通可能にする配線パターンを備えたシリコンインターポーザとを用意し、前記ベース配線板の前記配線パターンに前記シリコンインターポーザを接続端子を介して接続することにより、インターポーザ付き配線基板を得る工程と、
    前記インターポーザ付き配線基板にモールド金型を設置し、真空トランスファモールド法によって、前記複数のユニット配線板の隙間、及び前記ベース配線板と前記シリコンインターポーザとの隙間に樹脂を充填することにより、前記ベース配線板及び前記シリコンインターポーザを一体化する樹脂部を形成する工程とを有し、
    前記シリコンインターポーザはその上面が前記樹脂部から露出した状態で前記樹脂部に埋設され、前記ベース配線板の最下の前記ユニット配線板はその下面が前記樹脂部から露出した状態で前記樹脂部に埋設されることを特徴とする配線基板の製造方法。
  8. 前記樹脂部を形成する工程において、前記モールド金型は下型及び下面に凹部を備えた上型から構成され、前記上型の凹部側の面に、前記樹脂部から前記上型を分離するためのリリースフィルムが設けられていることを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記樹脂部はフィラーを含有し、前記樹脂部の熱膨張係数が７乃至２０ｐｐｍ／℃で、かつ弾性率が１５〜２５ＧＰａであることを特徴とする請求項７又は８に記載の配線基板の製造方法。
JP2006351000A 2006-12-27 2006-12-27 配線基板及びその製造方法と半導体装置 Active JP4926692B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006351000A JP4926692B2 (ja) 2006-12-27 2006-12-27 配線基板及びその製造方法と半導体装置
TW096141679A TW200832673A (en) 2006-12-27 2007-11-05 Wiring substrate, manufacturing method thereof, and semiconductor device
US11/984,004 US7901986B2 (en) 2006-12-27 2007-11-13 Wiring substrate, manufacturing method thereof, and semiconductor device
CNA2007103011690A CN101211888A (zh) 2006-12-27 2007-12-26 布线基板及其制造方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351000A JP4926692B2 (ja) 2006-12-27 2006-12-27 配線基板及びその製造方法と半導体装置

Publications (3)

Publication Number Publication Date
JP2008166327A JP2008166327A (ja) 2008-07-17
JP2008166327A5 JP2008166327A5 (ja) 2009-12-10
JP4926692B2 true JP4926692B2 (ja) 2012-05-09

Family

ID=39581929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351000A Active JP4926692B2 (ja) 2006-12-27 2006-12-27 配線基板及びその製造方法と半導体装置

Country Status (4)

Country Link
US (1) US7901986B2 (ja)
JP (1) JP4926692B2 (ja)
CN (1) CN101211888A (ja)
TW (1) TW200832673A (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195786B1 (ko) * 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
WO2011033601A1 (ja) * 2009-09-21 2011-03-24 株式会社 東芝 ３次元集積回路製造方法、及び装置
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
JP5352437B2 (ja) 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8581394B2 (en) 2010-06-21 2013-11-12 Samsung Electro-Mechanics Co., Ltd Semiconductor package module and electric circuit assembly with the same
US9059187B2 (en) 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20120292777A1 (en) * 2011-05-18 2012-11-22 Lotz Jonathan P Backside Power Delivery Using Die Stacking
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
DE102012202826A1 (de) * 2012-02-24 2013-08-29 Robert Bosch Gmbh Stromsensor zur Befestigung an einer Stromschiene
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US20160211205A1 (en) 2013-08-26 2016-07-21 Hitachi Metals, Ltd. Mounting substrate wafer, multilayer ceramic substrate, mounting substrate, chip module, and mounting substrate wafer manufacturing method
TWI493195B (zh) 2013-11-04 2015-07-21 Via Tech Inc 探針卡
US20220189864A1 (en) * 2014-05-24 2022-06-16 Broadpak Corporation 3d integrations and methods of making thereof
JP2016058596A (ja) * 2014-09-11 2016-04-21 ソニー株式会社 電子デバイス、部品実装基板及び電子機器
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
WO2017082416A1 (ja) * 2015-11-11 2017-05-18 京セラ株式会社 電子部品パッケージ
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11281608B2 (en) * 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
KR20210055995A (ko) * 2019-11-08 2021-05-18 삼성전자주식회사 적층형 기판을 포함하는 전자 장치
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN111933590B (zh) * 2020-09-11 2021-01-01 甬矽电子(宁波)股份有限公司 封装结构和封装结构制作方法
CN113270327B (zh) * 2021-07-20 2021-12-07 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002222901A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
TWI281924B (en) * 2003-04-07 2007-06-01 Hitachi Chemical Co Ltd Epoxy resin molding material for sealing use and semiconductor device
JP2005039232A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package

Also Published As

Publication number Publication date
US7901986B2 (en) 2011-03-08
TW200832673A (en) 2008-08-01
CN101211888A (zh) 2008-07-02
JP2008166327A (ja) 2008-07-17
US20080155820A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP6325605B2 (ja) 電子部品内蔵基板
JP5079475B2 (ja) 電子部品実装用パッケージ
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
US9716075B2 (en) Semiconductor chip assembly and method for making same
US9167710B2 (en) Embedded packaging with preformed vias
JP5577760B2 (ja) パッケージ基板および半導体装置の製造方法
US20100175917A1 (en) Wiring board and method of manufacturing the same
JP2010034403A (ja) 配線基板及び電子部品装置
JP2017123459A (ja) プリント回路基板
JP4730426B2 (ja) 実装基板及び半導体モジュール
US20090121334A1 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
US9966323B2 (en) Semiconductor device
US9324580B2 (en) Process for fabricating a circuit substrate
JP2011071315A (ja) 配線基板及び配線基板の製造方法
TWI694566B (zh) 半導體封裝載板及其製法與電子封裝件
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP5174355B2 (ja) 配線基板及びその製造方法と半導体装置
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2012138628A (ja) 配線基板及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150