CN111933590B - 封装结构和封装结构制作方法 - Google Patents

封装结构和封装结构制作方法 Download PDF

Info

Publication number
CN111933590B
CN111933590B CN202010950281.2A CN202010950281A CN111933590B CN 111933590 B CN111933590 B CN 111933590B CN 202010950281 A CN202010950281 A CN 202010950281A CN 111933590 B CN111933590 B CN 111933590B
Authority
CN
China
Prior art keywords
circuit layer
layer
adapter plate
interposer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010950281.2A
Other languages
English (en)
Other versions
CN111933590A (zh
Inventor
何正鸿
钟磊
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010950281.2A priority Critical patent/CN111933590B/zh
Publication of CN111933590A publication Critical patent/CN111933590A/zh
Application granted granted Critical
Publication of CN111933590B publication Critical patent/CN111933590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的实施例提供了一种封装结构和封装结构制作方法，涉及半导体封装技术领域。该封装结构包括基板、芯片和转接组件，转接组件至少包括第一转接板和第二转接板，第一转接板包括相对设置的第一表面和第二表面，第一表面设有第一线路层，第二表面设有第二线路层，第二转接板包括相对设置的第三表面和第四表面，第三表面设有第三线路层，第四表面设有第四线路层。第一转接板设于基板上，并与基板电连接；第二转接板设于第一转接板远离基板的一侧，芯片设于第二转接板上，并与第二转接板电连接；第一转接板和第二转接板之间设有导电柱，以使第一线路层、第二线路层、第三线路层和第四线路层电连接，以提高芯片集成度。

Description

封装结构和封装结构制作方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种封装结构和封装结构制作方法。
背景技术
现有COWOS（Chip-on-Wafer-on-Substrate）是台积电推出的2.5D封装技术，也称为晶圆级封装。COWOS主要针对高端市场，互连线的数量、密度和封装尺寸都比较大，难以实现芯片的更高密度集成。
发明内容
本发明的目的包括，例如，提供了一种封装结构和封装结构制作方法，其能够实现更多布线，提高芯片集成度，增加封装结构的多功能化。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种封装结构，包括基板、芯片和转接组件；
所述转接组件至少包括第一转接板和第二转接板，所述第一转接板包括相对设置的第一表面和第二表面，所述第一表面设有第一线路层，所述第二表面设有第二线路层，所述第二转接板包括相对设置的第三表面和第四表面，所述第三表面设有第三线路层，所述第四表面设有第四线路层；
所述第一转接板设于所述基板上，并与所述基板电连接；所述第二转接板设于所述第一转接板远离所述基板的一侧，所述芯片设于所述第二转接板上，并与所述第二转接板电连接；所述第一转接板和所述第二转接板之间设有导电柱，以使所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接。
在可选的实施方式中，所述第一转接板和所述第二转接板之间设有缓冲层。
在可选的实施方式中，所述导电柱包括第一导电件，所述第一导电件依次穿过所述第四线路层、所述第三线路层、所述缓冲层、所述第二线路层和所述第一线路层，且所述第一导电件分别与所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接。
在可选的实施方式中，所述导电柱还包括第二导电件和/或第三导电件，所述第二导电件用于连接所述第一线路层和所述第二线路层，所述第三导电件用于连接所述第三线路层和所述第四线路层；
和/或，所述导电柱还包括第四导电件，所述第四导电件穿过所述缓冲层，用于连接所述第一线路层与所述第三线路层，或用于连接所述第一线路层与所述第四线路层，或用于连接所述第二线路层与所述第三线路层，或用于连接所述第二线路层与所述第四线路层。
在可选的实施方式中，所述转接组件上设有切割道，所述切割道处设有切割保护层，所述切割保护层的宽度大于所述切割道的宽度。
在可选的实施方式中，所述转接组件与所述基板之间设有胶层。
第二方面，本发明实施例提供一种封装结构制作方法，包括：
提供第一转接板，所述第一转接板包括相对设置的第一表面和第二表面，所述第一表面设有第一线路层，所述第二表面设有第二线路层；
提供第二转接板，所述第二转接板包括相对设置的第三表面和第四表面，所述第三表面设有第三线路层，所述第四表面设有第四线路层；
将所述第二转接板层叠于所述第一转接板上；
在所述第一转接板和所述第二转接板上进行硅穿孔，以使所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接；
在所述第二转接板上贴装芯片；
塑封所述芯片。
在可选的实施方式中，所述将所述第二转接板层叠于所述第一转接板上的步骤包括：
在所述第一转接板上设置缓冲胶，所述第二转接板通过所述缓冲胶固定在所述第一转接板上；
固化所述缓冲胶，以使所述缓冲胶在所述第一转接板和所述第二转接板之间形成缓冲层。
在可选的实施方式中，在所述第一转接板和所述第二转接板上进行硅穿孔的步骤包括：
在所述第一转接板和所述第二转接板上开设第一通孔，所述第一通孔依次穿过所述第三线路层、所述缓冲层、所述第二线路层和所述第一线路层；
在所述第一通孔内设置第一导电件，以使所述第一线路层、所述第二线路层和所述第三线路层电连接；
和/或，在所述第一转接板上开设第二通孔，在所述第二通孔内设置第二导电件，以连接所述第一线路层和所述第二线路层；
在所述第二转接板上开设第三通孔，在所述第三通孔内设置第三导电件，以连接所述第三线路层和所述第四线路层；
在所述第一转接板和所述第二转接板之间开设第四通孔，所述第四通孔穿过所述缓冲层，在所述第四通孔内设置第四导电件，以连接所述第一线路层与所述第三线路层，或连接所述第一线路层与所述第四线路层，或连接所述第二线路层与所述第三线路层，或连接所述第二线路层与所述第四线路层。
在可选的实施方式中，所述塑封所述芯片的步骤包括：
在所述第一转接板和所述第二转接板上预留切割道；
在所述切割道处开设沟槽，以使所述沟槽的宽度大于所述切割道的宽度；
塑封体塑封所述芯片，并填充所述沟槽。
本发明实施例的有益效果包括，例如：
本发明实施例提供的封装结构，转接组件采用第一转接板和第二转接板共同组成，且在第一转接板的双面、第二转接板的双面均设有线路层，通过第一转接板和第二转接板叠装，并采用导电柱实现第一线路层、第二线路层、第三线路层和第四线路层垂直互联，实现更多布线，有利于集成更多的芯片，提高封装结构的集成度和多功能化。
本发明实施例提供的封装结构制作方法，在第一转接板的正反两面分别设置第一线路层和第二线路层，在第二转接板的正反两面分别设置第三线路层和第四线路层，采用硅穿孔技术，实现多线路层的垂直互联，有利于在第二转接板上集成更多的芯片，提高封装结构的集成度和多功能化。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明具体实施例提供的封装结构的示意图；
图2为本发明具体实施例提供的封装结构的转接组件的结构示意图；
图3为本发明具体实施例提供的封装结构的转接组件与芯片的连接示意图；
图4为本发明具体实施例提供的封装结构制作方法中，第一转接板的制作示意图；
图5为本发明具体实施例提供的封装结构制作方法中，转接组件的制作示意图；
图6为本发明具体实施例提供的封装结构制作方法中，第四线路层和导电柱的制作示意图；
图7为本发明具体实施例提供的封装结构制作方法中，贴装芯片以及开设沟槽的示意图；
图8为本发明具体实施例提供的封装结构制作方法中，塑封芯片的示意图；
图9为本发明具体实施例提供的封装结构制作方法中，将转接组件分离成单颗的示意图。
图标：100-封装结构；10-基板；110-背面锡球；20-转接组件；210-第一转接板；211-第一线路层；212-第二线路层；213-第一表面；214-第二表面；215-第一介电层；216-第二介电层；217-植球焊盘；218-转接焊球；220-第二转接板；221-第三线路层；222-第四线路层；223-第三表面；224-第四表面；225-第三介电层；226-第四介电层；227-第一焊盘；230-缓冲层；240-导电柱；260-塑封体；270-胶层；280-切割道；281-沟槽；30-芯片；31-元器件；40-载具。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请参考图1和图2，本实施例提供了一种封装结构100，适用于2.5D封装体。该封装结构100包括基板10、芯片30和转接组件20。其中，转接组件20至少包括第一转接板210和第二转接板220，第一转接板210包括相对设置的第一表面213和第二表面214，第一表面213设有第一线路层211，第二表面214设有第二线路层212，第二转接板220包括相对设置的第三表面223和第四表面224，第三表面223设有第三线路层221，第四表面224设有第四线路层222。第一转接板210设于基板10上，并与基板10电连接；第二转接板220设于第一转接板210远离基板10的一侧，芯片30设于第二转接板220上，并与第二转接板220电连接；第一转接板210和第二转接板220之间设有导电柱240，以使第一线路层211、第二线路层212、第三线路层221和第四线路层222电连接。该封装结构100采用第一转接板210和第二转接板220叠装，布线设置更加丰富，通过导电柱240实现多层线路相互连通后，能够在第二转接板220远离基板10的一侧设置更多的贴装引脚，有利于实现更多芯片30的集成，提高芯片30集成度，缩小整体封装尺寸。
可选地，第一转接板210和第二转接板220之间设有缓冲层230，缓冲层230采用胶材，该胶材为不导电胶，缓冲层230的设置有利于降低第一转接板210和第二转接板220之间的结构应力，以及降低转接组件20和基板10之间的结构应力；缓冲层230采用胶材，利用胶材的粘性，有利于提高转接组件20的结构稳定性。其次，由于第一转接板210和第二转接板220上的多层线路层需采用硅穿孔技术实现垂直互联，设置缓冲层230有利于防止硅穿孔打孔时出现偏移的问题，提高打孔质量。本实施例中，第一转接板210的尺寸和第二转接板220的尺寸大致相等。
进一步地，导电柱240包括第一导电件，第一导电件依次穿过第四线路层222、第三线路层221、缓冲层230、第二线路层212和第一线路层211，且第一导电件分别与第一线路层211、第二线路层212、第三线路层221和第四线路层222电连接。可选地，导电柱240还包括第二导电件和/或第三导电件，第二导电件用于连接第一线路层211和第二线路层212，第三导电件用于连接第三线路层221和第四线路层222；和/或，导电柱240还包括第四导电件，第四导电件穿过缓冲层230，用于连接第一线路层211与第三线路层221，或用于连接第一线路层211与第四线路层222，或用于连接第二线路层212与第三线路层221，或用于连接第二线路层212与第四线路层222。需要说明的是，导电柱240的设置是为了实现多层线路层的垂直互联，多层线路层之间相互连通的方式有很多种，可以通过第一导电件贯通四层线路层，也可以通过第二导电件、第三导电件和第四导电件组合设置，实现四层线路层的相互连通，或者，通过第一导电件、第二导电件、第三导电件和第四导电件多种组合设置，实现四层线路层的相互连通，这里不作具体限定。容易理解，本实施例中仅以第一转接板210和第二转接板220叠装组合，即共设有四层线路层，在其他可选的实施例中，转接组件20还可以包括一个或多个第三转接板，第三转接板与第二转接板220叠装设置，且第二转接板220和第三转接板之间设有缓冲层230，这样可以实现更多的布线，进一步提高芯片30集成度。
可选地，请参考图3，转接组件20上设有切割道280，切割道280处设有切割保护层，切割保护层的宽度大于切割道280的宽度。本实施例中，基板10可以采用印制电路板、软硬结合板或柔性电路板与补强板的组合结构等。第一转接板210和第二转接板220的材质分别为硅，由于硅的特性比较脆，比玻璃还脆，切割保护层的设置，能够避免转接组件20中的硅直接暴露在外围，防止破碎，提高结构稳定性。在制作工艺中，沿切割道280将转接组件20切割分离，由于切割保护层的宽度大于切割道280的宽度，切割后，切割保护层能够对转接组件20的侧壁（即外围）进行保护，防止破损。
将转接组件20设置于基板10上，转接组件20与基板10之间设有胶层270。可选地，转接组件20与基板10焊接，以实现电连接。容易理解，焊接后，由于焊球高度的原因，转接组件20与基板10之间存在一定间隙，在该间隙内填充胶层270，即第一转接板210的第一表面213和基板10之间填充胶层270，有利于提高焊接强度，增强结构的稳定性。同时，填充的胶层270也具有一定的缓冲作用，有利于降低转接组件20和基板10之间的结构应力。此外，本实施例中的缓冲层230以及转接组件20底部的胶层270还有散热作用，提高封装结构100的散热性能，延长使用寿命。
本发明实施例还提供一种封装结构100制作方法，用于制作上述的封装结构100，该制作方法主要包括：
S101：提供第一转接板210。请参考图4，第一转接板210包括相对设置的第一表面213和第二表面214，第一表面213设有第一线路层211，第二表面214设有第二线路层212。详细地，取第一硅片作为第一转接板210，在第一硅片的第一表面213贴装载具40。在第一硅片的第二表面214完成RDL布线，即制作第二线路层212。可选地，先涂布一层绝缘保护层，再以曝光显影的方式定义新的导线图案，然后利用电镀技术制作RDL布线；在制作的RDL线路层上涂布第二介电层216，保护其制作的第二线路层212。其中，第二介电层216的材料可以为环氧树脂或氧化硅等。
完成第一硅片的第二表面214上的第二RDL线路层制作后，翻转第一硅片180度，放置在载具40上，在第一硅片的第一表面213上制作第一线路层211。具体地，先涂布一层绝缘保护层，再以曝光显影的方式定义新的导线图案，然后利用电镀技术制作RDL布线，在第一线路层211上涂布第一介电层215；并完成第一表面213上植球焊盘217的制作，植球焊盘217与第一线路层211电连接。完成植球焊盘217制作后，再次翻转第一硅片180度，放置于载具40上，将制作好的第一转接板210待用。
S102：提供第二转接板220。请参考图5，第二转接板220包括相对设置的第三表面223和第四表面224，第三表面223设有第三线路层221，第四表面224设有第四线路层222。详细地，取第二硅片作为第二转接板220，在第二硅片的第三表面223制作第三线路层221，并在第三线路层221上涂布第三介电层225，具体操作工艺参见步骤S101，这里不再赘述。
在第一转接板210的第二表面214涂布缓冲胶，将第二转接板220层叠于第一转接板210上；详细地，第二转接板220上设有第三线路层221的一层通过缓冲胶设置在第一转接板210的第二表面214上，缓冲胶固化后形成缓冲层230，即缓冲层230设于第二线路层212和第三线路层221之间。
S103：请参考图6，在第一转接板210和第二转接板220上进行硅穿孔，以使第一线路层211、第二线路层212、第三线路层221和第四线路层222电连接。采用TSV硅穿孔技术，对第一转接板210和第二转接板220进行打孔，该孔依次穿过第二转接板220、缓冲层230和第一转接板210。在孔内进行电镀铜层，填塞该孔，形成导电柱240。当然，并不仅限于此，也可以在孔内填充导电胶、银浆或铜浆等，这里不作具体限定。此时，导电柱240能实现第一线路层211、第二线路层212和第三线路层221的电连接。缓冲层230的设置可以起到缓冲、散热作用，并能防止TSV穿孔时偏移问题。
继续在第二硅片的第四表面224制作第四线路层222，第四线路层222与导电柱240电连接，在第四线路层222上涂布第四介电层226，以保护第四线路层222。并且在第四表面224完成第一焊盘227的制作，第一焊盘227与第四线路层222电连接，第一焊盘227用于贴装芯片30。需要说明的是，制作第四线路层222可以在TSV穿孔工艺之前，也可以在TSV穿孔工艺之后，这里不作具体限定。
可选地，根据实际情况需要，可以在开设TSV穿孔时，通过开设不同深度或不同位置的孔，设计第一线路层211、第二线路层212、第三线路层221和第四线路层222相互连通的多种实现方式。例如，在第一转接板210和第二转接板220上开设第一通孔，第一通孔依次穿过第四线路层222、第三线路层221、缓冲层230、第二线路层212和第一线路层211；在第一通孔内设置第一导电件，以使第一线路层211、第二线路层212、第三线路层221和第四线路层222电连接。和/或，在第一转接板210上开设第二通孔，在第二通孔内设置第二导电件，以连接第一线路层211和第二线路层212。在第二转接板220上开设第三通孔，在第三通孔内设置第三导电件，以连接第三线路层221和第二线路层212。
在第一转接板210和第二转接板220之间开设第四通孔，第四通孔穿过缓冲层230，在第四通孔内设置第四导电件，以连接第一线路层211与第三线路层221，或连接第一线路层211与第四线路层222，或连接第二线路层212与第三线路层221，或连接第二线路层212与第四线路层222。只要能实现第四线路层222、第三线路层221、第二线路层212和第一线路层211的相互连通即可，这里不作具体限定。
S104：在第二转接板220上贴装芯片30。请参考图7，由于第二转接板220的第四表面224设置了多个第一焊盘227，芯片30与第一焊盘227电连接即可。可以理解，芯片30可以采用正装或倒装的方式贴装，本实施例中，芯片30采用倒装方式，与第一焊盘227焊接。由于采用TSV穿孔技术实现了多层线路层的垂直互联，布线更加丰富，引出的第一焊盘227数量更多，可以集成更多的芯片30，大大提高了封装结构100的集成度和多功能化。
S105：塑封芯片30。请参考图8，本实施例中，第一转接板210和第二转接板220上预留有切割道280，先在转接组件20的切割道280处开设沟槽281，可采用激光开槽技术，该沟槽281从第二转接板220的第四表面224开设，依次穿过第二转接板220、缓冲层230和第一转接板210，直至第一转接板210底部的载具40，沟槽281的宽度大于切割道280的宽度。之后再进行塑封，塑封料填充于沟槽281内，容易理解，填充于沟槽281内的塑封料固化后形成切割保护层，由于沟槽281的宽度大于切割道280的宽度，切割保护层的宽度也大于切割道280的宽度，这样，后续在沿切割道280切割后，会有剩余的切割保护层对转接组件20的侧壁进行保护，防止破损。沟槽281以外的其余塑封料形成塑封体260，实现对芯片30的塑封保护。转接组件20外设有塑封体260，用于对芯片30进行保护。
S106：去除第一转接板210底部的载具40，在第一转接板210的植球焊盘217上进行植球，形成转接焊球218。请参考图9，利用切割机台沿切割道280进行切割，将转接组件20分离成单颗。
再将单颗产品贴装在基板10表面上，转接焊球218与基板10正面的焊盘焊接，在基板10正面和转接组件20底部填充胶层270，填充的胶层270能保护转接焊球218，并有利于提高其焊接强度。最后，在基板10正面贴装元器件31，元器件31包括但不限于电容、电感和电阻等。基板10背面设有第二焊盘，并对基板10背面的第二焊盘进行植球，形成背面锡球110。
值得注意的是，第一介电层215、第二介电层216、第三介电层225和第四介电层226可以采用相同的材质，也可以采用不同的材质，可选的材质包括但不限于环氧树脂或氧化硅等。载具40可以采用但不限于玻璃、氧化硅、金属等材料，载具40的设置有利于消除制程中的翘曲问题。
根据本发明实施例提供的一种封装结构100和封装结构100制作方法，至少具有以下优点：
转接组件20至少包括第一转接板210和第二转接板220，第一转接板210的双面设置第一线路层211和第二线路层212，第二转接板220的双面设置第三线路层221和第四线路层222，第一转接板210和第二转接板220层叠设置，多个线路层通过TSV穿孔实现垂直互联，达到布线更加密集、丰富的目的，提高芯片30的集成度，提高封装结构100的多功能化。在第一转接板210和第二转接板220之间设置缓冲层230，利用胶材特性起到缓冲作用，防止TSV穿孔时出现偏移问题，以及实现第一转接板210和第二转接板220结构应力缓冲、基板10与转接组件20之间的应力缓冲。利用载具40消除制程中转接组件20翘曲的问题，消除结构应力，提高封装质量。在对芯片30进行塑封前，先在转接组件20上开设沟槽281，且沟槽281的宽度大于切割道280的宽度，通过在沟槽281内填充塑封料，实现对转接组件20侧壁的保护，避免转接组件20直接裸露在外围，有效防止转接组件20破损。在转接组件20和基板10之间填充胶层270，以提高焊接强度，增强结构稳定性。同时，缓冲层230以及底部胶层270的设置，还能起到散热作用，有利于改善封装结构100的散热性能。
综上所述，本发明实施例提供了一种封装结构100和封装结构100制作方法，解决了现有2.5D封装工艺中，布线有限、芯片30集成度不高的问题，避免了TSV穿孔时偏移的问题，同时制程过程中，有利于消除结构应力，提高结构强度，并且通过设置切割保护层，实现了转接组件20的侧壁保护，封装质量更好，散热性能更好，有利于延长电子产品的使用寿命，提高产品竞争力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种封装结构，其特征在于，包括基板、芯片和转接组件；
所述转接组件至少包括第一转接板和第二转接板，所述第一转接板和所述第二转接板采用硅片；所述第一转接板包括相对设置的第一表面和第二表面，所述第一表面设有第一线路层，所述第二表面设有第二线路层，所述第二转接板包括相对设置的第三表面和第四表面，所述第三表面设有第三线路层，所述第四表面设有第四线路层；
所述第一转接板设于所述基板上，并与所述基板电连接；所述第二转接板设于所述第一转接板远离所述基板的一侧，所述芯片设于所述第二转接板上，并与所述第二转接板电连接；所述第一转接板和所述第二转接板之间设有导电柱，以使所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接；所述第一转接板和所述第二转接板之间设有缓冲层；所述第一转接板和所述第二转接板上预留切割道，所述切割道处开设沟槽，所述沟槽内填充塑封料形成切割保护层，所述切割保护层的宽度大于所述切割道的宽度。
2.根据权利要求1所述的封装结构，其特征在于，所述导电柱包括第一导电件，所述第一导电件依次穿过所述第四线路层、所述第三线路层、所述缓冲层、所述第二线路层和所述第一线路层，且所述第一导电件分别与所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接。
3.根据权利要求2所述的封装结构，其特征在于，所述导电柱还包括第二导电件和/或第三导电件，所述第二导电件用于连接所述第一线路层和所述第二线路层，所述第三导电件用于连接所述第三线路层和所述第四线路层；
和/或，所述导电柱还包括第四导电件，所述第四导电件穿过所述缓冲层，用于连接所述第一线路层与所述第三线路层，或用于连接所述第一线路层与所述第四线路层，或用于连接所述第二线路层与所述第三线路层，或用于连接所述第二线路层与所述第四线路层。
4.根据权利要求1所述的封装结构，其特征在于，所述转接组件与所述基板之间设有胶层。
5.一种封装结构制作方法，其特征在于，包括：
提供第一转接板，所述第一转接板包括相对设置的第一表面和第二表面，所述第一表面设有第一线路层，所述第二表面设有第二线路层；
提供第二转接板，所述第二转接板包括相对设置的第三表面和第四表面，所述第三表面设有第三线路层，所述第四表面设有第四线路层；
将所述第二转接板层叠于所述第一转接板上；所述第一转接板和所述第二转接板采用硅片；
在所述第一转接板上设置缓冲胶，所述第二转接板通过所述缓冲胶固定在所述第一转接板上；固化所述缓冲胶，以使所述缓冲胶在所述第一转接板和所述第二转接板之间形成缓冲层；
在所述第一转接板和所述第二转接板上进行硅穿孔，以使所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接；
在所述第二转接板上贴装芯片；在所述第一转接板和所述第二转接板上预留切割道；在所述切割道处开设沟槽，以使所述沟槽的宽度大于所述切割道的宽度；塑封体塑封所述芯片，并填充所述沟槽。
6.根据权利要求5所述的封装结构制作方法，其特征在于，在所述第一转接板和所述第二转接板上进行硅穿孔的步骤包括：
在所述第一转接板和所述第二转接板上开设第一通孔，所述第一通孔依次穿过所述第四线路层、所述第三线路层、所述缓冲层、所述第二线路层和所述第一线路层；
在所述第一通孔内设置第一导电件，以使所述第一线路层、所述第二线路层、所述第三线路层和所述第四线路层电连接；
和/或，在所述第一转接板上开设第二通孔，在所述第二通孔内设置第二导电件，以连接所述第一线路层和所述第二线路层；
在所述第二转接板上开设第三通孔，在所述第三通孔内设置第三导电件，以连接所述第三线路层和所述第四线路层；
在所述第一转接板和所述第二转接板之间开设第四通孔，所述第四通孔穿过所述缓冲层，在所述第四通孔内设置第四导电件，以连接所述第一线路层与所述第三线路层，或连接所述第一线路层与所述第四线路层，或连接所述第二线路层与所述第三线路层，或连接所述第二线路层与所述第四线路层。
CN202010950281.2A 2020-09-11 2020-09-11 封装结构和封装结构制作方法 Active CN111933590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010950281.2A CN111933590B (zh) 2020-09-11 2020-09-11 封装结构和封装结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010950281.2A CN111933590B (zh) 2020-09-11 2020-09-11 封装结构和封装结构制作方法

Publications (2)

Publication Number Publication Date
CN111933590A CN111933590A (zh) 2020-11-13
CN111933590B true CN111933590B (zh) 2021-01-01

Family

ID=73310070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010950281.2A Active CN111933590B (zh) 2020-09-11 2020-09-11 封装结构和封装结构制作方法

Country Status (1)

Country Link
CN (1) CN111933590B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670278B (zh) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
CN113488447B (zh) * 2021-09-03 2021-11-05 中矽科技股份有限公司 一种半导体用高稳定性封装结构
CN114364124A (zh) * 2021-11-24 2022-04-15 华为技术有限公司 板级架构、封装模组、电子设备及板级架构的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
US10707159B2 (en) * 2015-08-31 2020-07-07 Aisin Aw Co., Ltd. Semiconductor device, chip module, and semiconductor module
CN105428260B (zh) * 2015-12-22 2017-12-19 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构的制造方法
TWI622143B (zh) * 2017-07-27 2018-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法

Also Published As

Publication number Publication date
CN111933590A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20220167506A1 (en) Circuit board with bridge chiplets
US8399992B2 (en) Package-on-package type semiconductor package
CN111933590B (zh) 封装结构和封装结构制作方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
KR101904409B1 (ko) 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법
US7777351B1 (en) Thin stacked interposer package
KR102107038B1 (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
JP5183949B2 (ja) 半導体装置の製造方法
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US8970042B2 (en) Circuit board, comprising a core insulation film
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US20140217573A1 (en) Low cost and high performance flip chip package
CN101364586B (zh) 封装基板结构
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
JP2012054395A (ja) 半導体パッケージ
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
KR20150038497A (ko) 재구성된 웨이퍼-레벨 마이크로전자 패키지
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
EP2849226B1 (en) Semiconductor package
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
TWI435667B (zh) 印刷電路板組件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant