CN105428260B - 一种基于载体的扇出2.5d/3d封装结构的制造方法 - Google Patents

一种基于载体的扇出2.5d/3d封装结构的制造方法 Download PDF

Info

Publication number
CN105428260B
CN105428260B CN201510970167.5A CN201510970167A CN105428260B CN 105428260 B CN105428260 B CN 105428260B CN 201510970167 A CN201510970167 A CN 201510970167A CN 105428260 B CN105428260 B CN 105428260B
Authority
CN
China
Prior art keywords
layer
chip
carrier
fanned out
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510970167.5A
Other languages
English (en)
Other versions
CN105428260A (zh
Inventor
苏梅英
侯峰泽
徐成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
CHENGDU RHOPTICS OPTOELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU RHOPTICS OPTOELECTRONIC TECHNOLOGY Co Ltd filed Critical CHENGDU RHOPTICS OPTOELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201510970167.5A priority Critical patent/CN105428260B/zh
Publication of CN105428260A publication Critical patent/CN105428260A/zh
Application granted granted Critical
Publication of CN105428260B publication Critical patent/CN105428260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明属于电子封装领域，尤其涉及一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征包括：在载板上涂覆临时键合胶或热剥离薄膜,其上贴装只有正面带有多层再布线层的TSV转接板;TSV转接板上倒装焊有裸片或多叠层芯片组件;对载片上的TSV转接板及裸片或多叠层芯片组件进行塑封;去除底部载板及临时键合胶或热剥离薄膜;在转接板背面涂覆第一层钝化层,并开窗;采用物理气相沉积第一层种子层Ti/Cu;电镀一层Cu质RDL；涂覆第二层钝化层，并开窗；再制造第二层种子层Ti/Cu；电镀Cu基；植焊球。本发明制造出的结构可实现系统级封装，降低生产成本；有利于减小翘曲，减小芯片偏移量，提高工艺的可行性及封装体的可靠性。

Description

一种基于载体的扇出2.5D/3D封装结构的制造方法
技术领域
本发明属于电子封装领域，尤其涉及一种基于载体的扇出2.5D/3D封装结构的制造方法。
背景技术
随着消费类电子产品的需求驱动，如智能手机、平板电脑等，电子产品的封装面向薄、小及低成本的方向发展。目前有关2.5D和3D的先进封装方法已得到业界的关注，并取得一定的发展成果。但基于硅通孔的先进封装设计面临着许多技术难题和成本居高不下的困境。
扇出封装是近年来推出的一种新的先进封装方法，其最初结合了晶圆级封装制造技术与单颗裸片的传统封装优势进行批量制造，从而大幅度降低了电子产品的封装成本。典型的扇出封装工艺流程，首先将裸片正面贴装在晶圆载体上，塑封后将载体晶圆拆键合，其后制作RDL（再布线层）并植球，最后切片做可靠性测试及产品包封。
扇出封装所使用的载体分为晶圆级扇出封装载体和板级扇出封装载体，扇出封装所采用的载体由最初的200 mm晶圆发展到300 mm晶圆，目前有关更大尺寸的板级扇出封装制造技术也得到迅猛发展。比较了晶圆级扇出封装与板级扇出封装的成本。扇出所用的载体尺寸越大，投入的成本就越低。Yole预测板级的扇出封装成本约为200mm晶圆级扇出封装成本的三分之一。
目前，无论是晶圆级扇出封装还是板级扇出封装均面临两大技术挑战，一是翘曲问题，二是芯片偏移。翘曲问题主要是由于在封装工艺中采用了不同热膨胀系数的封装材料，如塑封料、芯片和载板等。若所采用的材料间热膨胀系数不匹配，会引起几毫米、甚至几十毫米的大翘曲。芯片偏移主要是由于塑封料在固化工艺中发生涨缩引起。因此塑封料对整个封装结构的可靠性影响不容小觑。
发明内容
为了解决以上技术问题，本发明提供了一种基于载体的扇出2.5D/3D封装结构的制造方法，制造出的三维结构结合了扇出技术及转接板技术实现系统级封装，降低生产成本；有利于减小翘曲，减小芯片偏移量，提高工艺的可行性及封装体的可靠性。
解决以上技术问题的本发明中的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：包括以下步骤：
（1）准备材料，制备带再布线层Ⅰ的TSV转接板，TSV转接板背面减薄、露镀铜并切单；TSV转接板背面减薄至200μm以下。
（2）在载板上涂覆临时键合胶或热剥离薄膜；
（3）将TSV转接板正面朝上、阵列粘贴至载板上，布满载板；
（4）将倒装芯片倒装焊到每个转接板上，并填充底部填充胶。
（5）通过转注成型或压缩成型工艺或其他灌封工艺将塑封胶封到每个转接板之间、芯片之间以及芯片的上表面，并进行固化处理；
（6）对载板进行拆键合，去掉载板及临时键合胶或热剥离薄膜；
（7）在转接板背面制作一层钝化层Ⅰ，开窗漏出转接板通孔背面的铜；
（8）溅射一层种子层Ⅰ，然后在种子层Ⅰ上面涂覆光刻胶，显露出用于制作电镀线路的图形。
（9）采用电镀方法，在光刻胶显露的图形中制作一层再布线层Ⅱ，电镀Cu同时填充了导通孔；去除光刻胶及其底部的种子层。
（10）在再布线层Ⅱ上面涂覆钝化层Ⅱ，开窗；
（11）溅射一层种子层Ⅱ，在其上面涂覆光刻胶，显露出图形可制作UBM底部金属层；
（12）采用电镀方法制作UBM底部金属层Cu基，去除光刻胶及其底部的种子层；
（13）在铜基上植BGA焊球；
（14）切片并进行测试，即可。
所述步骤（1）中TSV转接板为正面带有再布线层的TSV转接板。
所述步骤（1）中再布线层为多层，即层数≥2，具体层数可由工艺水平决定。
所述每层再布线层的厚度约为3-5μm，材料为铜。再布线层的厚度及层数都会对翘曲造成影响。再布线层上面涂覆的钝化层厚度也会影响到翘曲，钝化膜越薄，翘曲越小，所以为了工艺过程中应在确保再布线层被完全隔离的前提下尽量减小钝化层的厚度。
所述载板形状为方形或圆形。
所述圆形载板材料为硅、玻璃或可伐合金材料，方形载板为玻璃或双面覆铜板。
所述步骤（4）中的倒装芯片为单颗裸芯片，或多颗裸芯片，或单组多层堆叠芯片组件，或若干组多层堆叠芯片组件，或裸芯片和多层堆叠芯片的组合。
所述单颗裸芯片倒装焊在每个TSV转接板上，多颗裸芯片分别倒装焊在每个TSV转接板上；若为单组多层堆叠芯片组件组装在每个TSV转接板上；若为若干组多层堆叠芯片组件分别组装在每个TSV转接板上；若为裸芯片和多层堆叠芯片分别组装在每个TSV转接板上。
所述步骤（7）和步骤（10）中钝化层材料为PI或PBO或其他钝化材料，且钝化层比再布线层的厚1-2μm，即4-7μm。
所述步骤（8）和步骤（11）中种子层材料为Ti/Cu。溅射一层种子层，种子层的沉积主要是提高材料界面的可靠性。
本发明中，利用扇出技术及转接板技术实现系统级封装。本发明省略了转接板背面制作RDL及铜凸点等一系列工艺流程，而是利用扇出技术实现了转接板背面RDL制作，使封装芯片通过TSV转接板的正面RDL进行互连，然后通过硅通孔引出并扇出至下面的BGA焊球上，以便与PCB板进行焊接。制备过程降低了生产成本；制备的结构可降低翘曲量，减小芯片偏移量，有利于提高工艺的可行性。
附图说明
图1为本发明中封装结构示意图
图2为本发明中单颗只有正面带有再布线层的TSV转接板
图3-13为本发明中各步骤示意图
其中，图中标识具体为：1.TSV转接板，2.倒装芯片，3.底部填充胶，4.塑封料，5.BGA焊球，6.转接板硅通孔，7.再布线层Ⅰ，8.再布线层Ⅱ，9.微凸点，10.钝化层1，11.种子层1，12. 钝化层2.，13.种子层2，14.UBM底部金属层，15.临时粘合胶，16.载板
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书（包括任何附加权利要求、摘要）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
实施例1
一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：包括以下步骤：
（1）准备各个所需要材料，如载板、胶等；制备正面带多层再布线层的TSV转接板，层数的确定由工艺水平决定，且每层再布线层的厚度约为3-5μm，材料为铜，背面减薄至200μm以下，背面露TSV镀铜并切单，如图2所示；
（2）2.5D/3D封装结构在制作过程中需要载板，载板形状为方形或圆形，圆形载板材料可选硅或玻璃等；方形载板可选玻璃或双面覆铜板等。
（3）在载板上涂覆临时键合胶或热剥离薄膜，用来粘贴转接板和后续的拆键合，如图3所示，所述圆形载板材料可选硅、玻璃以及可伐合金材料等；
（4）将TSV转接板阵列粘贴至载板上，布满圆形载板，正面朝上，如图4所示；
（5）将倒装芯片倒装焊到每个转接板上，并填充底部填充胶，如图5所示；
倒装芯片为单颗裸芯片，或多颗裸芯片，或单组多层堆叠芯片组件，或若干组多层堆叠芯片组件，或裸芯片和多层堆叠芯片的组合。
单颗裸芯片倒装焊在每个TSV转接板上；所述多颗裸芯片分别倒装焊在每个TSV转接板上；若为单组多层堆叠芯片组件组装在每个TSV转接板上；若为若干组多层堆叠芯片组件分别组装在每个TSV转接板上；若为裸芯片和多层堆叠芯片分别组装在每个TSV转接板上。
（6）通过转注成型或压缩成型工艺或其它塑封工艺将塑封胶封到每个转接板之间、芯片之间以及芯片的上表面，并进行固化处理，如图6所示；
（7）对圆形或方形载板进行拆键合，拆掉圆形或方形载板，如图7所示；
（8）翻转过来，在转接板背面制作一层钝化层I，开窗，钝化层材料为PI或PBO或其他钝化材料，如图8所示；
（9）在钝化层I上面溅射一层种子层，种子层材料为Ti/Cu，如图9所示；
（10）在种子层Ⅰ上面涂覆光刻胶，并采用电镀方法，在光刻胶显露的图形中制作一层再布线层Ⅱ，电镀Cu同时填充了导通孔；去除光刻胶及其底部的种子。如图10所示
（11）在再布线层Ⅱ上面制作一层钝化层Ⅱ，开窗，钝化层材料为PI或PBO或其他钝化材料，如图11所示；
（12）在钝化层Ⅱ上面溅射一层种子层Ⅱ，种子层材料为Ti/Cu，如图12所示；
（13）在种子层Ⅱ上面涂覆面涂覆光刻胶，并采用电镀方法制作UBM底部金属层Cu基，去除光刻胶及其底部的种子层，然后在铜基上植BGA焊球，如图13所示。
（14）切片并进行测试，即可。
采用以上制备方法制备出的基于载体的扇出2.5D/3D封装结构，包括TSV转接板、倒装片、底部填充胶、塑封料、BGA焊球，倒装芯片倒装焊在TSV转接板的正面；塑封料包封倒装芯片以及TSV转接板，并裸露TSV转接板背面；TSV转接板背面植BGA焊球，底部填充胶位于倒装芯片与TSV转接板之间。
TSV转接板为硅转接板，硅转接板上设有硅通孔，硅通孔里电镀铜；TSV转接板正面设有再布线层Ⅰ和再布线层Ⅱ。再布线层Ⅰ或Ⅱ的厚度约为3~5μm，材料为铜。再布线层Ⅱ是利用扇出工艺进行制作。
TSV转接板背面与BGA焊球之间依次设有依次为钝化层1、种子层1、再布线层Ⅱ，钝化层2、种子层2、UBM底部金属层。
种子层1、再布线层Ⅱ、种子层2和UBM底部金属层互连。倒装芯片通过再布线层Ⅰ、转接板硅通孔、再布线层Ⅱ、UBM底部金属层和BGA球互连。
本发明在载板上涂覆临时键合胶或热剥离薄膜,其上贴装只有正面带有多层再布线层的TSV转接板;TSV转接板上倒装焊有裸片或多叠层芯片组件;对载片上的TSV转接板及裸片或多叠层芯片组件进行塑封;去除底部载板及临时键合胶或热剥离薄膜;在转接板背面涂覆第一层钝化层,并开窗;采用物理气相沉积第一层种子层Ti/Cu;电镀一层Cu质RDL；涂覆第二层钝化层，并开窗；采用物理气相沉积第二层种子层Ti/Cu；电镀Cu基；植焊球。本发明结合了扇出技术及转接板技术提供了一种基于载体的扇出2.5D/3D封装结构的制造方法。制造出的结构可实现系统级封装，降低生产成本；有利于减小翘曲，减小芯片偏移量，提高工艺的可行性及封装体的可靠性。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (9)

1.一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：包括以下步骤：
（1）准备材料，制备带有再布线层Ⅰ的TSV转接板，TSV转接板背面减薄、露镀铜并切单；
（2）在载板上涂覆临时键合胶或热剥离薄膜；
（3）将TSV转接板正面朝上、阵列粘贴至载板上，布满载板；
（4）将倒装芯片倒装焊到每个转接板上，并填充底部填充胶；倒装芯片为单颗裸芯片，或多颗裸芯片，或单组多层堆叠芯片组件，或若干组多层堆叠芯片组件，或裸芯片和多层堆叠芯片的组合；
（5）通过转注成型或压缩成型工艺或其他灌封工艺将塑封胶封到每个转接板之间、芯片之间以及芯片的上表面，并进行固化处理；
（6）对载板进行拆键合，去掉载板及临时键合胶或热剥离薄膜；
（7）在转接板背面制作一层钝化层Ⅰ，开窗漏出转接板通孔背面的铜；
（8）溅射一层种子层Ⅰ，然后在种子层Ⅰ上面涂覆光刻胶，显露出用于制作电镀线路的图形；
（9）采用电镀方法，在光刻胶显露的图形中制作一层再布线层Ⅱ，电镀Cu同时填充了导通孔；去除光刻胶及其底部的种子层；
（10）在再布线层Ⅱ上面涂覆钝化层Ⅱ，开窗；
（11）溅射一层种子层Ⅱ，在其上面涂覆光刻胶，显露出图形可制作UBM底部金属层；
（12）采用电镀方法制作UBM底部金属层Cu基，去除光刻胶及其底部的种子层；
（13）在铜基上植BGA焊球；
（14）切片并进行测试，即可。
2.根据权利要求1所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述步骤（1）中TSV转接板为正面带有再布线层的TSV转接板。
3.根据权利要求1所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述步骤（1）中再布线层为多层。
4.根据权利要求3所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述再布线层每层再布线层的厚度为3-5μm，材料为铜。
5.根据权利要求1所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述载板形状为方形或圆形。
6.根据权利要求5所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述圆形载板材料为硅、玻璃或可伐合金材料，方形载板为玻璃或双面覆铜板。
7.根据权利要求1所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述单颗裸芯片倒装焊在每个TSV转接板上，多颗裸芯片分别倒装焊在每个TSV转接板上；若为单组多层堆叠芯片组件组装在每个TSV转接板上；若为若干组多层堆叠芯片组件分别组装在每个TSV转接板上；若为裸芯片和多层堆叠芯片分别组装在每个TSV转接板上。
8.根据权利要求1所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述步骤（7）和步骤（10）中钝化层材料为PI或PBO或其他钝化材料。
9.根据权利要求1所要述的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：所述步骤（8）和步骤（11）中种子层材料为Ti/Cu。
CN201510970167.5A 2015-12-22 2015-12-22 一种基于载体的扇出2.5d/3d封装结构的制造方法 Active CN105428260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510970167.5A CN105428260B (zh) 2015-12-22 2015-12-22 一种基于载体的扇出2.5d/3d封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510970167.5A CN105428260B (zh) 2015-12-22 2015-12-22 一种基于载体的扇出2.5d/3d封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN105428260A CN105428260A (zh) 2016-03-23
CN105428260B true CN105428260B (zh) 2017-12-19

Family

ID=55506373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510970167.5A Active CN105428260B (zh) 2015-12-22 2015-12-22 一种基于载体的扇出2.5d/3d封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN105428260B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044788A1 (en) * 2016-09-02 2018-03-08 R&D Circuits, Inc. Method and structure for a 3d wire block
US10636779B2 (en) 2017-01-11 2020-04-28 Sj Semiconductor (Jiangyin) Corporation Packaging device for integrated power supply system and packaging method thereof
WO2018129908A1 (zh) * 2017-01-13 2018-07-19 中芯长电半导体（江阴）有限公司 一种双面扇出型晶圆级封装方法及封装结构
US10426030B2 (en) 2017-04-21 2019-09-24 International Business Machines Corporation Trace/via hybrid structure multichip carrier
CN107195607B (zh) * 2017-07-03 2020-01-24 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN107768344B (zh) * 2017-10-26 2019-01-11 长鑫存储技术有限公司 半导体封装系统整合装置及其制造方法
CN113228268B (zh) * 2018-12-29 2023-09-29 华为技术有限公司 芯片封装结构、电子设备、芯片封装方法以及封装设备
CN110364445A (zh) * 2019-06-03 2019-10-22 苏州通富超威半导体有限公司 半导体键合封装方法
CN112786540A (zh) * 2019-11-06 2021-05-11 富泰华工业（深圳）有限公司 扇出型封装结构及其制作方法
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN114762103A (zh) * 2019-12-16 2022-07-15 华为技术有限公司 一种芯片堆叠结构及其制作方法
CN111446177A (zh) * 2020-04-13 2020-07-24 上海先方半导体有限公司 异质集成芯片的系统级封装方法及结构
CN113539978B (zh) * 2020-04-17 2023-11-10 江苏长电科技股份有限公司 扇出封装结构
CN111739840B (zh) * 2020-07-24 2023-04-11 联合微电子中心有限责任公司 一种硅转接板的制备方法及硅转接板的封装结构
CN111933590B (zh) * 2020-09-11 2021-01-01 甬矽电子(宁波)股份有限公司 封装结构和封装结构制作方法
WO2022087894A1 (zh) * 2020-10-28 2022-05-05 华为技术有限公司 多芯片封装结构、制造方法以及电子设备
CN112802761B (zh) * 2021-01-07 2022-07-08 深圳市慧邦电子科技有限公司 一种集成电路封装结构和方法
CN112908870B (zh) * 2021-02-01 2023-08-18 杭州晶通科技有限公司 一种能够消除芯片位移差的晶圆级扇出型封装方法
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
CN113192936B (zh) * 2021-04-23 2024-02-13 泓林微电子（昆山）有限公司 一种双面芯片封装结构
CN113540016A (zh) * 2021-05-28 2021-10-22 日月光半导体制造股份有限公司 半导体封装结构及其形成方法
CN114512589B (zh) * 2022-04-21 2022-06-17 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法
CN114914196B (zh) * 2022-07-19 2022-10-11 武汉大学 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片系统级封装结构的制作方法
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN103794513A (zh) * 2012-10-26 2014-05-14 中国科学院上海微系统与信息技术研究所 增强介质层PI和金属Cu层之间粘附性的方法
CN104538380A (zh) * 2014-12-10 2015-04-22 华进半导体封装先导技术研发中心有限公司 小间距PoP封装单体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN103794513A (zh) * 2012-10-26 2014-05-14 中国科学院上海微系统与信息技术研究所 增强介质层PI和金属Cu层之间粘附性的方法
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片系统级封装结构的制作方法
CN104538380A (zh) * 2014-12-10 2015-04-22 华进半导体封装先导技术研发中心有限公司 小间距PoP封装单体

Also Published As

Publication number Publication date
CN105428260A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN105428260B (zh) 一种基于载体的扇出2.5d/3d封装结构的制造方法
CN105428331B (zh) 一种基于载体的扇出2.5d/3d封装结构
CN206322692U (zh) 电子装置
US9184128B2 (en) 3DIC package and methods of forming the same
EP3336893A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
US11211261B2 (en) Package structures and methods for forming the same
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
US20090057909A1 (en) Under bump metallization structure having a seed layer for electroless nickel deposition
US11881471B2 (en) Semiconductor device and manufacturing method thereof
CN208655611U (zh) 改善翘曲的扇出型晶圆级芯片封装结构
CN104103528A (zh) 一种扇出型方片级半导体芯片封装工艺
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN105161465A (zh) 晶圆级芯片封装方法
CN116053202B (zh) 一种空腔结构晶圆级封装工艺方法
US8766457B2 (en) Bonding structure of semiconductor package, method for fabricating the same, and stack-type semiconductor package
CN104952745B (zh) 芯片后组装扇出型封装结构及其生产工艺
CN106548973A (zh) 扇出型晶圆级封装方法
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN205039150U (zh) 一种芯片封装结构
CN206931596U (zh) 扇出型叠层封装结构
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
CN207116414U (zh) 3d系统级扇出型封装结构
CN206179856U (zh) 一种高密度芯片重布线封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210219

Address after: 214028 building D1, China Sensor Network International Innovation Park, No. 200, Linghu Avenue, New District, Wuxi City, Jiangsu Province

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 2 / F, no.188-6, Zirui Avenue, high tech Zone, Chengdu, Sichuan 610041

Patentee before: CHENGDU RUIHUA OPTOELECTRONIC TECHNOLOGY Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160323

Assignee: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2022980027357

Denomination of invention: A Manufacturing Method of Fan out 2.5D/3D Packaging Structure Based on Carrier

Granted publication date: 20171219

License type: Common License

Record date: 20221213