CN113540016A - 半导体封装结构及其形成方法 - Google Patents

半导体封装结构及其形成方法 Download PDF

Info

Publication number
CN113540016A
CN113540016A CN202110590480.1A CN202110590480A CN113540016A CN 113540016 A CN113540016 A CN 113540016A CN 202110590480 A CN202110590480 A CN 202110590480A CN 113540016 A CN113540016 A CN 113540016A
Authority
CN
China
Prior art keywords
circuit layer
package structure
semiconductor package
die
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110590480.1A
Other languages
English (en)
Inventor
黄文宏
锺燕雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110590480.1A priority Critical patent/CN113540016A/zh
Publication of CN113540016A publication Critical patent/CN113540016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的实施例提供了一种半导体封装结构及其形成方法。半导体封装结构包括：载板；第一电路层，具有贯穿第一电路层的第一导电件以电连接至载板；第二电路层，与第一电路层位于载板的同一侧上，并且具有贯穿第二电路层的第二导电件以电连接至载板；其中，第一电路层与第二电路层在横向上分离，并且第一电路层通过载板电连接至第二电路层。

Description

半导体封装结构及其形成方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。
背景技术
随着封装技术的演进，各式各样的封装结构亦推陈出新，封装结构根据电性与布局的考量越来越重要。
如图1所示，常见的扇出基板(FOSub)，是将扇出结构12粘固于基板14上，透过通孔完成扇出结构12与基板14间的连接，该扇出结构12与该基板14面积相近。在一些多管芯(Die)产品上，多个管芯21、22共享一个扇出结构，扇出结构的整体面积比管芯的面积大，但扇出结构制程中Partition(分割)不易管控。故扇出结构的面积与封装结构良率成反比，良率仍有改善空间。
发明内容
针对相关技术中的上述问题，本申请提出一种半导体封装结构及其形成方法。
根据本发明实施例的一个方面，提供了一种半导体封装结构，包括：载板；第一电路层，具有贯穿第一电路层的第一导电件以电连接至载板；第二电路层，与第一电路层位于载板的同一侧上，并且具有贯穿第二电路层的第二导电件以电连接至载板；其中，第一电路层与第二电路层在横向上分离，并且第一电路层通过载板电连接至第二电路层。
在一些实施例中，半导体封装结构还包括粘接层，设置在载板与第一电路层之间。
在一些实施例中，第一导电件贯穿粘接层。
在一些实施例中，半导体封装结构还包括：第一管芯，位于第一电路层上并与第一电路层电连接。
在一些实施例中，半导体封装结构还包括：底部填充物，位于第一管芯与第一电路层之间。
在一些实施例中，半导体封装结构还包括第一管芯，位于第一电路层和第二电路层上。
在一些实施例中，第一电路层通过第一管芯电连接至第二电路层。
根据本发明实施例的另一个方面，提供了一种半导体封装结构，包括：载板；第一电路层，电连接至载板；第二电路层，与第一电路层位于载板的同一侧上且与第一电路层在横向上分离；其中，第一电路层通过电子器件电连接至第二电路层。
在一些实施例中，第一电路层通过载板电连接至第二电路层。
在一些实施例中，第一电路层具有第一导电件，第一导电件贯穿第一电路层。
在一些实施例中，半导体封装结构还包括粘接层，设置在载板与第一电路层之间。
在一些实施例中，第一电路层具有第一导电件，第一导电件贯穿第一电路层和粘接层。
在一些实施例中，半导体封装结构还包括底部填充物，位于电子器件与第一电路层之间。
在一些实施例中，电子器件位于第一电路层和第二电路层上方且横跨第一电路层和第二电路层。
在一些实施例中，半导体封装结构还包括第二电子器件，位于第二电路层上。
根据本发明实施例的又一个方面，提供了一种形成半导体封装结构的方法，包括：提供载板；将第一电路层和第二电路层附接至载板上，第一电路层和第二电路层在横向上分离；分别在第一电路层和第二电路层中分别形成连接到载板的第一导电件和第二导电件。
在一些实施例中，将第一电路层和第二电路层附接至载板上，包括：通过粘接层将第一电路层和第二电路层附接至载板上。
在一些实施例中，形成半导体封装结构的方法还包括：在第一电路层和第二电路层上形成第一管芯。
在一些实施例中，第一电路层通过第一管芯电连接至第二电路层。
在一些实施例中，形成半导体封装结构的方法还包括：在第二电路层上形成第二管芯。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1是现行半导体封装结构的示意图。
图2是根据本发明实施例的半导体封装结构的示意图。
图3是图2所示半导体封装结构的俯视示意图。
图4是根据本发明另一实施例的半导体封装结构的示意图。
图5A至图5F是根据本发明实施例的形成半导体封装结构的各个阶段的示意图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。
根据本发明实施例的一个方面，提供了一种半导体封装结构。图2是根据本发明实施例的半导体封装结构的示意图。如图2所示，半导体结构100包括载板130和位于载板130上方的第一电路层121。第一电路层121具有贯穿第一电路层121的第一导电件124以与载板130电连接。第二电路层122与第一电路层121位于载板130的同一侧上，贯穿第二电路层122的第二导电件125电连接至载板130。在一些实施例中，第一导电件124或第二导电件125可以是贯通孔。第一电路层121和第二电路层122可以是扇出层。其中，第一电路层121与第二电路层122在横向上分离，并且第一电路层121通过载板130电连接至第二电路层122。
应理解，虽然图2中示出了包括第一电路层121和第二电路层122的两个电路层，但是根据需求，电路层的数量也可以是任意其他数量。在一些实施例中，半导体封装结构100的面积大于50×50mm2，半导体结构100中可以包括两个或更多个电路层。
在一些实施例中，粘接层140设置在载板130与第一电路层121和第二电路层122之间，第一电路层121和第二电路层122是通过粘接层140与载板130附接。这种附接方式可以，以提供比焊料球连接更好的电性表現。
在本发明的上述半导体封装结构100中，运用分割概念将电路层(如扇出层)依照需求拆分成第一电路层121和第二电路层122，从而减小了单个电路层的面积，可增进多管芯封装结构中电路层的良率。此外，因为电路层的面积减小，亦可改善封装结构的翘曲(warpage)程度。
继续参考图2所示，第一电路层121中的第一导电件124或者第二电路层122中的第二导电件125均可以贯穿粘接层140，以与载板130中的线路132电连接。
第一管芯111位于第一电路层121上并且与第一电路层121电连接。第二管芯112位于第二电路层122上并且与第二电路层122电连接。第一管芯111和第二管芯112可以例如通过焊料球149分别与第一电路层121和第二电路层122连接，底部填充物145形成在第一管芯111与第一电路层121之间。第一管芯111的面积不大于第一电路层121的面积。第二管芯112的面积不大于第二电路层122的面积。由于，可以使电路层面积接近管芯的大小，可以节省电路层中介电材料的成本，还可以节省出空间给其余元件配置。
图3是图2所示半导体封装结构的俯视示意图。如图2和图3所示，在该实施例中，在相邻于第一电路层121和第二电路层122之间间隔的位置处，将第一电路层121中的第一导电件124与第二电路层122中的第二导电件125可以通过载板130上的线路132进行电连接，从而第一管芯111和第二管芯112之间可以通过载板130上的线路132实现信号通信。
图4是根据本发明另一实施例的半导体封装结构的示意图。与图2所示的实施例不同的是，第一管芯111(也称为电子器件)位于第一电路层121上并且还位于第二电路层122上。第一管芯111横跨第一电路层121和第二电路层122。第二管芯112(也称为第二电子器件)位于第二电路层122上。第一电路层121可以通过第一管芯111电连接至第二电路层122。通过将第一管芯111跨接在第一电路层121和第二电路层122上，第一管芯111和第二管芯112可以通过第二电路层122进行信号通信。图4所示半导体封装机构100’的其他方面与关于图2的描述类似，因此不再重复描述。
图5A至图5F是根据本发明实施例的形成半导体封装结构的各个阶段的示意图。首先，在图5A中，提供载板130、位于第一载体181上的第一电路层121和位于第二载体182上的第二电路层122。载板130的表面上形成有线路层。在一些实施例中，第一电路层121和第二电路层122可以是扇出层，并且其中可以形成有线路和通孔。在一些实施例中，可以根据载板130的面积确定第一电路层121和第二电路层122的面积。
在图5B中，在载板130的表面上覆盖粘接层140。然后，如图5C所示，通过粘接层140将第一电路层121和第二电路层122附接在载板130上方，第一电路层121和第二电路层122之间具有间隔127。去除第一电路层121和第二电路层122上的第一载体181和第二载体182，如图5D所示。
在图5E处，例如通过钻孔技术在第一电路层121和第二电路层122中形成开口129。开口129贯穿相应的第一电路层121中和第二电路层122，并且贯穿粘接层140到达载板130表面上的线路132。并且，第一电路层121和第二电路层122中具有邻近第一电路层121和第二电路层122之间间隔127的开口129，邻近间隔127的开口129到达间隔127下方的载板130上的线路132。
在图5F处，例如通过电镀工艺，在开口129中填充导电材料从而形成第一电路层121中的第一导电件124和第二电路层122中的第二导电件125。然后，参考图2所示，例如通过焊料球149在第一电路层121上方连接第一管芯111，在第二电路层122上方连接第二管芯112。在第一管芯111与第一电路层121之间以及第二管芯112与第二电路层122之间形成底部填充物。利用模制物包封第一电路层121、第二电路层122、第一管芯111和第二管芯112，从而形成图2所示的半导体封装结构100。
以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他过程和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
载板；
第一电路层，具有贯穿所述第一电路层的第一导电件以电连接至所述载板；
第二电路层，与所述第一电路层位于所述载板的同一侧上，并且具有贯穿所述第二电路层的第二导电件以电连接至所述载板；
其中，所述第一电路层与所述第二电路层在横向上分离，并且所述第一电路层通过所述载板电连接至所述第二电路层。
2.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
粘接层，设置在所述载板与所述第一电路层之间。
3.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
第一管芯，位于所述第一电路层上并与所述第一电路层电连接。
4.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
第一管芯，位于所述第一电路层和所述第二电路层上。
5.一种半导体封装结构，其特征在于，包括：
载板；
第一电路层，电连接至所述载板；
第二电路层，与所述第一电路层位于所述载板的同一侧上且与所述第一电路层在横向上分离；
其中，所述第一电路层通过电子器件电连接至所述第二电路层。
6.根据权利要求5所述的半导体封装结构，其特征在于，
所述第一电路层具有第一导电件，所述第一导电件贯穿所述第一电路层。
7.根据权利要求5所述的半导体封装结构，其特征在于，还包括：
粘接层，设置在所述载板与所述第一电路层之间。
8.根据权利要求7所述的半导体封装结构，其特征在于，
所述第一电路层具有第一导电件，所述第一导电件贯穿所述第一电路层和所述粘接层。
9.根据权利要求5所述的半导体封装结构，其特征在于，还包括：
底部填充物，位于所述电子器件与所述第一电路层之间。
10.根据权利要求9所述的半导体封装结构，其特征在于，还包括：
第二电子器件，位于所述第二电路层上。
CN202110590480.1A 2021-05-28 2021-05-28 半导体封装结构及其形成方法 Pending CN113540016A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110590480.1A CN113540016A (zh) 2021-05-28 2021-05-28 半导体封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110590480.1A CN113540016A (zh) 2021-05-28 2021-05-28 半导体封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113540016A true CN113540016A (zh) 2021-10-22

Family

ID=78094877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110590480.1A Pending CN113540016A (zh) 2021-05-28 2021-05-28 半导体封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113540016A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241214A (zh) * 2013-06-07 2014-12-24 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105374793A (zh) * 2013-05-08 2016-03-02 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN105428260A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构的制造方法
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
CN112397462A (zh) * 2019-08-12 2021-02-23 力成科技股份有限公司 半导体封装结构及其制造方法
US20210134724A1 (en) * 2019-11-01 2021-05-06 International Business Machines Corporation Multi-chip package structures formed with interconnect bridge devices and chip packages with discrete redistribution layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374793A (zh) * 2013-05-08 2016-03-02 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN104241214A (zh) * 2013-06-07 2014-12-24 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105428260A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构的制造方法
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
CN112397462A (zh) * 2019-08-12 2021-02-23 力成科技股份有限公司 半导体封装结构及其制造方法
US20210134724A1 (en) * 2019-11-01 2021-05-06 International Business Machines Corporation Multi-chip package structures formed with interconnect bridge devices and chip packages with discrete redistribution layers

Similar Documents

Publication Publication Date Title
USRE42457E1 (en) Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US7180170B2 (en) Lead-free integrated circuit package structure
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US9129862B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
CN110364513B (zh) 半导体芯片和包括半导体芯片的半导体封装
US10159148B2 (en) Porous alumina templates for electronic packages
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
CN108074905A (zh) 电子装置及其制法与基板结构
US20050051907A1 (en) Integrated circuit package
US20200066682A1 (en) Semiconductor package and method of manufacturing the same
CN113540016A (zh) 半导体封装结构及其形成方法
US7160798B2 (en) Method of making reinforced semiconductor package
US6266251B1 (en) Cavity-down ball grid array module
US7939951B2 (en) Mounting substrate and electronic apparatus
CN113644045A (zh) 半导体结构及其形成方法
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
CN113675177A (zh) 半导体基板结构及其形成方法
CN116264755A (zh) 具导电通孔阵列基板的电子装置
CN114784486A (zh) 电磁屏蔽封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination