CN114914196B - 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 - Google Patents
基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 Download PDFInfo
- Publication number
- CN114914196B CN114914196B CN202210844469.8A CN202210844469A CN114914196B CN 114914196 B CN114914196 B CN 114914196B CN 202210844469 A CN202210844469 A CN 202210844469A CN 114914196 B CN114914196 B CN 114914196B
- Authority
- CN
- China
- Prior art keywords
- layer
- interposer
- fan
- core
- glass carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种基于芯粒概念的局部中介层2.5D扇出封装结构及工艺，该结构包括芯粒、中介层、第一再布线层、第二再布线层、焊球、塑封层等。该结构基于对中介层的设计实现双面扇出，在中介层硅基正面采用等离子体刻蚀得到TSV盲孔并在表面沉积绝缘层；在TSV盲孔中电镀填充铜柱并在上方制作第一层再布线层和凸块。并行的在临时玻璃载板上涂层并制作第二再布线层，并与上述中介层键合。通过导电材料实现中介层凸块与芯粒下方凸块电连接，并塑封。去除临时玻璃载板，并植球以便实现下一层互连。该结构实现双面扇出便于芯粒堆叠，且双层互连层结构降低了信号串扰问题，减少了封装工艺和降低封装成本，中介层由外部工艺提供加速了制造效率。
Description
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种基于芯粒概念的局部中介层2.5D扇出封装结构及工艺。
背景技术
随着制造技术的不断突进和人们对于产品高速高效使用的体验需求，迫使电子产品朝着高集成度、高体验感和更低成本的方向发展。因此，大家开把目光转向先进封装，其中扇出型封装从系统集成方式上进行创新，以功能应用和产品需求作为驱动，有效提高产品传输、功耗、尺寸和可靠性等方面的性能，不管从成本还是研发难度的角度考虑，扇出型封装都是一种不错的选择。扇出封装的核心要素就是芯片上的RDL再布线层，通过RDL替代了传统封装下基板传输信号的作用，使得扇出封装可以不需要基板而且芯片成品的高度会更低，由于扇出封装在封装面积上没有扇入那么多限制，整个封装设计也会变得更加灵活和“自由”。因此扇出封装最先在一些小面积、低性能的领域被推广开来。
目前，传统模塑料扇出封装存在互连层单层薄膜厚度大、易翘曲、互连层数少、键合精度小等难题，同时不同类型的半导体芯片堆叠在一起时，由于其互连距离远，进而会导致半导体芯粒的性能不稳定，进而影响其使用寿命。
目前，传统模塑料扇出封装在中介层结构的设计与制作的并行工艺上有所局限，封装效率遇到了瓶颈，亟待解决，同时传统扇出封装在多个芯片堆叠时，存在互连层单层薄膜厚度大、易翘曲、互连层数少、键合精度小等难题，且互连距离较远，也会对芯粒的性能产生不利影响。因此如何实现中介层设计与制作的并行工艺，同时实现芯片高效互连在封装技术中尤为关键。
发明内容
针对现有技术中存在的问题，如中介层制作的并行工艺上有局限，同时多个半导体芯片堆叠时，芯片互连也是难题，本发明主要解决中介层结构的设计与制作，同时实现芯片高效互连。
本发明的目的是提供一种基于芯粒概念的局部中介层2.5D扇出封装结构及工艺，该封装结构可以增加制作速率，同时可以有效减少互连距离，其损耗更小，效率更高。
为了实现上述目的，本发明的技术方案如下：
第一方面，本发明提供一种基于芯粒概念的局部中介层2.5D扇出封装工艺，包括：
S1、制作带有单面互连层的中介层：
S1）在中介层硅基表面沉积薄膜，在薄膜上涂覆光刻胶，对光刻胶曝光显影，显露出TSV盲孔区域。采用湿法刻蚀或者等离子体干法刻蚀对TSV盲孔区域的薄膜进行非等向刻蚀处理。刻出TSV盲孔后去除薄膜和光刻胶，完成TSV盲孔制作。在中介层硅基及TSV通孔表面通过PECVD沉积绝缘层；S2）在TSV盲孔中电镀填充铜，平坦化并去除多余铜，完成铜柱填充后，中介层硅基上方制作第一再布线层和金属凸块；S3）在中介层正面键合临时玻璃载板，晶圆减薄使得中介层背面露出硅通孔铜柱；S4）去除临时玻璃载板，并采用等离子体清洗，完成中介层制作；
S2、并行的提供临时玻璃载板，在玻璃载板正面涂层，并制作第二再布线层；
S3、将带有单面互连层的中介层背面与第二再布线层进行面对面键合，将键合后的模组实现塑封，通过机械研磨露出中介层凸块；
S4、将芯粒底部凸块与中介层凸块通过导电材料实现电连接，并再次实现塑封；
S5、去除临时玻璃载板，并在背面进行植球，以便实现下一层互连。
第二方面，本发明还提供了一种基于芯粒概念的局部中介层2.5D扇出封装结构，包括：
所述临时载板1为完成扇出封装提供临时基板；
在临时载板1上制作涂层2，并将中介层硅基3置于涂层上；
其中所述中介层硅基3正面制作有TSV盲孔并且表面沉积有绝缘层4；
所述TSV盲孔中电镀填充铜柱5并在表面制作有第一再布线层6，并在第一再布线层6上分通过凸点工艺制作凸块7；
芯粒10通过导电材料与凸块7进行连接，所述塑封层8将凸块7，芯粒10及二者键合部位塑封；
去除临时载板1后在所述第二再布线层9下方制作焊球11以便实现与下一层互连；所述下一层指同样的封装结构，实现两个封装结构，或者多个封装结构的多层堆叠结构。
本发明的优点及有益效果如下：
1、本发明解决了传统模塑料扇出封装互连层单层薄膜厚度大、易翘曲、互连层数少、键合精度小难题。
2、本发明通过并行工艺（中介层由外部工艺提供）可以加速制造效率。
3、本发明通过对再布线层的设计代替一部分芯片内部线路的设计，从而降低设计成本，采用再布线层能够支持更多的引脚数量，可以使I/O触点间距更灵活、凸点面积更大，从而使基板与元件之间的应力更小、元件可靠性更高。
4、本发明采用双层互连层结构降低了信号串扰问题。
5、中介层桥连芯片实现了多层互连多芯片封装。
附图说明
图1是中介层硅基正面制作盲孔，并在表面沉积绝缘层的示意图；
图2是在中介层硅基TSV盲孔中制作铜柱示意图；
图3是在中介层硅基正面抛光后制作再布线层的示意图；
图4是在中介层硅基正面制作凸块的示意图；
图5是在中介层硅基正面通过临时键合层键合玻璃载板，并对背面进行减薄的示意图；
图6是带有临时玻璃载板的封装结构示意图；
图7是去除临时玻璃载板，并在背面植球的封装结构示意图。
图中：1、临时玻璃载板；2、涂层；3、硅基；4、绝缘层；5、铜柱；6、第一再布线层；7、凸块；8、模塑料；9、第二再布线层；10、芯粒；11、焊球；12、导电材料。
具体实施方式
以下结合附图和具体实施例对本发明的技术方案作进一步地详细说明。
实施例1
本实施例提供了一种基于芯粒概念的局部中介层2.5D扇出封装工艺（即中介层的设计及制作工艺），其步骤包括：
步骤S1、制作带有单面互连层的中介层：
S1.1）在中介层硅基表面沉积薄膜，在薄膜上涂覆光刻胶，对光刻胶曝光显影，显露出TSV盲孔区域。采用湿法刻蚀或者等离子体干法刻蚀对TSV盲孔区域的薄膜进行非等向刻蚀处理，对薄膜刻蚀面积大于TSV通孔区域范围；刻出TSV盲孔后去除薄膜和光刻胶，完成TSV盲孔制作。在中介层硅基及TSV通孔表面通过PECVD沉积绝缘层；
S1.2）在TSV盲孔中电镀填充铜，平坦化并去除多余铜，完成铜柱填充后，中介层硅基上方制作第一再布线层和金属凸块；
S1.3）在中介层正面键合临时玻璃载板，晶圆减薄使得中介层背面露出硅通孔铜柱；
S1.4）去除临时玻璃载板，并采用等离子体清洗，完成中介层制作；
步骤S2、并行的提供临时玻璃载板，在玻璃载板正面涂层，并制作第二再布线层；
步骤S3、将带有单面互连层的中介层背面与第二再布线层进行面对面键合，将键合后的模组实现塑封，通过机械研磨漏出中介层凸块；
步骤S4、将芯粒底部凸块与中介层凸块通过导电材料实现电连接，并再次实现塑封；
步骤S5、去除临时玻璃载板，并在背面进行植球，以便实现下一层互连。
采用上述工艺制备得到的基于芯粒概念的局部中介层2.5D扇出封装结构：
如图1所示，将中介层硅基3正面精细研磨1~50um，通过光刻和干法刻蚀技术，在硅基3正面制作盲孔，并沉积一层绝缘层4，材质为无机材料的一种或多种；无机材料包括SiO2、SiC和SiN。
如图2所示在TSV盲孔中电镀填充铜柱5。
如图3所示制作第一再布线层6。
如图4所示通过凸点工艺制作凸块7。
如图5所示，在硅基3正面通过临时键合层键合玻璃载板，键合方式为激光、热解或机械方法。玻璃载板的厚度为50μm以上，临时键合层的厚度为1μm以上。键合完毕后，通过机械研磨方式减薄硅基3背面，使硅基3背面到TSV盲孔底部的距离为1~50μm，即完成带有单面互连层的中介层的制作。
如图6所示，提供临时玻璃载板，涂层，并制作第二再布线层，将其与中介层键合。通过导电材料实现芯粒下方凸块与中介层凸块的电连接，并实现塑封，导电材料可采用铟、铜、金、银等材料。
如图7所示，去除临时玻璃载板，并通过植球工艺植球以便实现下一层互连。
实施例2
本实施例提供了另一种基于芯粒概念的局部中介层2.5D扇出封装工艺（即制作再布线层的不同步骤顺序）。
实施例2与实施例1不同之处在于：实施例2不在步骤S1临时玻璃载板上制作第二再布线层，临时玻璃载板直接与中介层面对面键合，而在步骤S5去除临时玻璃载板后在背面制作第二再布线层。
本领域的技术人员容易理解，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种基于芯粒概念的局部中介层2.5D扇出封装工艺，其特征在于：包括如下步骤：
S1、制作带有单面互连层的中介层，具体步骤如下：
S1.1)在中介层硅基表面沉积薄膜，在薄膜上涂覆光刻胶，对光刻胶曝光显影，显露出TSV盲孔区域；采用湿法刻蚀或者等离子体干法刻蚀对TSV盲孔区域的薄膜进行非等向刻蚀处理；刻出TSV盲孔后去除薄膜和光刻胶，完成TSV盲孔制作；在中介层硅基及TSV通孔表面通过PECVD沉积绝缘层；
S1.2)在TSV盲孔中电镀填充铜，平坦化并去除多余铜，完成铜柱填充后，在中介层硅基上方制作第一再布线层和金属凸块；
S1.3)在中介层正面键合临时玻璃载板，晶圆减薄使得中介层背面露出硅通孔铜柱；
S1.4)去除临时玻璃载板，并采用等离子体清洗，完成中介层制作；
S2、并行的提供临时玻璃载板，在玻璃载板正面涂层，并制作第二再布线层；
S3、将带有单面互连层的中介层背面与第二再布线层进行面对面键合，将键合后的模组实现塑封，通过机械研磨露出中介层凸块；
S4、将芯粒底部凸块与中介层凸块通过导电材料实现电连接，并再次实现塑封；
S5、去除临时玻璃载板，并在背面进行植球，以便实现下一层互连。
2.根据权利要求1所述的基于芯粒概念的局部中介层2.5D扇出封装工艺，其特征在于：所述步骤S1中，中介层硅基正面需精细研磨1～50um，之后采用等离子体清洗。
3.根据权利要求1或2所述的基于芯粒概念的局部中介层2.5D扇出封装工艺，其特征在于：所述步骤S1中，玻璃载板通过临时键合层与中介层硅基正面键合，键合方式为激光、热解或机械方法。
4.根据权利要求3所述的基于芯粒概念的局部中介层2.5D扇出封装工艺，其特征在于：所述步骤S1中，通过光刻，干法或湿法刻蚀工艺使TSV盲孔底部露出，露出高度不小于1μm。
5.根据权利要求1或2或4所述的基于芯粒概念的局部中介层2.5D扇出封装工艺，其特征在于：所述再布线层为铜、铝、金、钼、钯或银中任一种或两者以上混合。
6.根据权利要求5所述的基于芯粒概念的局部中介层2.5D扇出封装工艺，其特征在于：所述塑封用的材料为氧化硅、碳化硅、环氧树脂、酚醛树脂或聚酰亚胺中任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210844469.8A CN114914196B (zh) | 2022-07-19 | 2022-07-19 | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210844469.8A CN114914196B (zh) | 2022-07-19 | 2022-07-19 | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114914196A CN114914196A (zh) | 2022-08-16 |
| CN114914196B true CN114914196B (zh) | 2022-10-11 |
Family
ID=82771827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210844469.8A Active CN114914196B (zh) | 2022-07-19 | 2022-07-19 | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114914196B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
| CN111463137A (zh) * | 2020-05-22 | 2020-07-28 | 中国电子科技集团公司第五十八研究所 | 一种硅基三维扇出集成封装方法及其结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583365B2 (en) * | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
| US9633869B2 (en) * | 2013-08-16 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with interposers and methods for forming the same |
| CN104241220A (zh) * | 2014-09-16 | 2014-12-24 | 武汉大学 | 一种超小尺寸无塑封装 |
| CN105428260B (zh) * | 2015-12-22 | 2017-12-19 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构的制造方法 |
| US10381302B2 (en) * | 2017-01-03 | 2019-08-13 | Micron Technology, Inc. | Semiconductor package with embedded MIM capacitor, and method of fabricating thereof |
| US11600573B2 (en) * | 2019-06-26 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of chip package with conductive support elements to reduce warpage |
-
2022
- 2022-07-19 CN CN202210844469.8A patent/CN114914196B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
| CN111463137A (zh) * | 2020-05-22 | 2020-07-28 | 中国电子科技集团公司第五十八研究所 | 一种硅基三维扇出集成封装方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114914196A (zh) | 2022-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231601B (zh) | 半导体装置及其制造方法 | |
| US11217563B2 (en) | Fully interconnected heterogeneous multi-layer reconstructed silicon device | |
| KR102329567B1 (ko) | 반도체 패키지 및 그를 형성하는 방법 | |
| KR102397032B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| US20180374824A1 (en) | Semiconductor Packages with Thermal-Electrical-Mechanical Chips and Methods of Forming the Same | |
| US8674482B2 (en) | Semiconductor chip with through-silicon-via and sidewall pad | |
| TWI467668B (zh) | 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法 | |
| US20190067248A1 (en) | Semiconductor device having laterally offset stacked semiconductor dies | |
| KR102401309B1 (ko) | 반도체 디바이스 및 그를 형성하는 방법 | |
| US20150061130A1 (en) | Chip arrangement and a method for manufacturing a chip arrangement | |
| TW201608653A (zh) | 製造半導體封裝體的方法 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| WO2015183959A1 (en) | Structure and method for integrated circuits packaging with increased density | |
| US10593620B2 (en) | Fan-out package with multi-layer redistribution layer structure | |
| KR20220085756A (ko) | 반도체 디바이스 및 제조 방법 | |
| US20230369249A1 (en) | Semiconductor Device and Method of Manufacture | |
| TW202117952A (zh) | 半導體封裝件及製造方法 | |
| TW201737452A (zh) | 系統級封裝及用於製造系統級封裝的方法 | |
| US20220157732A1 (en) | Semiconductor package and method of forming the same | |
| CN114914196B (zh) | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 | |
| US11894318B2 (en) | Semiconductor device and method of manufacture | |
| CN117542794B (zh) | 基于转接板的三维堆叠封装结构及其制作方法 | |
| US11664315B2 (en) | Structure with interconnection die and method of making same | |
| US20220352123A1 (en) | Semiconductor devices and methods of manufacture | |
| CN115101514A (zh) | 一种高密度3d堆叠扇出型封装结构及其制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |