CN104241220A - 一种超小尺寸无塑封装 - Google Patents
一种超小尺寸无塑封装 Download PDFInfo
- Publication number
- CN104241220A CN104241220A CN201410471317.3A CN201410471317A CN104241220A CN 104241220 A CN104241220 A CN 104241220A CN 201410471317 A CN201410471317 A CN 201410471317A CN 104241220 A CN104241220 A CN 104241220A
- Authority
- CN
- China
- Prior art keywords
- chip
- plastic
- asic
- packaged
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Pressure Sensors (AREA)
Abstract
本发明公开了一种超小尺寸无塑封装,包括一个或多个MEMS传感器芯片、专用集成电路(ASIC)芯片、硅通孔(TSV)、凸点互连(bump),MEMS传感器芯片、ASIC芯片根据芯片的尺寸和功能采用堆叠的方式放置,MEMS传感器芯片与ASIC均采用倒装焊的形式,并采用低成本的TSV技术和bump进行电连接,ASIC既起到信号处理芯片的作用又具有中介层(interposer)的电信号重分布的作用,还具有封装基板的作用。本发明中的电互连均采用TSV技术代替传统的引线键合,因而无需使用塑料封装保护,避免了因引线键合和塑封料所带来的整个封装尺寸大的不足,同时ASIC兼具interposer和封装基板的作用,取消了中介层,进一步减小了封装的厚度,使用低成本的TSV和Bump技术可以使封装具有较低的成本。
Description
技术领域
本发明涉及芯片封装技术领域,具体涉及一种超小尺寸无塑封装。
背景技术
人们对消费类电子产品的性能要求越来越高,同时对产品的尺寸要求也越来越小,这些要求势必促使人们去开发更小尺寸的芯片和封装。近年来的3D封装技术极大地减小了封装的尺寸,也提高了产品的性能。由于许多MEMS传感器芯片的制作工艺与CMOS工艺难以兼容,人们大多采用了折中的方式来进行多芯片集成封装。
引线键合是一种成熟的实现电互连的封装方式。但是引线键合工艺中,引线的弧度、形状等都有一定的要求,同时还需要进行涂胶或者塑封进行保护,这就会造成封装的尺寸偏大,同时引入过多材料会影响封装的可靠性。
硅通孔(TSV)技术是一种新兴的可以避免引线键合弊端的封装方式。由于芯片尺寸很小,TSV往往要求使用中介层(interposer)进行重布线以方便封装产品贴装在主板上。但是,引入中介层的同时会增加封装在厚度方向上的尺寸,对于小尺寸的封装要求来说是个障碍。
因此,本领域的技术人员致力于研发一种新型的小尺寸无塑封装。
发明内容
本发明的目的是针对已有产品中存在的上述各种缺陷,提供一种新型的超小尺寸的无塑封装。
为达到上述目的,本发明提供一种超小尺寸无塑封装,包括一个或多个MEMS传感器芯片、专用集成电路(ASIC)芯片、硅通孔(TSV)和凸点(bump),所述MEMS传感器芯片和所述ASIC芯片采用堆叠的方式设置,并采用所述硅通孔和凸点进行电连接。
进一步地,所述堆叠采用MEMS传感器芯片在上、ASIC芯片位于下方的方式。
进一步地,所述MEMS传感器芯片采用倒装焊的形式堆叠在ASIC上。
进一步地,所述ASIC采用倒装焊的形式。
进一步地,所述MEMS传感器芯片为压力传感器、磁传感器、加速度传感器、陀螺仪中的一种或者多种。
进一步地,所述专用集成电路(ASIC)具有可对信号进行重分布的中介层(interposer)。
进一步地,所述压力传感器芯片采用正装的方式堆叠,即芯片的敏感膜片正面在上方以更好地感知待测介质的压力。
进一步地,所述硅通孔(TSV)可以采用传统的TSV制作工艺来实现,也可以采用共轴通孔填充技术来实现。
进一步地,所述多个MEMS传感器芯片依次垂直堆叠。
进一步地,所述MEMS传感器芯片为多个时,位于下方的MEMS传感器芯片层层传递上一层芯片的信号到达所述ASIC。
本发明提供的超小尺寸无塑封装,包括一个或多个MEMS传感器芯片、专用集成电路(ASIC)芯片、硅通孔(TSV)、凸点互连(bump)。其中,MEMS传感器芯片、ASIC芯片根据芯片的尺寸和功能采用堆叠的方式放置,MEMS传感器芯片与ASIC均采用倒装焊的形式,并采用低成本的TSV技术和bump进行电连接,ASIC既起到信号处理芯片的作用又具有中介层(interposer)的电信号重分布的作用。
本发明中的电互连均采用TSV技术代替传统的引线键合,因而无需使用塑料封装保护,避免了因引线键合和塑封料所带来的整个封装尺寸大的不足,同时ASIC兼具interposer的作用,取消了中介层,进一步减小了封装的厚度,使用低成本的TSV和Bump技术可以使封装具有较低的成本。本发明可以将整个封装面积控制在ASIC的面积,在厚度方向上基本接近堆叠芯片的厚度之和。
本发明中的电互连均采用TSV技术代替传统的引线键合,因而无需使用塑料封装保护,避免了因引线键合和塑封料所带来的整个封装尺寸大的不足,同时ASIC兼具interposer的作用,取消了中介层,进一步减小了封装的厚度。使用时可以直接将此封装模块贴于主板之上进行回流焊即可。本发明的封装结构可以实现多传感器封装模组在长、宽和厚度方向上最小的尺寸,使用低成本的TSV和Bump技术可以使封装具有较低的成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图;
图1为本发明实施例的超小尺寸无塑封装的结构示意图;
图2为本发明实施例的超小尺寸无塑封装的结构示意图;
图3为本发明实施例的超小尺寸无塑封装的结构示意图;
图4为本发明实施例的超小尺寸无塑封装的结构示意图;
图5为本发明实施例的超小尺寸无塑封装的结构示意图。
具体实施方式:
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
如图1所示,磁传感器101采用倒装焊的形式贴在ASIC芯片102的背面,磁传感器芯片的焊盘上制作有凸点互连104,ASIC芯片102的正面焊盘上制作有凸点互连105,ASIC芯片102上与磁传感器芯片正面的凸点互连104对应的位置制作有TSV通孔103,ASIC芯片102正面电路具有重分配线路(RDL)功能,可以将磁传感器的电信号引出到ASIC芯片相应的位置。
实施例二:
如图2所示,压力传感器201采用正面朝上放置的形式,在焊盘位置的下方制作TSV通孔203及凸点互连204,ASIC芯片102的正面焊盘上制作有凸点互连202,压力传感器201背面朝下贴在ASIC芯片102的背面,ASIC芯片上在与压力传感器芯片的凸点互连204对应的位置制作有TSV通孔205,ASIC芯片正面电路具有重分配线路(RDL)功能,可以将压力传感器的电信号引出到ASIC芯片相应的位置。
实施例三:
如图3所示,压力传感器201采用正面朝上放置的形式,在焊盘位置的下方制作TSV通孔306及凸点互连305。磁传感器芯片101采用倒装焊的形式,正面朝下,磁传感器的焊盘上制作有凸点互连303,磁传感器芯片101上与压力传感器芯片201的TSV凸点互连305对应的位置制作有TSV通孔304,磁传感器芯片101正面电路具有重分配线路(RDL)功能,可以将压力传感器的电信号引出到磁传感器芯片的相应焊盘。ASIC芯片102的正面焊盘上制作有凸点互连301,磁传感器芯片101倒装焊贴于ASIC芯片102的背面,ASIC芯片上在与磁传感器芯片的凸点互连303对应的位置制作有TSV通孔302,ASIC芯片正面电路具有重分配线路(RDL)功能,可以将磁和压力传感器的电信号引出到ASIC芯片相应的位置。
MEMS传感器芯片除压力传感器等需要正面朝上的芯片之外,其他均采用倒装焊的方式堆叠在ASIC上面。压力传感器芯片采用正装的方式堆叠,即芯片的敏感膜片正面在上方以更好地感知待测介质的压力。
所述的堆叠采用MEMS传感器芯片在上、ASIC芯片位于下方的方式。如果MEMS传感器芯片有多个,则根据功能和尺寸依次垂直堆叠,对于尺寸非常小的多个传感器芯片可以同时平行地布置在ASIC上面。
硅通孔(TSV)可以采用传统的TSV制作工艺来实现,也可以采用更低成本的共轴通孔填充技术来实现。共轴通孔填充技术工艺关键步骤如下:
(1)制作好的通孔内填满绝缘材料,绝缘材料可以使用高分子或者光刻胶等;
(2)使用激光或其他刻蚀方法在上述绝缘材料中间制作通孔;
(3)使用导电材料填充绝缘材料中间的通孔,导电材料可以为金属、导电胶、导电碳粉等;
(4)以导电材料为基础制作凸点互连。
实施例四:
如图4所示,加速度传感器401采用倒装焊的形式贴于磁传感器芯片101背面,在加速度传感器焊盘位置的下方制作凸点互连406。磁传感器芯片101采用倒装焊的形式,正面朝下,磁传感器的焊盘上制作有凸点互连404,磁传感器芯片101上与加速度传感器芯片401的凸点互连406对应的位置制作有TSV通孔405,磁传感器芯片101正面电路具有重分配线路(RDL)功能,可以将加速度传感器的电信号引出到磁传感器相应的焊盘。ASIC芯片102的正面焊盘上制作有凸点互连402,磁传感器芯片201倒装焊贴于ASIC芯片102的背面,ASIC芯片上在与磁传感器芯片的凸点互连404对应的位置制作有TSV通孔403,ASIC芯片正面电路具有重分配线路(RDL)功能,可以将磁和加速度传感器的电信号引出到ASIC相应的位置。
实施例五:
如图5所示为两个传感器尺寸较小时的情况,以磁传感器芯片和压力传感器芯片为例。磁传感器芯片101采用倒装焊的形式贴于ASIC芯片102背面,在磁传感器焊盘位置的下方制作凸点互连501。ASIC芯片102的正面焊盘上制作有凸点互连503,ASIC芯片102背面正对磁传感器芯片的凸点互连501的位置制作有TSV通孔502。压力传感器芯片201采用正面朝上放置的形式,在焊盘位置的下方制作TSV通孔506及凸点互连505,压力传感器201背面朝下贴在ASIC芯片102的背面,ASIC芯片上与压力传感器芯片的凸点互连505对应的位置制作有TSV通孔504,ASIC芯片正面电路具有重分配线路(RDL)功能,可以将磁传感器和压力传感器的电信号引出到ASIC的相应位置。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种超小尺寸无塑封装,其特征在于,包括一个或多个MEMS传感器芯片、ASIC芯片、硅通孔和凸点,所述MEMS传感器芯片和所述ASIC芯片采用堆叠的方式设置,并采用所述硅通孔和凸点进行电连接。
2.根据权利要求1所述的超小尺寸无塑封装,其特征在于,所述堆叠采用MEMS传感器芯片在上、ASIC芯片位于下方的方式。
3.根据权利要求2所述的超小尺寸无塑封装,其特征在于,所述MEMS传感器芯片采用倒装焊的形式堆叠在ASIC上。
4.根据权利要求1所述的超小尺寸无塑封装,其特征在于,所述ASIC芯片采用倒装焊的形式。
5.根据权利要求1所述的超小尺寸无塑封装,其特征在于,所述MEMS传感器芯片为压力传感器、磁传感器、加速度传感器、陀螺仪中的一种或者多种。
6.根据权利要求1所述的超小尺寸无塑封装,其特征在于,所述ASIC芯片具有可对信号进行重分布的中介层。
7.根据权利要求5所述的超小尺寸无塑封装,其特征在于,所述压力传感器芯片采用正装的方式堆叠,即压力传感器芯片的敏感膜片正面在上方。
8.根据权利要求1所述的超小尺寸无塑封装,其特征在于,所述硅通孔采用传统的TSV制作工艺或共轴通孔填充技术实现。
9.根据权利要求1所述的超小尺寸无塑封装,其特征在于,所述多个MEMS传感器芯片依次垂直堆叠。
10.根据权利要求9所述的超小尺寸无塑封装,其特征在于,所述MEMS传感器芯片为多个时,位于下方的MEMS传感器芯片层层传递上一层芯片的信号到达所述ASIC芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410471317.3A CN104241220A (zh) | 2014-09-16 | 2014-09-16 | 一种超小尺寸无塑封装 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410471317.3A CN104241220A (zh) | 2014-09-16 | 2014-09-16 | 一种超小尺寸无塑封装 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104241220A true CN104241220A (zh) | 2014-12-24 |
Family
ID=52229051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410471317.3A Pending CN104241220A (zh) | 2014-09-16 | 2014-09-16 | 一种超小尺寸无塑封装 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104241220A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105036067A (zh) * | 2015-05-29 | 2015-11-11 | 中国科学院电子学研究所 | Mems传感器倒装叠层封装结构及其制备方法 |
CN105261601A (zh) * | 2015-09-09 | 2016-01-20 | 苏州日月新半导体有限公司 | 一种双层封装结构及其制造方法 |
CN105783998A (zh) * | 2016-04-15 | 2016-07-20 | 广东合微集成电路技术有限公司 | 一种复合传感器 |
CN106125295A (zh) * | 2016-06-08 | 2016-11-16 | 无锡微奥科技有限公司 | 一种电热式mems微镜阵列器件及其制造方法 |
CN106335868A (zh) * | 2016-08-31 | 2017-01-18 | 歌尔股份有限公司 | 一种mems芯片集成的封装结构 |
WO2017012251A1 (zh) * | 2015-07-21 | 2017-01-26 | 歌尔声学股份有限公司 | 一种环境传感器 |
CN108074885A (zh) * | 2016-11-10 | 2018-05-25 | 北京万应科技有限公司 | 一种多芯片模块封装结构 |
CN112158793A (zh) * | 2020-10-28 | 2021-01-01 | 深圳市华普微电子有限公司 | 一种传感器、传感器封装方法、晶圆及小尺寸气压传感器 |
CN114440954A (zh) * | 2021-12-28 | 2022-05-06 | 荣成歌尔微电子有限公司 | 传感器封装结构、封装方法及电子设备 |
CN114914196A (zh) * | 2022-07-19 | 2022-08-16 | 武汉大学 | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102680158A (zh) * | 2011-03-09 | 2012-09-19 | 刘胜 | 基于硅通孔技术的集成式微型压力流量传感器 |
CN202508874U (zh) * | 2012-01-18 | 2012-10-31 | 水木智芯科技(北京)有限公司 | 圆片级mems惯性器件tsv堆叠封装结构 |
US20130076387A1 (en) * | 2011-09-27 | 2013-03-28 | Elpida Memory, Inc. | Semiconductor chip, semiconductor device, and method of measuring the same |
-
2014
- 2014-09-16 CN CN201410471317.3A patent/CN104241220A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102680158A (zh) * | 2011-03-09 | 2012-09-19 | 刘胜 | 基于硅通孔技术的集成式微型压力流量传感器 |
US20130076387A1 (en) * | 2011-09-27 | 2013-03-28 | Elpida Memory, Inc. | Semiconductor chip, semiconductor device, and method of measuring the same |
CN202508874U (zh) * | 2012-01-18 | 2012-10-31 | 水木智芯科技(北京)有限公司 | 圆片级mems惯性器件tsv堆叠封装结构 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105036067A (zh) * | 2015-05-29 | 2015-11-11 | 中国科学院电子学研究所 | Mems传感器倒装叠层封装结构及其制备方法 |
WO2017012251A1 (zh) * | 2015-07-21 | 2017-01-26 | 歌尔声学股份有限公司 | 一种环境传感器 |
CN105261601A (zh) * | 2015-09-09 | 2016-01-20 | 苏州日月新半导体有限公司 | 一种双层封装结构及其制造方法 |
CN105261601B (zh) * | 2015-09-09 | 2016-08-24 | 苏州日月新半导体有限公司 | 一种双层封装结构及其制造方法 |
CN105783998A (zh) * | 2016-04-15 | 2016-07-20 | 广东合微集成电路技术有限公司 | 一种复合传感器 |
CN106125295A (zh) * | 2016-06-08 | 2016-11-16 | 无锡微奥科技有限公司 | 一种电热式mems微镜阵列器件及其制造方法 |
CN106125295B (zh) * | 2016-06-08 | 2019-03-05 | 无锡微奥科技有限公司 | 一种电热式mems微镜阵列器件及其制造方法 |
CN106335868A (zh) * | 2016-08-31 | 2017-01-18 | 歌尔股份有限公司 | 一种mems芯片集成的封装结构 |
CN108074885A (zh) * | 2016-11-10 | 2018-05-25 | 北京万应科技有限公司 | 一种多芯片模块封装结构 |
CN112158793A (zh) * | 2020-10-28 | 2021-01-01 | 深圳市华普微电子有限公司 | 一种传感器、传感器封装方法、晶圆及小尺寸气压传感器 |
CN114440954A (zh) * | 2021-12-28 | 2022-05-06 | 荣成歌尔微电子有限公司 | 传感器封装结构、封装方法及电子设备 |
CN114914196A (zh) * | 2022-07-19 | 2022-08-16 | 武汉大学 | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104241220A (zh) | 一种超小尺寸无塑封装 | |
KR101683688B1 (ko) | 집적 회로 패키지 및 집적 회로 패키지 제조 방법 | |
KR101236798B1 (ko) | 웨이퍼 레벨 적층형 반도체 패키지 제조 방법 | |
US8592952B2 (en) | Semiconductor chip and semiconductor package with stack chip structure | |
US7807502B2 (en) | Method for fabricating semiconductor packages with discrete components | |
KR101346420B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20130032947A1 (en) | Semiconductor package and method of manufacturing the same | |
US7732901B2 (en) | Integrated circuit package system with isloated leads | |
US7674640B2 (en) | Stacked die package system | |
CN108074881B (zh) | 封装堆叠结构 | |
CN109904122A (zh) | 电子封装件及其制法 | |
US20170141096A1 (en) | Proximity coupling of interconnect packaging systems and methods | |
CN104081516A (zh) | 堆叠型半导体封装及其制造方法 | |
KR101550496B1 (ko) | 적층형 반도체패키지 및 그 제조방법 | |
CN102646663B (zh) | 半导体封装件 | |
CN108028233A (zh) | 用于实现多芯片倒装芯片封装的衬底、组件和技术 | |
US20130127001A1 (en) | Semiconductor package and method of fabricating the same | |
CN106335868A (zh) | 一种mems芯片集成的封装结构 | |
KR101247342B1 (ko) | 패키지 온 패키지 제조방법 | |
CN107324274A (zh) | 用于sip三维集成的封装载体 | |
US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
CN107342256A (zh) | 半导体工艺及半导体结构 | |
KR20120080320A (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
US20080237831A1 (en) | Multi-chip semiconductor package structure | |
US9362257B2 (en) | Mirco-electro-mechanical system module and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |