CN117542794B - 基于转接板的三维堆叠封装结构及其制作方法 - Google Patents
基于转接板的三维堆叠封装结构及其制作方法 Download PDFInfo
- Publication number
- CN117542794B CN117542794B CN202410033735.8A CN202410033735A CN117542794B CN 117542794 B CN117542794 B CN 117542794B CN 202410033735 A CN202410033735 A CN 202410033735A CN 117542794 B CN117542794 B CN 117542794B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- main surface
- forming
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000003292 glue Substances 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 30
- 230000000149 penetrating effect Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 110
- 241000724291 Tobacco streak virus Species 0.000 description 40
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001659 ion-beam spectroscopy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种基于转接板的三维堆叠封装结构及其制作方法，制作所述封装单元的工艺流程包括，在形成贯穿基板的导电柱和镂空腔之后，将具有不同尺寸、不同功能的芯片以面对面方式嵌入镂空腔中，实现具有不同功能芯片的三维堆叠封装方案，同时减少器件之间的信号延迟，能够实现高性能、高速的封装集成；叠置的芯片分别通过TSV柱电性引出至芯片的背面，通过于基板的相对主面上设置金属互连结构使芯片与转接板的导电柱电性互连，制作所得的多个封装单元依次叠置，在不增加封装结构的占地面积的前提下，实现多芯片系统级封装。
Description
技术领域
本发明属于半导体封装技术领域，特别是涉及一种基于转接板的三维堆叠封装结构及其制作方法。
背景技术
近年来，随着工艺尺寸缩小到5nm以下的水平，向更高精度更低尺寸的技术道路行进需要克服诸多的技术难点。三维堆叠封装技术的出现打破了半导体技术在二维平面上一味追求极限尺寸的局面。三维堆叠封装技术的主要思路为结合现有二维平面上的小尺寸高精度技术的基础上，基于TSV机上将多颗相同功能或者不同功能的芯片实现垂直方向堆叠。这样可以实现在不增加芯片平面面积的基础上适当增加垂直高度，最终实现功能成倍增加同时功耗降低的效果。
现有的三维堆叠封装技术以台积电推出的CoWoS技术最为成熟，但是由于受限于芯片自身结构，目前台积电推出的CoWoS技术也仅能通过在DRAM芯片上制作TSV，然后以DRAM芯片为载体实现三维堆叠。如何实现多种功能芯片兼容的三维堆叠封装成为各大晶圆制造厂和封装厂追逐的技术方向。
因此，提供一种新型的三维堆叠封装结构及其制作方法实属必要。
应该注意，上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于转接板的三维堆叠封装结构及其制作方法，用于解决现有技术中三维堆叠封装适用的芯片种类受限，封装密度难以提升等的问题。
为实现上述目的及其他相关目的，本发明提供一种基于转接板的三维堆叠封装结构的制作方法，其特征在于，包括：
制作至少二个封装单元，制作所述封装单元的步骤，包括：
提供一基板，形成自所述基板的第一主面向第二主面贯穿的导电柱和镂空腔；
将所述基板的第二主面与载板临时键合；
于所述载板与所述镂空腔一同界定的容置空间内依次嵌入第一芯片和第二芯片，将所述第一芯片与所述第二芯片以面对面方式贴装；
将所述第一芯片与所述第二芯片固定于所述镂空腔的侧壁；
形成自所述第二芯片的背面向正面延伸的TSV柱，用于自所述第二芯片的背面实现电性引出，于所述第二芯片的背面和所述基板与的第一主面上形成第一金属互连结构，用于实现所述导电柱与所述第二芯片之间的电性互连；
形成自所述第二芯片的背面向正面延伸的TSV柱，用于自所述第一芯片的背面实现电性引出，于所述第一芯片的背面和所述基板的第二主面上形成第二金属互连结构，用于实现所述导电柱与所述第二芯片之间的电性互连；
通过使至少两个所述封装单元其中一封装单元的第一金属互连结构面向另一封装单元的第二金属互连结构进行键合，形成介于相邻封装单元之间的键合层，使至少两个所述封装单元依次堆叠形成为一体化的封装结构。
可选地，将所述第一芯片与所述第二芯片以面对面方式贴装的步骤，包括：
将所述第一芯片以正面朝上的方式嵌入所述镂空腔内以使所述第一芯片的背面贴合于载板表面的键合胶上；
将所述第二芯片嵌入所述镂空腔内且以倒装焊接的方式与所述第一芯片进行键合，所述第二芯片的背面不高于所述基板的第一主面；
其中，所述镂空腔的侧壁与所述第一芯片和所述第二芯片中任一者之间的距离介于1μm~1000μm之间。
可选地，形成所述导电柱的步骤，包括：
形成自所述基板的第一主面沿厚度方向延伸的盲孔；
用导电材料填充所述盲孔，以使形成的导电柱顶面不低于所述基板的第一主面；
自所述基板与第一主面相对的表面对所述基板进行减薄，显露出所述导电柱的底端，同时使所述盲槽形成为镂空腔，所述镂空腔形成为具有圆形或多边形横截面的柱体。
可选地，用填充胶对所述镂空腔的侧壁与所述第一芯片和所述第二芯片之间的间隙进行填充，用于固定所述第一芯片与所述第二芯片；随后，对所述基板的第一主面进行平坦化处理，使所述第二芯片的背面、填充胶的顶面以及所述基板的显露表面齐平。
可选地，形成所述第一金属互连结构的步骤，包括：
覆盖所述第二芯片的背面和所述基板的第一主面形成第一重新布线层（redistribution layer；RDL）；
形成所述第二金属互连结构的步骤，包括：
将所述基板的第二主面与第一载板解键合，以及将所述基板的第一主面与第二载板临时键合；
覆盖所述第一芯片的背面和所述基板的第二主面形成第二重新布线层；以及，
于所述第二重新布线层上形成键合焊盘。
可选地，形成所述导电柱的步骤，包括：
形成自所述基板的第一主面沿厚度方向延伸的盲孔；
用导电材料填充所述盲孔，使形成的导电柱顶面不低于所述基板的第一主面；
自所述基板与第一主面相对的表面对所述基板进行减薄，显露出所述导电柱的底端。
可选地，形成所述镂空腔的步骤，包括：形成自所述基板的第一主面沿厚度方向延伸的盲槽，形成所述盲槽的步骤，包括：图形化所述基板，形成凹槽和自凹槽底部凹进的空腔，所述凹槽和所述空腔分别形成为具有圆形或多边形横截面的柱体，其中所述凹槽具有的第一横向尺寸大于所述空腔具有的第二横向尺寸；
自所述基板与第一主面相对的表面对所述基板进行减薄，显露出所述导电柱的底端，同时使所述盲槽形成为镂空腔。
可选地，形成所述键合层的步骤，包括：
通过将所述第一重新布线层显露的金属布线与所述第二重新布线层上的键合焊盘焊接的方式形成介于相邻封装单元之间的键合层。
可选地，形成介于相邻封装单元之间的所述键合层的步骤之后，包括：位于底层的封装单元为底座转接板，采用电镀或植球的方法于底座转接板底面的键合焊盘上制作焊球，用于实现与外部电路的连接。
本发明还提供一种基于转接板的三维堆叠封装结构，包括：
叠置的至少二个封装单元，每一封装单元包括基板，所述基板包括相对的第一主面和第二主面，所述基板中设置有自其第一主面向第二主面贯穿的导电柱和镂空腔，所述镂空腔的容置空间内嵌入第一芯片和第二芯片，所述第一芯片和所述第二芯片以面对面方式贴装且固定于所述镂空腔的侧壁，所述第一芯片和所述第二芯片中分别设置有自背面向正面延伸的TSV柱，于所述第二芯片的背面和所述基板的第一主面上设置有第一金属互连结构，用于实现所述导电柱与所述第二芯片之间的电性互连；于所述第一芯片的背面和所述基板的第二主面上设置有第二金属互连结构，用于实现所述导电柱与所述第一芯片之间的电性互连；
键合层，形成于相邻封装单元的第一金属互连结构与第二金属互连结构之间。
可选地，所述第一金属互连结构包括第一重新布线层，所述第一重新布线层电接触于所述第二芯片的TSV柱端部和所述导电柱，所述第二金属互连结构包括第二重新布线层和键合焊盘，所述第二重新布线层电接触于所述第一芯片的TSV柱端部和所述导电柱。
可选地，位于底层的封装单元为底座转接板，所述底座转接板的底面显露出键合焊盘，所述键合焊盘上设置有焊球，用于实现与外部电路的连接。
可选地，用填充胶将所述第一芯片和第二芯片固定于所述镂空腔的侧壁，所述基板的第一主面与所述填充胶的顶面和所述第二芯片的背面齐平，所述基板的第二主面与所述填充胶的底面和所述第一芯片的背面齐平。
可选地，通过将所述第一重新布线层显露的金属布线与位于所述第二重新布线层上的键合焊盘焊接的方式，形成介于相邻的封装单元之间的键合层。
如上所述，本发明的基于转接板的三维堆叠封装结构及其制作方法，制作封装单元的工艺流程包括在形成贯穿基板的导电柱和镂空腔之后，将具有不同尺寸、不同功能的芯片以面对面方式嵌入镂空腔中，实现具有不同功能芯片的三维堆叠封装方案，同时减少器件之间的信号延迟，能够实现高性能、高速的封装集成；叠置的芯片分别通过TSV柱电性引出至芯片的背面，通过于基板的相对主面上设置金属互连结构使芯片与转接板的导电柱电性互连，制作所得的多个封装单元依次叠置，在不增加封装结构的占地面积（footprint）的前提下，实现多芯片系统级封装；此外，在制作转接板的背面重新布线层时，形成与背面重新布线层电接触的键合焊盘，通过键合焊盘实现封装体与外部电路的电连接。
附图说明
图1显示为本发明实施例中基于转接板的三维堆叠封装结构的制作方法的工艺流程图。
图2显示为本发明实施例中制作封装单元的工艺流程图。
图3a至图3i显示为本发明实施例中封装单元的制作方法各阶段对应结构的截面图。
图4a至图4e显示为本发明实施例中另一封装单元的制作方法各阶段对应结构的截面图。
图5a显示为本发明实施例中将位于底层的封装单元与另一封装单元进行键合之后所得结构的示意图。
图5b显示为本发明实施例中于键合焊盘上制作焊球之后所得结构的示意图。
图6显示为本发明实施例中位于底层的封装单元的截面示意图。
元件标号说明：
1-基板；101-导电柱；102-镂空腔；103-容置空间；104-第一芯片；105-第二芯片；106-填充胶；107-TSV柱；108-第一重新布线层；108a-第一绝缘层；108b-金属布线；111-第二重新布线层；111a-第二绝缘层；111b-金属布线；113-第三绝缘层；114-键合焊盘；301-焊球；Z1-第一载板；Z2-第二载板；
2-基板；201-导电柱；202-镂空腔；203-容置空间；204-第三芯片；205-第四芯片；206-填充胶；207-TSV柱；208-第一重新布线层；208a-第一绝缘层；208b-金属布线；211-第二重新布线层；213-第三绝缘层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了实现多种功能芯片的三维堆叠封装结构，本申请的发明人提出了一种基于转接板的三维堆叠封装结构及其制作方法，通过将具有不同尺寸、不同功能的芯片嵌入转接板的镂空腔中，并且以面对面方式贴装，叠置的芯片分别通过TSV柱电性引出至芯片的背面，能够实现高性能、高速的封装集成。
实施例一
基于此，本实施例提供一种基于转接板的三维堆叠封装结构的制作方法，图1显示为本发明一实施例中制作封装单元的工艺流程图。如图1所示，基于转接板的三维堆叠封装结构的制作方法，开始于方块10，制作至少二个封装单元；
图2显示为本发明实施例中制作封装单元的工艺流程图。此后，将结合所附的图式对本发明实施例中制作封装单元的工艺流程进行具体描述。
首先，如图2所示，进行步骤S11，提供一基板1，基板1包括相对的第一主面和第二主面，形成自基板的第一主面向第二主面贯穿的导电柱和镂空腔。
步骤S11处，如图3a所示，形成盲孔和盲槽的步骤可以通过光刻和干法刻蚀工艺来执行。基板1可以选用适用于制作转接板的常规材质，包括但不限于，例如是硅基板、玻璃基板、陶瓷基板。
接着，形成盲孔之后，于所述盲孔中填充导电柱101的步骤，包括：在基板1的第一主面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层的厚度范围为10nm～100μm；然后，通过物理溅射、磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。盲孔的深度、口径大小、形状、数量等参数根据实际的封装要求进行设置，在此不做过分限制。
本实施例中，盲孔的形状可以是具有圆形、或者多边形横截面的柱体，盲孔的开口具有介于1μm至100μm之间的半径，介于10μm至500μm之间的深度。
如图3a所示，通过例如是电镀工艺用金属填充盲孔并覆盖基板的第一主面，其中覆盖基板第一主面的金属填充物可通过例如是化学机械抛光（CMP）工艺去除，保留位于盲孔中的金属填充物，由此形成导电柱101。本实施例中，导电柱101可以是用金属填充盲孔而形成的实心导电柱，用于实现信号的垂直传输。
一些实施例中，如图3a所示，形成盲槽的步骤，包括：通过光刻和干法刻蚀工艺图形化基板1，形成凹槽和自凹槽底部凹进的空腔，其中所述凹槽具有的第一横向尺寸大于所述空腔具有的第二横向尺寸。盲槽的几何形状和尺寸可以根据实际应用的芯片尺寸和性能进行灵活调整。一些实施例中，空腔和凹槽各自的几何形状可以是具有圆形、矩形或其他不规则横截面的柱体，其尺寸范围为1μm至1×105μm。
步骤S11还包括，自基板1与第一主面相对的表面对基板进行减薄，以显露出导电柱101的底端，同时使盲槽形成为镂空腔102，镂空腔102形成为具有圆形或多边形横截面的柱体。
接着，进行步骤S12，将基板的第二主面与载板临时键合。
具体地，利用晶圆级键合的方式将基板1的第二主面与第一载板Z1进行临时键合，即在基板减薄处理的表面临时键合第一载板Z1，如图3b所示，例如是用键合胶，将镂空腔带有较小横向尺寸的一侧与载板键合 ，于基板的镂空腔102与第一载板Z1一同界定的容置空间103。
接着，进行步骤S13，在基板中的镂空腔与第一载板一同界定的容置空间内依次嵌入第一芯片和第二芯片，将第一芯片与第二芯片以面对面方式贴装。由于第一芯片和第二芯片以面对面（F2F）的方式设置，减少器件之间的信号延迟，提高了局部器件的速度。
步骤S13处，如图3c所示，将第一芯片104与第二芯片105以面对面方式贴装的步骤，包括：将第一芯片104以正面朝上的方式嵌入镂空腔102内；将第二芯片105以倒装焊接的方式与第一芯片104进行键合。当第一芯片104与第二芯片105具有不同的横向尺寸时，第一芯片104和第二芯片105依次嵌入镂空腔102中，镂空腔102的侧壁与第一芯片104和第二芯片105中的任一者之间的距离为1μm~1000μm，其中，第一芯片104的主体位于空腔内，第二芯片105的主体位于凹槽内。
本实施例中，将第一芯片104嵌入镂空腔102中以使第一芯片104的背面贴合于第一载板表面的键合胶上，使得第一芯片104的底面具有与基板1的第二主面基本齐平或齐平。
例如，使用高精度贴片机执行将第一芯片104嵌入镂空腔102中，通过高精度贴片机向第一芯片104施加压力使第一芯片104与第一载板Z1上的键合胶充分贴合；接着，通过高精度贴片机向第二芯片105施加压力将第二芯片105倒装焊接于第一芯片104，使得第一芯片104与第二芯片105的接触焊盘对准并键合，第二芯片105的顶面不高于基板的第一主面。
接着，进行步骤S14，将第一芯片与第二芯片固定于镂空腔的侧壁。
步骤S14包括：用填充胶对镂空腔的侧壁与第一芯片104和第二芯片105之间的间隙进行填充，用于固定第一芯片104和第二芯片105，其中填充胶106的材质可以是有机绝缘材料，例如是环氧树酯、聚酰亚胺；或是无机绝缘材料，例如是石英。
当第二芯片105的顶面高于基板的第一主面时，于施加填充胶之后，对基板的第一主面进行平坦化处理，使第二芯片的背面、填充胶的顶面以及基板的显露表面齐平，增加后续的重新布线层的工艺稳定性。
接着，进行步骤S15，形成自所述第二芯片的背面向正面延伸的TSV柱，用于自第二芯片的背面实现电性引出，于第二芯片的背面和基板的第一主面上形成第一金属互连结构，用于实现导电柱与第二芯片之间的电性互连。
如图3e所示，一些实施例中，形成TSV柱107的步骤，包括：通过光刻和干法刻蚀工艺形成自第二芯片105的背面向正面延伸的TSV孔，用于自第二芯片的背面实现电性引出；在基板的第一主面上制作氧化层，例如可以沉积氧化硅，或者直接热氧化形成氧化层，以防止后续金属填充过程中金属材料扩散进入芯片材料中；通过物理溅射、磁控溅射或者蒸镀工艺在氧化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；用金属填充TSV孔。
如图3e所示，通过例如电镀工艺镀覆金属，形成位于第二芯片中的TSV柱107。TSV柱的深度、口径大小、形状、数量等参数根据实际的封装要求进行设置，在此不做过分限制。
在一具体的实施例中，TSV柱107可以是圆形或者多边形，TSV柱的端部具有介于1μm和100μm之间的半径，以及介于10μm和500μm之间的深度。
步骤S15处，形成第一金属互连结构的步骤，包括：覆盖第二芯片的背面和基板的第一主面形成第一重新布线层。
如图3f所示，形成TSV柱107的步骤之后，通过如下步骤于基板的第一主面上形成第一重新布线层108：覆盖第二芯片105的背面和基板的第一主面形成第一绝缘层108a，通过光刻工艺图形化第一绝缘层108a，形成显露TSV柱端部的开口，所述第一绝缘层108a的材质可选用光敏材料；接着，通过例如离子束溅射、磁控溅射或类似方式于基板的第一主面上沉积种子层；通过光刻、曝光、显影等系列工艺，于光刻胶层中定义图形区域，形成显露种子层的窗口，所述图形区域对应于金属化图案；基于光刻胶层中限定的窗口，通过例如是电镀工艺形成金属布线，金属布线穿过所述窗口而接触于种子层的显露表面；通过灰化或光刻胶剥离工艺去除光刻胶层，以显露出种子层的一部分；随后可通过湿法刻蚀方式去除种子层的裸露部分，保留的种子层和金属布线形成为金属化图案，由此制作完成一层金属布线108b。
本领域技术人员应当理解的是，尽管本发明以图示形成单层的绝缘层和金属布线为例对重新布线层的制作工艺进行具体说明，但是根据实际应用亦可通过形成更多层的绝缘层和金属布线来构成重新布线层。
一具体的实施例中，第一绝缘层108a可以是二氧化硅，氮化硅，环氧树酯，聚酰亚胺等材料，第一绝缘层108a的厚度为0.1μm~100μm；金属布线108b的材质可以为Ti/W/Cu/Ni/Au/Sn的一种或者多种，金属布线108b的厚度为0.1μm ~100μm。
接着，如图3g所示，进行步骤S16，形成自第一芯片的背面向正面延伸的TSV柱，用于自第一芯片的背面实现电性引出，于第一芯片的背面和基板的第一主面上形成第二金属互连结构，用于实现导电柱与第一芯片之间的电性互连。
步骤S16处，如图3g所示，于形成自第一芯片的背面向正面延伸的TSV柱110的步骤之前，将基板的第二主面与第一载板Z1解键合，将基板的第一主面与第二载板Z2进行临时键合。
本实施例中，可采用类似于形成位于第二芯片中的TSV柱107的方式，形成自第一芯片的背面向正面延伸的TSV孔，于 TSV孔依次制作氧化层、种子层以及镀覆金属，从而形成TSV柱110。
类似地，第一芯片的TSV柱110可以是圆形或者多边形，TSV柱110的端部具有介于1μm和100μm之间的半径，以及介于10μm和500μm之间的深度。
步骤S16处，形成第二金属互连结构的步骤，包括：覆盖第一芯片的背面和基板的第二主面形成第二重新布线层；以及，于第二重新布线层上形成键合焊盘。由于第一芯片的背面贴合于载板表面的键合胶上，自基板的第二主面将第一载板Z1解键合之后，第一芯片的背面、填充胶的底面和基板的第二主面齐平，有利于后续的工艺稳定性。
如图3h所示，形成TSV柱110的步骤之后，可采用类似于形成第一重新布线层的方式于基板的第二主面上形成第二重新布线层111，具体步骤如下：覆盖第一芯片104和基板的第二主面形成第二绝缘层111a，通过光刻工艺图形化第二绝缘层111a，形成显露TSV柱端部的开口，第二绝缘层111a的材质可选用光敏材料；接着，通过例如离子束溅射、磁控溅射或类似方式于基板的第二主面上沉积种子层；通过光刻、曝光、显影等系列工艺，于光刻胶层中定义图形区域，形成显露种子层的窗口，所述图形区域对应于金属化图案；基于光刻胶层中限定的窗口，通过例如是电镀工艺形成金属布线，金属布线穿过所述窗口而接触于种子层的显露表面；通过灰化或光刻胶剥离工艺去除光刻胶层以显露出种子层的一部分；随后，可通过湿法刻蚀方式去除种子层的裸露部分，保留的种子层和金属布线形成为金属化图案，由此制作完成一层金属布线111b。
本实施例中，如图3h所示，形成金属布线111b的步骤之后，覆盖金属布线111b形成第二绝缘层113，通过光刻工艺图形化第二绝缘层113中形成开口，显露出金属布线111b的一部分；通过例如电镀工艺形成键合焊盘114，键合焊盘114电接触于金属布线的显露部分。
进一步地，于形成金属布线111b的步骤之后，将基板的第二主面与第二载板Z2解键合，所得的封装单元示出于图3i中。
本实施例中，可按照先前实施例中所述的制作封装单元基本相同的方式，制作多个封装单元，用于嵌入叠置的芯片。参见图4a至图4e，其显示为本发明实施例中制作封装单元各阶段对应结构的截面图。
如图4a所示，首先进行步骤S21，提供基板2，基板2包括相对的第一主面和第二主面，形成自所述基板的第一主面向第二主面贯穿的导电柱201和镂空腔202。
本实施例中，可按照本发明实施例一中图3a所示步骤的相同方式，形成自基板的第一主面向内延伸的盲孔和盲槽，以及基于所述盲孔形成导电柱201，在此不做赘述。
步骤S21还包括，自基板的第二主面对基板进行减薄，显露出导电柱201的底端，同时使盲槽形成为镂空腔202。
如图4a所示，进行步骤S22，将基板的第二主面与第一载板Z1临时键合，于基板的镂空腔202与第一载板Z1一同界定的容置空间203。
本实施例中，可按照本发明实施例一中图3b所示的结构相同的方式，将基板减薄处理的表面与第一载板Z1进行临时键合，在此不做赘述。
如图4b所示，进行步骤S23，于第一载板Z1与镂空腔202一同界定的容置空间内依次嵌入第三芯片204和第四芯片205，将第三芯片204和第四芯片205以面对面方式贴装。
本实施例中，可按照本发明先前实施例中图3c至图3d所示的结构相同的方式，在基板的镂空腔202内将第三芯片204和第四芯片205以面对面方式贴装，使得第三芯片204和第四芯片205的接触焊盘对准并键合，在此不做赘述。
接着，进行步骤S24，包括：用填充胶对镂空腔的侧壁与第三芯片204和第四芯片205之间的间隙进行填充，用于固定第三芯片204和第四芯片205。
如图4c所示，进行步骤S25，形成自第四芯片的背面向正面延伸的TSV柱，用于自第四芯片的背面实现电性引出，于基板的第一主面上形成第一金属互连结构，用于实现导电柱201与第四芯片205之间的电性互连。
步骤S25处，形成自第四芯片的背面向正面延伸的TSV柱207之后，于基板2的第一主面上形成第一金属互连结构的步骤，包括：
覆盖第四芯片205的背面和基板的第一主面形成第一金属互连结构，其包括：于基板的第一主面上形成第一重新布线层208。本实施例中，可按照本发明先前实施例中图3e至图3f所示的步骤相同的方式，执行第一重新布线层108的形成步骤，在此不做赘述。
如图4d所示，进行步骤S26处，形成贯穿第三芯片的TSV柱，用于将第三芯片204电性引出，于基板的第二主面上形成第二金属互连结构，用于实现导电柱201与第三芯片204之间的电性互连。
步骤S26处，如图4d~图4e所示，形成沿第三芯片厚度方向贯穿的TSV柱210之后，于基板2的第二主面上形成第二金属互连结构的步骤，包括：
覆盖第三芯片204的背面和基板的第二主面形成第二金属互连结构，其包括：于基板的第二主面上形成第二重新布线层211；于第二重新布线层211上形成键合焊盘。
本实施例中，可按照本发明先前实施例中图3g至图3h所示的步骤相同的方式，执行第二金属互连结构的形成步骤，在此不做赘述。
按照上述方式制作至少二个封装单元之后，执行方块20的操作，形成相邻封装单元之间的键合层，使至少两个封装单元依次堆叠形成为一体化的封装结构。
具体地，通过使至少两个封装单元其中一封装单元的第一金属互连结构面向另一封装单元的第二金属互连结构进行键合，形成相邻封装单元之间的键合层。
图5a显示为将位于底层的封装单元与另一封装单元进行键合之后所得结构的示意图。如图5a所示，通过将第一重新布线层显露的金属布线与第二重新布线层上的键合焊盘焊接的方式，形成相邻封装单元之间的键合层。
进一步地，形成相邻封装单元之间的键合层的步骤之后，包括：位于底层的封装单元为底座转接板，采用电镀或植球的方法于底座转接板底面的键合焊盘上制作焊球301，用于实现与外部电路的连接。
本实施例中，采用电镀或植球的方法制作焊球301，焊球301可以形成为球形、柱形中的一种，焊球的直径范围为50μm~1000μm。
实施例二
本实施例提供一种基于转接板的三维堆叠封装结构，所述三维堆叠封装结构优选地采用先前所述的制作方法进行制作，当然亦可采用其他方法来制作。
本发明的实施例提供的基于转接板的三维堆叠封装结构，包括：叠置的至少二个封装单元和键合层。
图5b所示为二个封装单元依次叠置的结构，叠置的封装单元具有大致相同的结构，其中位于底层的封装单元的截面示意图示出于图6，此后将以位于底层的封装单元为例对其结构进行具体描述。
每一封装单元包括基板1、第一金属互连结构和第二金属互连结构，所述基板1包括相对的第一主面和第二主面，基板1中设置有自其第一主面向第二主面贯穿的导电柱101和镂空腔102，镂空腔102的容置空间内嵌入第一芯片104和第二芯片105，第一芯片104和第二芯片105以面对面方式贴装且固定于镂空腔的侧壁，第一芯片104设置有自其背面向正面延伸的的TSV柱110，和第二芯片105设置有自其背面向正面延伸的TSV柱107，第二芯片105的背面和基板1的第二主面上设置有第一金属互连结构，用于实现导电柱101与第二芯片105之间的电性互连；于第一芯片104的背面和基板1的第二主面上设置有第二金属互连结构，用于实现导电柱101与第一芯片104之间的电性互连。
如图5b所示，通过使至少两个封装单元中一封装单元的第一金属互连结构与另一封装单元的第二金属互连结构进行键合，形成于相邻封装单元的第一金属互连结构与第二金属互连结构之间。一些实施例中，第一金属互连结构包括第一重新布线层108，第一重新布线层108电接触于第二芯片的TSV柱107端部和导电柱101，第二金属互连结构包括第二重新布线层111和键合焊盘114，第二重新布线层111电接触于第一芯片的TSV柱110端部和导电柱101。相应地，通过将第一重新布线层显露的金属布线与位于第二重新布线层上的键合焊盘焊接的方式，形成相邻封装单元之间的键合层。
本实施例中，第一芯片104和第二芯片105可以是具有不同功能、不同横向尺寸的芯片。当多个封装单元依次叠置时，可以根据封装结构的实际功能配置各镂空腔内的芯片种类及其组合。
在一具体的实施例中，用填充胶106将第一芯片104和第二芯片105固定于镂空腔102的侧壁，基板的第一主面与填充胶的顶面和所述第二芯片的背面齐平，基板的第二主面与填充胶的底面和第一芯片的背面齐平。
如图6所示，作为底层的封装单元为底座转接板，所述底座转接板的底面显露出键合焊盘114，所述键合焊盘上设置有焊球301，用于实现与外部电路的连接。
综上所述，本发明提供一种基于转接板的三维堆叠封装结构及其制作方法，制作封装单元的工艺流程包括，在形成贯穿基板的导电柱和镂空腔之后，将具有不同尺寸、不同功能的芯片以面对面方式嵌入镂空腔中，实现具有不同功能芯片的三维堆叠封装方案，同时减少器件之间的信号延迟，能够实现高性能、高速的封装集成；叠置的芯片分别通过TSV柱电性引出至芯片的背面，通过于基板的相对主面上设置金属互连结构使芯片与转接板的导电柱电性互连，制作所得的多个封装单元依次叠置，在不增加封装结构的占地面积（footprint）的前提下，实现多芯片系统级封装。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种基于转接板的三维堆叠封装结构的制作方法，其特征在于，包括：制作至少二个封装单元，制作所述封装单元的步骤，包括：
提供一基板，形成自所述基板的第一主面向第二主面贯穿的导电柱和镂空腔；
将所述基板的第二主面与载板临时键合；
于所述载板与所述镂空腔一同界定的容置空间内依次嵌入第一芯片和第二芯片，将所述第一芯片与所述第二芯片以面对面方式贴装；
将所述第一芯片与所述第二芯片固定于所述镂空腔的侧壁；
形成自所述第二芯片的背面向正面延伸的TSV柱，用于自所述第二芯片的背面实现电性引出，于所述第二芯片的背面和所述基板的第一主面上形成第一金属互连结构，用于实现所述导电柱与所述第二芯片之间的电性互连，其中形成所述第一金属互连结构的步骤，包括：覆盖所述第二芯片的背面和所述基板的第一主面形成第一重新布线层；
形成自所述第一芯片的背面向正面延伸的TSV柱，用于自所述第一芯片的背面实现电性引出，于所述第一芯片的背面和所述基板的第二主面上形成第二金属互连结构，用于实现所述导电柱与所述第二芯片之间的电性互连，其中形成所述第二金属互连结构的步骤，包括：
覆盖所述第一芯片的背面和所述基板的第二主面形成第二重新布线层；以及，
于所述第二重新布线层上形成键合焊盘；
通过将所述第一重新布线层显露的金属布线与所述第二重新布线层上的键合焊盘焊接的方式，使至少两个所述封装单元其中一封装单元的第一金属互连结构面向另一封装单元的第二金属互连结构进行键合，形成相邻封装单元之间的键合层，使至少两个所述封装单元依次堆叠形成为一体化的封装结构。
2.根据权利要求1所述的三维堆叠封装结构的制作方法，其特征在于，将所述第一芯片与所述第二芯片以面对面方式贴装的步骤，包括：
将所述第一芯片以正面朝上的方式嵌入所述镂空腔内以使所述第一芯片的背面贴合于载板表面的键合胶上；
将所述第二芯片嵌入所述镂空腔内且以倒装焊接的方式与所述第一芯片进行键合，所述第二芯片的背面不高于所述基板的第一主面；
其中，所述镂空腔的侧壁与所述第一芯片和所述第二芯片中任一者之间的距离介于1μm~1000μm之间。
3.根据权利要求1所述的三维堆叠封装结构的制作方法，其特征在于：用填充胶对所述镂空腔的侧壁与所述第一芯片和所述第二芯片之间的间隙进行填充，用于固定所述第一芯片与所述第二芯片；随后，对所述基板的第二主面进行平坦化处理，使所述第二芯片的背面、填充胶的顶面以及所述基板的显露表面齐平。
4.根据权利要求1或3所述的三维堆叠封装结构的制作方法，其特征在于，形成所述第二金属互连结构的步骤，包括：
将所述基板的第二主面与第一载板解键合，以及将所述基板的第一主面与第二载板临时键合。
5.根据权利要求1所述的三维堆叠封装结构的制作方法，其特征在于，形成所述导电柱的步骤，包括：
形成自所述基板的第一主面沿厚度方向延伸的盲孔；
用导电材料填充所述盲孔，使形成的导电柱顶面不低于所述基板的第一主面；
自所述基板的第二主面对所述基板进行减薄，显露出所述导电柱的底端。
6.根据权利要求5所述的三维堆叠封装结构的制作方法，其特征在于，形成所述镂空腔的步骤，包括：
形成自所述基板的第一主面沿厚度方向延伸的盲槽，形成所述盲槽的步骤，包括：图形化所述基板，形成凹槽和自凹槽底部凹进的空腔，所述凹槽和所述空腔分别形成为具有圆形或多边形横截面的柱体，其中所述凹槽具有的第一横向尺寸大于所述空腔具有的第二横向尺寸；
自所述基板与第一主面相对的表面对所述基板进行减薄，显露出所述导电柱的底端，同时使所述盲槽形成为镂空腔。
7.根据权利要求4所述的三维堆叠封装结构的制作方法，其特征在于，形成相邻封装单元之间的所述键合层的步骤之后，包括：位于底层的封装单元为底座转接板，采用电镀或植球的方法于底座转接板底面的键合焊盘上制作焊球，用于实现与外部电路的连接。
8.一种基于转接板的三维堆叠封装结构，其特征在于，包括：叠置的至少二个封装单元，每一封装单元包括基板，所述基板包括相对的第一主面和第二主面，所述基板中设置有自其第一主面向第二主面贯穿的导电柱和镂空腔，所述镂空腔的容置空间内嵌入第一芯片和第二芯片，所述第一芯片和所述第二芯片以面对面方式贴装且固定于所述镂空腔的侧壁，所述第一芯片和所述第二芯片中分别设置自背面向正面延伸的TSV柱，于所述第二芯片的背面和所述基板的第一主面上设置有第一金属互连结构，所述第一金属互连结构包括第一重新布线层，所述第一重新布线层电接触于所述第二芯片的TSV柱端部和所述导电柱，用于实现所述导电柱与所述第二芯片之间的电性互连；于所述第一芯片的背面和所述基板的第二主面上设置有第二金属互连结构，所述第二金属互连结构包括第二重新布线层和键合焊盘，所述第二重新布线层电接触于所述第一芯片的TSV柱端部和所述导电柱，用于实现所述导电柱与所述第一芯片之间的电性互连；
键合层，通过将所述第一重新布线层显露的金属布线与位于所述第二重新布线层上的键合焊盘焊接的方式，形成于相邻封装单元的第一金属互连结构与第二金属互连结构之间。
9.根据权利要求8所述的三维堆叠封装结构，其特征在于：用填充胶将所述第一芯片和第二芯片固定于所述镂空腔的侧壁，所述基板的第一主面与所述填充胶的顶面和所述第二芯片的背面齐平，所述基板的第二主面与所述填充胶的底面和所述第一芯片的背面齐平。
10.根据权利要求8所述的三维堆叠封装结构，其特征在于：位于底层的封装单元为底座转接板，所述底座转接板的底面显露出键合焊盘，所述键合焊盘上设置有焊球，用于实现与外部电路的连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410033735.8A CN117542794B (zh) | 2024-01-10 | 2024-01-10 | 基于转接板的三维堆叠封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410033735.8A CN117542794B (zh) | 2024-01-10 | 2024-01-10 | 基于转接板的三维堆叠封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117542794A CN117542794A (zh) | 2024-02-09 |
| CN117542794B true CN117542794B (zh) | 2024-04-16 |
Family
ID=89784703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410033735.8A Active CN117542794B (zh) | 2024-01-10 | 2024-01-10 | 基于转接板的三维堆叠封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542794B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656248A (zh) * | 2008-08-19 | 2010-02-24 | 南茂科技股份有限公司 | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 |
| CN111312697A (zh) * | 2020-02-28 | 2020-06-19 | 西安微电子技术研究所 | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 |
| CN114050111A (zh) * | 2021-11-16 | 2022-02-15 | 江苏芯德半导体科技有限公司 | 一种扇出型封装方法及扇出型封装结构 |
| CN114334905A (zh) * | 2021-11-30 | 2022-04-12 | 中国电子科技集团公司第五十八研究所 | 一种系统级异质集成封装结构及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI335059B (en) * | 2007-07-31 | 2010-12-21 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure having silicon channel and method for fabricating the same |
| KR20130042936A (ko) * | 2011-10-19 | 2013-04-29 | 에스케이하이닉스 주식회사 | 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들 |
| US8906803B2 (en) * | 2013-03-15 | 2014-12-09 | Sandia Corporation | Method of forming through substrate vias (TSVs) and singulating and releasing die having the TSVs from a mechanical support substrate |
| KR20160040363A (ko) * | 2014-10-02 | 2016-04-14 | 삼성전자주식회사 | 반도체 패키지 |
-
2024
- 2024-01-10 CN CN202410033735.8A patent/CN117542794B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656248A (zh) * | 2008-08-19 | 2010-02-24 | 南茂科技股份有限公司 | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 |
| CN111312697A (zh) * | 2020-02-28 | 2020-06-19 | 西安微电子技术研究所 | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 |
| CN114050111A (zh) * | 2021-11-16 | 2022-02-15 | 江苏芯德半导体科技有限公司 | 一种扇出型封装方法及扇出型封装结构 |
| CN114334905A (zh) * | 2021-11-30 | 2022-04-12 | 中国电子科技集团公司第五十八研究所 | 一种系统级异质集成封装结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117542794A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11721559B2 (en) | Integrated circuit package pad and methods of forming | |
| CN108231601B (zh) | 半导体装置及其制造方法 | |
| US20210028147A1 (en) | Multi-Die Package Structures Including Redistribution Layers | |
| CN109585404B (zh) | 半导体封装及其形成方法 | |
| KR102329567B1 (ko) | 반도체 패키지 및 그를 형성하는 방법 | |
| TWI467668B (zh) | 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法 | |
| US10049986B2 (en) | Package structures and methods of making the same | |
| CN115910814A (zh) | 形成封装结构的方法 | |
| TWI753623B (zh) | 半導體封裝件及製造方法 | |
| KR20220085756A (ko) | 반도체 디바이스 및 제조 방법 | |
| KR102469446B1 (ko) | 반도체 구조물 및 그 형성 방법 | |
| US20220157732A1 (en) | Semiconductor package and method of forming the same | |
| CN113053827A (zh) | 半导体结构及其形成方法 | |
| CN117542794B (zh) | 基于转接板的三维堆叠封装结构及其制作方法 | |
| CN115497882A (zh) | 封装衬底、封装及形成半导体结构的方法 | |
| CN114628340A (zh) | 电子封装件及其制法 | |
| CN112838078A (zh) | 半导体器件及其制造方法 | |
| CN114914196B (zh) | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 | |
| CN220510025U (zh) | 半导体封装 | |
| TW202414723A (zh) | 具有邊緣側互連的半導體封裝及半導體封裝組合件以及其形成方法 | |
| CN114975359A (zh) | 半导体器件和制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |