CN113228268B - 芯片封装结构、电子设备、芯片封装方法以及封装设备 - Google Patents

Abstract

本申请提供了一种芯片封装结构、电子设备、芯片封装方法以及封装设备，包括芯片以及基板，所述芯片的第一表面设置有第一电连接件，所述基板的第一表面设置有第一钝化层，所述第一钝化层设有凹槽，所述凹槽内部电镀有第二电连接件，采用本方面所示的芯片封装结构，所述芯片的第一电连接件和与设置在所述第一钝化层内部的第二电连接件直接电连接，且第一钝化层的厚度比较薄，有效的降低了芯片和所述基板之间的联通路径，提高了芯片和所述PCB板之间的导电性能，且有效的降低了芯片封装结构的成本，降低了生产芯片封装结构的成本。

Description

芯片封装结构、电子设备、芯片封装方法以及封装设备

技术领域

本申请涉及芯片封装领域，尤其涉及一种芯片封装结构、电子设备、芯片封装方法以及封装设备。

背景技术

随着电子设备的快速发展，电子产品的封装面向薄、小以及低成本的方向发展，这样，对电子设备内部的芯片的封装的要求越来越高。

现有技术所提供的封装结构可参见图1所示，如图1所示的3维(D)芯片101和基板102之间设置有高密度硅转接体(Si Interposer)103，芯片101和基板102通过硅转接体103联通，实现了芯片101和基板102之间的高密度互联。

但是采用硅转接体103实现芯片101和基板102的联通，会导致成本上升，而且将硅转接体103设置在芯片101和基板102之间会提高制造工艺的复杂度，且因硅转接体103，使得芯片101和基板102之间的联通路径长，电性能不佳。

发明内容

本申请提供一种降低制造工艺复杂度，并提高电性能的芯片封装结构、电子设备、芯片封装方法以及封装设备。

本申请实施例第一方面提供了一种芯片封装结构，包括沿芯片封装结构的轴向，叠加设置的芯片以及基板；

芯片包括相对的第一表面和第二表面，芯片的第一表面为朝向基板的表面，芯片的第一表面包括第一电连接件，基板包括相对的第一表面和第二表面，基板的第一表面为朝向芯片的表面，基板的第一表面设置第一钝化层，第一钝化层设置有凹槽，凹槽的槽口朝向芯片的第一表面，且第一钝化层包括相对的第一表面和第二表面，第一钝化层的第一表面为朝向芯片的表面，第一钝化层的第二表面为朝向基板的表面，凹槽的槽口与第一钝化层的第一表面平齐，凹槽内部电镀有第二电连接件，第一电连接件与第二电连接件电连接。

采用本方面所示的芯片封装结构，芯片的第一电连接件和与设置在第一钝化层内部的第二电连接件直接电连接，且第一钝化层的厚度比较薄，有效的降低了芯片和基板之间的联通路径，提高了芯片和PCB板之间的导电性能，且有效的降低了芯片封装结构的成本，降低了生产芯片封装结构的成本。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，该芯片的第一表面为芯片的有源面。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，基板包括介电层和金属布线，金属布线分布于介电层中，且金属布线伸出基板的第一表面与第二电连接件电连接，金属布线还伸出基板的第二表面，伸出基板的第二表面的金属布线与印刷电路板连接。

采用本方面所示的芯片封装结构，基板可通过位于基板内部的金属布线实现与芯片以及印刷电路板的电连接，即通过伸出基板的第一表面的金属布线实现和芯片的电连接，通过伸出基板的第二表面的金属布线实现和印刷电路板的电连接。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，为实现第二电连接件和金属布线的连接，该凹槽的槽底朝向该基板的第一表面，则凹槽的槽底包括至少一个穿孔，第二电连接件通过穿孔伸出第一钝化层，以使从穿孔伸出的第二电连接件和金属布线电连接。

采用本方面所示的芯片封装结构，因在凹槽的槽底设置穿孔，从而实现了从穿孔伸出的第二电连接件和金属布线的电连接，进而通过该穿孔能够实现联通芯片和基板的目的。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，第一钝化层包括二氧化硅层和氮化硅层中的至少一项。

例如，第一钝化层可由至少一层二氧化硅层组成，又如，第一钝化层可由至少一层氮化硅层组成，又如，第一钝化层可由至少一层二氧化硅层和至少一层氮化硅层组成。

采用本方面所示的第一钝化层因包括二氧化硅层和氮化硅层中的至少一项，则在对芯片封装结构施加低温混合键合的方式，芯片上的第二钝化层和第一钝化层，在hybridbond的情况下，芯片上的第二钝化层以及第一钝化层上的化学键均打开，实现了芯片与第一钝化层之间的化学键联合，降低了对芯片与基板之间连接的制造难度，并提高了芯片和基站之间结构的稳固。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，芯片的第一表面设置有管脚，管脚与第一电连接件电连接，第一电连接件为铜柱或铜凸垫。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，第一电连接件为的第一表面所设置的管脚。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐，第一钝化层的第一表面为朝向芯片的表面。

因本方面所示的第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐，则使得在凹槽电镀第二电连接件后，第一钝化层朝向芯片的表面平整，则在将芯片和基板进行连接后，提高了芯片和基板之间连接结构的稳固。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，在对芯片以及第一钝化层施加低温混合键合的方式的情况下，第二钝化层所包括的第一电连接件和第二钝化层所包括的第一电连接件之间通过物理渗透的方式，实现第一电连接件和第二电连接件的电连接；本方面所示以对芯片和第一钝化层施加低温混合键合的方式为例进行示例性说明，不做限定，只要第一电连接件和第二电连接件能够实现稳固的电连接即可。

采用本方面所示的芯片封装结构，在芯片的第二钝化层和第一钝化层相贴合，且对芯片以及第一钝化层施加低温混合键合的情况下，第一电连接件和第二电连接件能够实现物理渗透，即第一电连接件和第二电连接件互相扩散、渗透、融合以实现第一电连接件和第二电连接件的电连接，可见，通过低温混合键合的方式即可实现第一电连接件和第二电连接件之间电连接结构的稳固，保证了芯片和基板之间的电气性能。

基于本申请实施例第一方面，本申请实施例第一方面的一种可选的实现方式中，在对芯片以及第一钝化层施加低温混合键合的方式的情况下，第一钝化层和芯片的第二钝化层形成化学键合，有效的提高了芯片的第二钝化层和第一钝化层之间结构的稳固，本方面所示以对芯片的第二钝化层和第一钝化层施加低温混合键合的方式为例进行示例性说明，不做限定，只要第一钝化层和芯片的第二钝化层形成化学键合即可。

采用本方面所示的芯片封装结构，在芯片的第二钝化层和第一钝化层相贴合，且对芯片以及第一钝化层施加低温混合键合的情况下，第一钝化层和第二钝化层的化学键均被打开，使得由介电材料制成的第一钝化层和第二钝化层的化学键均被打开，实现了第一钝化层和第二钝化层的化学键合，可见，通过化学键合的方式即可实现芯片的第二钝化层和第一钝化层之间的连接，并有效的提高了第二钝化层和第一钝化层之间结构的稳固。

本申请实施例第二方面提供了一种电子设备，包括印制电路板以及芯片封装结构，芯片封装结构如上述本申请实施例第一方面任一项，基板背的第二表面与印制电路板电连接。

本申请实施例第三方面提供了一种芯片封装方法，包括：

步骤A、封装设备在基板的第一表面沉积第一钝化层，基板的第一表面为朝向芯片的表面；

步骤B、封装设备在第一钝化层中设置凹槽，凹槽的槽口朝向芯片的第一表面设置；

步骤C、封装设备在凹槽内部电镀第二电连接件；

步骤D、封装设备将第二电连接件和芯片的第一电连接件电连接，第一电连接件为芯片的第一表面所包括的电连接件，芯片的第一表面为朝向基板的表面。

通过本方面所示的芯片封装方法可制造出如上述本申请实施例第一方面所示的芯片封装结构，对芯片封装结构以及有益效果的说明，请详见上述本申请实施例第一方面所示，具体不做赘述，

结合本申请实施例第三方面，本申请实施例第三方面的一种可选的实现方式中，步骤A具体包括：

封装设备通过增强化学气相沉积法PECVD在基板的第一表面沉积第一钝化层。

结合本申请实施例第三方面，本申请实施例第三方面的一种可选的实现方式中，步骤A具体包括：

封装设备通过增强化学气相沉积法PECVD在基板的第一表面沉积二氧化硅层和氮化硅层中的至少一项。

采用本方面所示的芯片封装方法，能够保证沉积在基板表面的第一钝化层结构的稳固且有效的保障第一钝化层的厚度比较薄，而且因在基板的表面沉积第一钝化层，则基板和第一钝化层之间无需采用焊合的方式，从而不会出现焊料突出的问题，降低了芯片管脚间的间隔，有效的提高了芯片和基板之间互联密度，实现了高密度的芯片封装。

结合本申请实施例第三方面，本申请实施例第三方面的一种可选的实现方式中，基板包括介电层和金属布线，金属布线分布于介电层中，在步骤B之后，方法还包括：

步骤B1、封装设备将伸出基板的第一表面的金属布线与第二电连接件电连接。

结合本申请实施例第三方面，本申请实施例第三方面的一种可选的实现方式中，步骤B1具体包括：

步骤B11、封装设备在凹槽的槽底包括至少一个穿孔，凹槽的槽底朝向基板的第一表面，以使第二电连接件通过穿孔伸出第一钝化层；

步骤B12、封装设备将透过穿孔伸出的第二电连接件和金属布线电连接。

结合本申请实施例第三方面，本申请实施例第三方面的一种可选的实现方式中，步骤C之后，方法还包括：

步骤C1、封装设备通过化学机械抛光技术CMP对第一钝化层的第一表面进行抛光，以使第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐，第一钝化层的第一表面为朝向芯片的表面；

因本方面所示的第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐，则使得在凹槽电镀第二电连接件后，第一钝化层的第一表面平整，则在将芯片贴合在第一钝化层的表面时，第一钝化层和芯片的第一钝化层形成化学键合，有效的提高了芯片和第一钝化层之间结构的稳固。

结合本申请实施例第三方面，本申请实施例第三方面的一种可选的实现方式中，芯片的第一表面设置第二钝化层，第一电连接件穿过第二钝化层设置，步骤D具体用于，对芯片和第一钝化层施加低温混合键合，以使第一电连接件和第二电连接件之间通过物理渗透的方式实现电连接，第一钝化层和第二钝化层之间形成化学键合。

本申请实施例第四方面提供了一种封装设备，包括：

沉积单元，用于在基板的第一表面沉积第一钝化层，基板的第一表面为朝向芯片的表面；

设置单元，用于在第一钝化层中设置凹槽，凹槽的槽口朝向芯片的第一表面设置；

电镀单元，用于在凹槽内部电镀第二电连接件；

连接单元，用于将第二电连接件和芯片的第一电连接件电连接，第一电连接件为芯片的第一表面所包括的电连接件，芯片的第一表面为朝向基板的表面。

本方面所示的封装设备用于执行本申请实施例第三方面所示的芯片封装方法，具体执行过程以及有益效果的说明，请详见上述第三方面所示，具体不做赘述。

结合本申请实施例第四方面，本申请实施例第四方面的一种可选的实现方式中，沉积单元具体用于，通过增强化学气相沉积法PECVD在基板的第一表面沉积第一钝化层。

结合本申请实施例第四方面，本申请实施例第四方面的一种可选的实现方式中，沉积单元具体用于，通过增强化学气相沉积法PECVD在基板的第一表面沉积二氧化硅层和氮化硅层中的至少一项。

结合本申请实施例第四方面，本申请实施例第四方面的一种可选的实现方式中，基板包括介电层和金属布线，金属布线分布于介电层中，金属布线伸出基板的第一表面，连接单元还用于，将伸出基板的第一表面的金属布线与第二电连接件电连接。

结合本申请实施例第四方面，本申请实施例第四方面的一种可选的实现方式中，连接单元具体用于，在凹槽的槽底包括至少一个穿孔，凹槽的槽底朝向基板的第一表面，连接单元还用于，将第二电连接件通过穿孔伸出第一钝化层，以使得第二连接件和金属布线电连接。

结合本申请实施例第四方面，本申请实施例第四方面的一种可选的实现方式中，封装设备还包括：

抛光单元，用于通过化学机械抛光技术CMP对第一钝化层的第一表面进行抛光，以使第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐，第一钝化层的第一表面为朝向芯片的表面。

结合本申请实施例第四方面，本申请实施例第四方面的一种可选的实现方式中，芯片的第一表面设置第二钝化层，第一电连接件穿过第二钝化层设置，连接单元具体用于，对芯片和第一钝化层施加低温混合键合，以使第一电连接件和第二电连接件之间通过物理渗透的方式实现电连接，第一钝化层和第二钝化层之间形成化学键合。

附图说明

图1为现有技术所提供的芯片封装结构的一种结构示例图；

图2为现有技术所提供的芯片封装结构的另一种结构示例图；

图3为现有技术所提供的芯片封装结构的另一种结构示例图；

图4为现有技术所提供的芯片封装结构的另一种结构示例图；

图5为本申请所提供的芯片封装结构的一种实施例剖面结构示意图；

图6为本申请所提供的芯片封装结构的一种实施例局部剖面结构示意图；

图7为本申请所提供的芯片封装结构的另一种实施例局部剖面结构示意图；

图8为本申请所提供的芯片封装结构的另一种实施例局部剖面结构示意图；

图9为本申请所提供的芯片封装结构的另一种实施例局部剖面结构示意图；

图10为本申请所提供的芯片封装结构的另一种实施例局部剖面结构示意图；

图11为本申请所提供的芯片的一种实施例侧视剖面结构示意图；

图12为本申请所提供的芯片封装方法的一种实施例步骤流程图；

图13为本申请所提供的封装设备的一种实施例结构示意图。

具体实施方式

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

本实施例所示的芯片封装结构是指，取消了图1现有技术所示的硅转接体，在传统基板表层用大马士革工艺形成高密度表面平整的第一钝化层，然后将芯片直接与基板通过化学键合及物理扩散形成稳定的连接并实现电性能导通；芯片被塑封固定，在基板的另一侧引出接线端子，与印刷电路板上的导线连接，从而实现芯片与外部的连接。芯片封装结构能够将芯片与外界空气隔离，减少空气对芯片内部的电路的腐蚀，而且封装后的芯片更便于安装和运输。

为更好的理解本实施例所示的芯片封装结构，以下首先对现有取消硅转接体技术所提供的几种芯片封装结构进行说明：

首先结合图2所示为例，图2所示的2.5D芯片封装结构包括基板201，再布线层(redistribution layer，RDL)202，再布线层202上至少有一个芯片，被塑封后形成一个整体，在再布线层202的另一面引出接口端子。图2所示以封装结构包括两个芯片，即芯片2031以及芯片2032所示为例。芯片2031以及芯片2032可以是并排相邻。芯片2031或芯片2032可以为单个裸芯片(Die)或堆叠裸芯片(Stacked Dies)，或者为堆叠芯片构成的功能性模组。裸芯片通常是大圆片形式或单频芯片的形式存在，封装后成为半导体元件、集成电路或更复杂的电路的组成部分，堆叠裸芯片是指多个裸片堆叠在一起所形成的芯片。芯片与再布线层的连接方法和工艺根据需要有多种，具体不做赘述。

对于芯片和再布线层的连接，以芯片2031和再布线层202进行示例性说明，芯片2031朝向RDL202的端面设置有管脚205，管脚205与伸出RDL202的金属布线电连接，又如，芯片2031的管脚通过扇出型晶圆级封装(fan out wafer level package，FOWLP)技术引出至芯片2031的外围，并与伸出RDL202的金属布线连接。

再布线层202的上表面分别与芯片2031和芯片2032电连接，再布线层202的下表面与基板201电连接，从而使得通过再布线层202实现芯片2031和芯片2032与基板201之间的电连接。再布线层202包括由绝缘材料构成的主体和焊接于再布线层202下表面的焊球阵列204，具体的，再布线层202的上表面贴合芯片2031以及芯片2032的下表面，焊球阵列204焊接于基板201的上表面，以使再布线层202固定于基板201上。如图2所示的方案中，再布线层202也可为高密度硅转接体。

现有技术还可提供如图3所示的2.1D芯片封装结构。在基板301的表面叠加高密度再布线层(RDL)302，并通过倒装芯片(Flip chip)的方式实现芯片303和基板301的连接，RDL302和芯片303之间可设置有模塑料(molding compound，MC)304，MC304用于填充于芯片303和RDL302之间，以避免芯片303和RDL302之间相对移动。

现有技术还可提供如图4所示的芯片封装结构，在图4所示的芯片封装结构中，可采用掩埋芯片基板(embedded active substrate，EAS)的方式进行芯片封装，即将芯片401掩埋在基板402内。

以下结合具体的实施例对本申请所示的2.3D的芯片封装结构进行说明：

本实施例所示的芯片封装结构可参见图5所示，芯片封装结构包括芯片501、基板502。

本实施例所示的基板502用于电连接芯片501以及印制电路板(printed circuitboard，PCB)503，本实施例对基板502上所连接的芯片的具体数量不做限定；

芯片501包括相对的第一表面和第二表面，芯片501的第一表面为朝向基板502的表面，且芯片501的第一表面包括第一电连接件；

可选的，本实施例所示的第一电连接件可为芯片501的第一表面所包括的管脚，示例性的，芯片501的第一表面可以为芯片501的有源面，芯片501的有源面可以理解为芯片501内部含有需要电源才能实现功能的元器件或电路，位于芯片501内部的元器件或电路通过管脚实现与外部的电连接；具体的，芯片501在出厂之前已经在芯片501的有源面焊接有管脚，管脚具有导电作用，通过管脚实现了芯片501与基板502的电连接，示例性的，该第一电连接件为有源面上的管脚。

可选的，本实施例所示的第一电连接件还可为与管脚电连接的电连接件，本实施例对第一电连接件的具体结构不做限定，只要第一电连接件与管脚电连接，以通过第一电连接件实现位于芯片501内部的元器件或电路依次通过管脚以及第一电连接件实现与外部的电连接即可，例如，第一电连接件包括以下所示的任一种：铜柱、铜凸垫或任一带有平整表面的金属结构。

以下对本实施例所示的基板502的具体结构进行说明，基板502包括相对的第一表面和第二表面，基板502的第一表面为朝向芯片501的表面，基板502的第二表面为朝向PCB503的表面，本实施例所示在基板502的第一表面设置有第一钝化层504。

结合图6和图7所示为例，图6所示为基板502的第一表面上尚未设置第一钝化层504的结构，而图7所示为基板502的第二表面上已设置有第一钝化层504的结构示例。本实施例对在基板502的第一表面上设置第一钝化层504的具体方式不做限定，例如，可通过增强化学气相沉积法PECVD的方法在基板502的第一表面上沉积第一钝化层504，可见，第一钝化层504包括相对的第一表面和第二表面，第一钝化层504的第一表面为朝向芯片501的表面，第一钝化层504的第二表面为朝向基板502的表面。

本实施例对第一钝化层504的具体组成不做限定，只要第一钝化层504结构稳定能够稳固的支撑芯片501即可，例如，本实施例所示的第一钝化层504可为至少一层二氧化硅(Si02)层，又如，第一钝化层504可为至少一层氮化硅(SiNx)层，又如，可在基板502上先沉积至少一层Si02层，再沉积至少一层SiNx层，可见，通过上述方式可在基板502的第一表面上形成第一钝化层504，本实施例所示的第一钝化层504可称之为高密度的再布线层RDL。

在基板502的第一表面形成有第一钝化层504的情况下，结合图5以及图8所示，可在第一钝化层504设置有凹槽505，本示例中的凹槽505的槽口朝向芯片501的第一表面，且该凹槽505的槽底朝向基板502的第一表面，进一步结合图5和图9所示，在凹槽505内部电镀有第二电连接件506，第一电连接件与第二电连接件506电连接。

本实施例对如何在基板502的第一表面设置第一钝化层504以及如何在第一钝化层504的凹槽505内设置第二电连接件506的具体方式不做限定，只要基板502的第一表面包括有如图8所示的第一钝化层504以及凹槽505即可，例如，可通过涂覆、曝光、显影、固化、溅射等方式，本实施例以应用大马士革工艺为例进行示例性说明：

例如，可通过大马士革工艺在基板502的第一表面沉积第一钝化层504，并在第一钝化层504中刻蚀凹槽505，从而使得凹槽505的槽口能够朝向芯片501的第一表面，在第一钝化层504已满足第一钝化层504已包括有凹槽505的条件下，可在凹槽505内电镀第二电连接件506，本实施例对凹槽505的具体形状不做限定，只要凹槽505内部可用于电镀第二电连接件506即可。

本实施例对第二电连接件506不做限定，只要第二电连接件506具有导电功能即可，例如，第二电连接件506可为铜柱、铜凸垫或其它具有导电性能的金属等。

以图10所示为例，本实施例所示的芯片封装结构的第一钝化层504的第一表面和第二电连接件506朝向芯片501的端面平齐。

以下对芯片501和第一钝化层504是如何实现连接的进行说明：

首先，结合图11所示对芯片501的结构进行示例性说明，其中，图11为本申请所提供的芯片的一种实施例剖面侧视图；

本实施例所示的芯片501为避免芯片501受外界环境的影响，导致芯片501的电学性能漂移，失效或可靠性降低的情况，在芯片501加工中，在芯片501表面形成保护壳1101，保护壳1101的内部包括需要电源才能实现功能的元器件或电路等；

保护壳1101朝向基板502的表面设置有焊盘1102，焊盘1102内部设置有第一电连接件1103，焊盘1102与位于保护壳1101内部的元器件或电路电连接，焊盘1102还与第一电连接件1103电连接，以使通过焊盘1102联通第一电连接件1103以及位于保护壳1101内部的元器件或电路。

保护壳1101朝向基板502的表面设置有第二钝化层1104，本实施例对第二钝化层1104的具体材质不做限定，只要第二钝化层1104为介电材料制成即可，为实现芯片501内部的元器件或电路与外部的联通，则与芯片501内部的元器件或电路电连接的第一电连接件1103穿过第二钝化层1104设置。

具体的，在凹槽505电镀第二电连接件506后，且将第二钝化层1104贴合在第一钝化层504的第一表面上时，因第一钝化层504的第一表面和第二电连接件506朝向芯片501的端面平齐，则有效的提高了芯片和第一钝化层之间结构的稳固。

更具体的，在第二钝化层1104贴合在第一钝化层504的第一表面上，且对芯片501以及第一钝化层504施加低温混合键合(hybrid bond)的情况下，第一电连接件和第二电连接件506能够通过物理渗透的方式实现电连接，具体的，物理渗透是指，第一电连接件和第二电连接件能够互相扩散、渗透、融合以实现第一电连接件和第二电连接件506的电连接，本实施例所示以对芯片501以及第一钝化层504施加低温混合键合的方式为例进行示例性说明，具体不做限定，只要第一电连接件和第二电连接件之间能够通过物理渗透的方式实现稳固的电连接即可。本实施例对施加低温混合键合的温度不做限定，例如可为250摄氏度以下。

在对芯片501以及第一钝化层504施加低温混合键合的情况下，由介电材料制成的第一钝化层504和第二钝化层1104的化学键均被打开，实现了第一钝化层504和第二钝化层1104的化学键合，可见，通过化学键合的方式即可实现芯片和第一钝化层之间的连接，并有效的提高了芯片501和第一钝化层504之间结构的稳固，本实施例所示以对芯片501以及第一钝化层504施加低温混合键合的方式为例进行示例性说明，具体不做限定，只要第一钝化层504和第二钝化层1104之间能够实现稳固的化学键合即可。

以下对本实施例所示的基板502的具体结构进行示例性说明：

结合图5所示，基板502包括介电层5022和金属布线5021，金属布线5021分布于介电层5022中，金属布线5021在介电层5022中可为一层或多层，本实施例对金属布线5021在介电层5022中的层数不做限定，只要金属布线5021伸出基板502的第一表面以及基板502的第二表面即可。

为实现芯片501与PCB503的电连接，则本实施例所示的凹槽505的槽底包括至少一个穿孔，本实施例对穿孔的具体形状以及具体数量不做限定，只要穿孔可满足如下所示的目标条件即可；

目标条件为电镀在凹槽505内第二电连接件506，能够根据穿孔的导向，沿朝向基板502的方向延伸以伸出第一钝化层504。

以下对本实施例所示的芯片封装结构的具体电连接结构进行说明：

以图5所示为例，本实施例所示的芯片501的第一电连接件与基板502的第二电连接件506电连接，从穿孔伸出的第二电连接件506与金属布线5021电连接，金属布线5021与PCB503电连接，具体的，金属布线5021从基板502的第二表面引出的部分可称之为接线端子，接线端子与PCB503上的导线连接，从而实现基板502与PCB503电连接。

以下对本实施例所示的芯片封装结构的有益效果进行说明：

采用本实施例所示的芯片封装结构，相对于图1至图2现有技术所示的芯片封装结构，因现有技术所示的芯片封装结构芯片和基板之间设置有如高密度硅转接体的中间结构，提高了芯片和基板之间联通路径长，降低了芯片和PCB板之间的导电性能，而且采用高密度硅转接体的中间结构提升了芯片封装结构的成本，而且工艺复杂，提升了生产芯片封装结构的成本；而采用本实施例所示的芯片封装结构，因芯片和基板之间无需采用高密度硅转接体的中间结构，芯片的第一电连接件和设置在第一钝化层内部的第二电连接件直接电连接，且第一钝化层的厚度大大低于密度硅转接体的中间结构的厚度，有效的降低了芯片和基板之间的联通路径，提高了芯片和PCB板之间的导电性能；又因本实施例所示的芯片封装结构只需要第一钝化层即可实现现有技术所示的高密度硅转接体的功能，而第一钝化层是直接沉积在基板的第一表面上设置的，无需对第一钝化层和基板进行装配，从而提高了芯片封装结构的封装效率，因无需采用高密度硅转接体中间结构，则降低芯片封装结构的成本。

且采用图1以及图2现有技术所示的芯片封装结构，因芯片和基板之间采用焊合的方式进行电连接，而采用焊合的方式由于焊料突出(solder extrusion)等问题，最大限度缩小了接点间隔(bump pitch)的长度，因芯片的管脚间的间距大小和接点间隔的大小之间成反比，在现有技术所示最大限度了缩小了接点间隔的情况下，则现有技术所示的芯片封装结构提高了芯片管脚间的间隔，从而无法有效的保障管脚之间的干扰，降低了芯片的性能，而本实施例所示的第一电连接件和第二电连接件之间不是采用焊合的方式进行连接的，而是通过低温混合键合(hybrid bond)的方式，有效的提高了接点间隔的大小，进而缩小了芯片管脚间的密度，有效的降低了管脚之间的干扰，又因第一钝化层的厚度较薄，可减少垂直方向的联结线路的长度，提升了芯片的性能，有效的提高了芯片和基板之间互联密度，实现了高密度的芯片封装，而且通过低温混合键合的方式，实现了第一钝化层和第二钝化层之间的化学键合，也实现了第一电连接件和第二电连接件之间稳固的电连接关系，则有效的提升了芯片和基板之间结构的稳固以及电性关系的稳定。

以图4所示的现有技术芯片封装结构为例，芯片401和基板402之间可设置有模塑料(molding compound，MC)，以图3所示的现有技术芯片封装结构为例，芯片303和再布线层302之间可设置MC304，即图3以及图4所示，通过MC填充于芯片和基板之间，以避免芯片和基板之间相对移动，因该MC的材质为脆性材质，容易出现裂纹，影响了芯片和基板之间结构的稳固性，降低了芯片封装结构的可靠性，而采用本实施例所示的芯片封装结构，因芯片的第二钝化层和第一钝化层之间是通过低温混合键合的方式连接的，而第一钝化层是直接沉积在基板的第一表面上的，则使得芯片和基板之间无需设置MC结构，有效的保障了芯片和基板之间结构的稳固，提升了芯片和基板之间结构的可靠性。

继续以图4所示的现有技术芯片封装结构为例，将芯片401掩埋设置在基板402内设置，需要采用复杂的线路形成工艺才会使得芯片401和基板402实现电连接，采用本种芯片封装结构，不会提高芯片和基板之间的互联密度，而且提高了芯片封装结构的报废率，例如，因芯片401掩埋在基板402内部，若仅仅因为基板402内部的电连接结构报废，因芯片401和基板402之间为一体成型设置，则会导致整个芯片封装结构报废，而本实施例所示的芯片封装结构，芯片501是设置在基板502的表面上的，无需通过复杂的线路即可实现芯片501和基板502之间的电连接结构，若芯片501或基板502出现故障，可将芯片501和基板502进行拆卸，有效的降低了芯片封装结构的报废率。

以下结合图12所示对本实施例所提供的芯片封装方法的具体执行流程进行说明：

步骤1201、在基板的第一表面沉积第一钝化层。

示例性的，该基板可为模压互连基板(molded interconnect substrate，MIS)或嵌入式跟踪基板(embedded trace substrate，ETS)等，本实施例对基板不做限定，只要封装设备所生成的基板的表面没有上层阻焊层(solder mask)即可。

本实施例所示的基板的具体结构可参见上述实施例所示，具体在本实施例中不做赘述。

在封装设备制造出基板的情况下，封装设备即可在基板的第一的表面沉积第一钝化层，其中，基板包括相对的第一表面和第二表面，基板的第一表面为朝向芯片的表面，对第一钝化层的具体说明，请详见上述实施例所示，具体在本实施例中不做赘述。

本实施例对封装设备具体采用何种方式在基板上沉积第一钝化层的方式不做限定，例如，封装设备可通过增强化学气相沉积法PECVD在基板朝向芯片的表面沉积第一钝化层。

在本实施例中，以封装设备通过PECVD在80摄氏度的环境下，以沉积速度为400纳米/分(nm/min)的方式在基板表面沉积第一钝化层。

步骤1202、在所述第一钝化层中设置凹槽。

本实施例所示的凹槽的具体结构的说明请详见上述实施例所示，具体在本实施例中不做赘述。

步骤1203、在凹槽内部电镀第二电连接件。

本实施例中，封装设备可贯穿凹槽的槽底设置至少一个穿孔，以使第二电连接件通过穿孔伸出第一钝化层，进而使得第二电连接件和金属布线电连接。

步骤1204、控制第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐。

具体的，在封装设备在凹槽内电镀有第二电连接件的情况下，封装设备可通过化学机械抛光技术(chemical mechanical polishing，CMP)的方式，对第一钝化层的表面进行抛光，从而使得第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐。

步骤1205、将芯片和第一钝化层连接。

本实施例中，封装设备可通过对芯片和第一钝化层施加低温混合键合的方式实现芯片和第一钝化层的连接，其中，通过低温混合键合的方式实现芯片和第一钝化层连接的具体说明请详见上述实施例所示，具体不做赘述，只要在芯片和第一钝化层连接的情况下，可使得第一电连接件和第二电连接件通过物理渗透的方式实现电连接，并实现芯片的第二钝化层和第一钝化层的化学键合即可。

步骤1206、将透过穿孔伸出的第二电连接件和金属布线电连接。

本实施例中，穿孔设置在电镀有第二电连接件的凹槽的槽底，对穿孔的具体说明，请详见上述实施例所示，具体不做赘述。可见，从穿孔伸出的第二电连接件可实现与金属布线电连接。对第二电连接件与金属布线的电连接关系的说明，请详见上述实施例所示，具体在本实施例中不做限定。

步骤1207、将金属布线与PCB板电连接。

可见，封装设备通过本实施例所示的步骤1205至步骤1207所示，即可使得芯片和PCB板之间实现电连接，具体电连接的说明请详见上述实施例所示，具体在本实施例中不做赘述。

采用本实施例所示的封装设备制造出如上述实施例所示的芯片封装结构，封装结构的有益效果的说明，请详见上述实施例所示，具体不做赘述。

以下结合图13所示对本申请所提供的封装设备的具体结构进行说明，本实施例所示的封装设备用于执行图12所示的芯片封装方法，芯片封装方法的具体执行过程，请详见图12所示，芯片封装结构的具体说明，请详见上述实施例所示，具体在本实施例中不做赘述；

如图13所示，封装设备包括：

沉积单元1301，用于在基板的第一表面沉积第一钝化层，基板的第一表面为朝向芯片的表面；

具体的，沉积单元1301具体用于，通过增强化学气相沉积法PECVD在基板的第一表面沉积第一钝化层。

更具体的，沉积单元1301具体用于，通过增强化学气相沉积法PECVD在基板的第一表面沉积二氧化硅层和氮化硅层中的至少一项。

设置单元1302，用于在第一钝化层中设置凹槽，凹槽的槽口朝向芯片的第一表面设置；

电镀单元1303，用于在凹槽内部电镀第二电连接件；

抛光单元1304，用于通过化学机械抛光技术CMP对第一钝化层的第一表面进行抛光，以使第一钝化层的第一表面和第二电连接件朝向芯片的端面平齐，第一钝化层的第一表面为朝向芯片的表面。

连接单元1305，用于将第二电连接件和芯片的第一电连接件电连接，第一电连接件为芯片的第一表面所包括的电连接件，芯片的第一表面为朝向基板的表面。

具体的，连接单元1305还用于，将伸出基板的第一表面的金属布线与第二电连接件电连接。

具体的，连接单元1305具体还用于，将第二电连接件通过穿孔伸出第一钝化层，以使得第二连接件和金属布线电连接。

具体的，连接单元1305具体还用于，对芯片和第一钝化层施加低温混合键合，以使第一电连接件和第二电连接件之间通过物理渗透的方式实现电连接，第一钝化层和第二钝化层之间形成化学键合。

采用本实施例所示的封装设备执行芯片封装方法的有益效果的说明，请详见上述实施例所示，具体在本实施例中不做赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (20)

1.一种芯片封装结构，其特征在于，包括芯片以及基板；

所述芯片包括第一表面和第二表面，所述芯片的第一表面为朝向所述基板的表面，所述芯片的第一表面包括第一电连接件；

所述基板包括第一表面和第二表面，所述基板的第一表面为朝向所述芯片的表面，所述基板的第一表面设置第一钝化层；

所述第一钝化层设置有凹槽，所述凹槽的槽口朝向所述芯片的第一表面，所述凹槽内部电镀有第二电连接件，所述第一电连接件与所述第二电连接件电连接；

所述芯片的第一表面设置第二钝化层，所述第一电连接件穿过所述第二钝化层，所述第一电连接件和所述第二电连接件之间通过物理渗透的方式实现电连接；

所述第一钝化层和所述第二钝化层之间形成化学键合。

2.根据权利要求1所述的芯片封装结构，其特征在于，所述基板包括介电层和金属布线，所述金属布线分布于所述介电层中，所述金属布线伸出所述基板的第一表面与所述第二电连接件电连接，所述金属布线伸出所述基板的第二表面与印制电路板电连接。

3.根据权利要求2所述的芯片封装结构，其特征在于，所述凹槽的槽底朝向所述基板的第一表面，所述槽底包括至少一个穿孔，所述第二电连接件通过所述穿孔伸出所述第一钝化层，以使得所述第二电连接件和所述金属布线电连接。

4.根据权利要求1至3任一项所述的芯片封装结构，其特征在于，所述第一钝化层包括二氧化硅层和氮化硅层中的至少一项。

5.根据权利要求4所述的芯片封装结构，其特征在于，所述芯片的第一表面包括管脚，所述管脚与所述第一电连接件电连接，所述第一电连接件为铜柱或铜凸垫。

6.根据权利要求4所述的芯片封装结构，其特征在于，所述第一电连接件为所述芯片的第一表面所设置的管脚。

7.根据权利要求4所述的芯片封装结构，其特征在于，所述第一钝化层的第一表面和所述第二电连接件朝向所述芯片的端面平齐，所述第一钝化层的第一表面为朝向所述芯片的表面。

8.一种电子设备，其特征在于，包括印制电路板以及芯片封装结构，所述芯片封装结构包括如权利要求1至7任一项所述的芯片封装结构，所述基板的第二表面与所述印制电路板电连接。

9.一种芯片封装方法，其特征在于，包括：

在基板的第一表面沉积第一钝化层，所述基板的第一表面为朝向芯片的表面；

在所述第一钝化层中设置凹槽，所述凹槽的槽口朝向所述芯片的第一表面设置；

在所述凹槽内部电镀第二电连接件，所述第二电连接件和所述芯片的第一电连接件电连接，所述第一电连接件为所述芯片的第一表面所包括的电连接件，所述芯片的第一表面为朝向所述基板的表面；

所述芯片的第一表面设置第二钝化层，所述第一电连接件穿过所述第二钝化层设置，所述第二电连接件和所述芯片的第一电连接件电连接包括：

对所述芯片和所述第一钝化层施加低温混合键合，以使所述第一电连接件和所述第二电连接件之间通过物理渗透的方式实现电连接，所述第一钝化层和所述第二钝化层之间形成化学键合。

10.根据权利要求9所述的芯片封装方法，其特征在于，所述在基板的第一表面沉积第一钝化层包括：

通过增强化学气相沉积法PECVD在所述基板的第一表面沉积所述第一钝化层。

11.根据权利要求10所述的芯片封装方法，其特征在于，所述通过增强化学气相沉积法PECVD在所述基板的第一表面沉积所述第一钝化层包括：

通过增强化学气相沉积法PECVD在所述基板的第一表面沉积二氧化硅层和氮化硅层中的至少一项。

12.根据权利要求9至11任一项所述的芯片封装方法，其特征在于，所述基板包括介电层和金属布线，所述金属布线分布于所述介电层中，所述金属布线伸出所述基板的第一表面，所述在所述凹槽内部电镀第二电连接件之后，所述方法还包括：

将伸出所述基板的第一表面的所述金属布线与所述第二电连接件电连接。

13.根据权利要求12所述的芯片封装方法，其特征在于，在所述将伸出所述基板的第一表面的所述金属布线与所述第二电连接件电连接之前，所述方法还包括：

在所述凹槽的槽底设置有至少一个穿孔，所述凹槽的槽底朝向所述基板的第一表面，以使所述第二电连接件通过所述穿孔伸出所述第一钝化层；

所述将伸出所述基板的第一表面的所述金属布线与所述第二电连接件电连接具体包括：

将透过所述穿孔伸出的所述第二电连接件和所述金属布线电连接。

14.根据权利要求13所述的芯片封装方法，其特征在于，所述在所述凹槽内部电镀第二电连接件之后，所述方法还包括：

通过化学机械抛光技术CMP对所述第一钝化层的第一表面进行抛光，以使所述第一钝化层的第一表面和所述第二电连接件朝向所述芯片的端面平齐，所述第一钝化层的第一表面为朝向所述芯片的表面。

15.一种封装设备，其特征在于，包括：

沉积单元，用于在基板的第一表面沉积第一钝化层，所述基板的第一表面为朝向芯片的表面；

设置单元，用于在所述第一钝化层中设置凹槽，所述凹槽的槽口朝向所述芯片的第一表面设置；

电镀单元，用于在所述凹槽内部电镀第二电连接件；

连接单元，用于将所述第二电连接件和所述芯片的第一电连接件电连接，所述第一电连接件为所述芯片的第一表面所包括的电连接件，所述芯片的第一表面为朝向所述基板的表面；

所述芯片的第一表面设置第二钝化层，所述第一电连接件穿过所述第二钝化层设置，所述连接单元具体用于，对所述芯片和所述第一钝化层施加低温混合键合，以使所述第一电连接件和所述第二电连接件之间通过物理渗透的方式实现电连接，所述第一钝化层和所述第二钝化层之间形成化学键合。

16.根据权利要求15所述的封装设备，其特征在于，所述沉积单元具体用于，通过增强化学气相沉积法PECVD在所述基板的第一表面沉积所述第一钝化层。

17.根据权利要求16所述的封装设备，其特征在于，所述沉积单元具体用于，通过增强化学气相沉积法PECVD在所述基板的第一表面沉积二氧化硅层和氮化硅层中的至少一项。

18.根据权利要求15至17任一项所述的封装设备，其特征在于，所述基板包括介电层和金属布线，所述金属布线分布于所述介电层中，所述金属布线伸出所述基板的第一表面，所述连接单元还用于，将伸出所述基板的第一表面的所述金属布线与所述第二电连接件电连接。

19.根据权利要求18所述的封装设备，其特征在于，所述连接单元具体用于，在所述凹槽的槽底设置有至少一个穿孔，所述凹槽的槽底朝向所述基板的第一表面，所述连接单元还用于，将所述第二电连接件通过所述穿孔伸出所述第一钝化层，以使得所述第二电连接件和所述金属布线电连接。

20.根据权利要求19所述的封装设备，其特征在于，所述封装设备还包括：

抛光单元，用于通过化学机械抛光技术CMP对所述第一钝化层的第一表面进行抛光，以使所述第一钝化层的第一表面和所述第二电连接件朝向所述芯片的端面平齐，所述第一钝化层的第一表面为朝向所述芯片的表面。