CN105122448A - 可调复合中介层 - Google Patents

可调复合中介层 Download PDF

Info

Publication number
CN105122448A
CN105122448A CN201380059169.8A CN201380059169A CN105122448A CN 105122448 A CN105122448 A CN 105122448A CN 201380059169 A CN201380059169 A CN 201380059169A CN 105122448 A CN105122448 A CN 105122448A
Authority
CN
China
Prior art keywords
support component
conductive vias
substrate components
opening
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380059169.8A
Other languages
English (en)
Inventor
C·G·沃伊奇克
C·E·尤佐
佐藤宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical Circuits Inc
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of CN105122448A publication Critical patent/CN105122448A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的各个实施例涉及一种可调复合中介层。复合中介层可以包括衬底元件和支撑元件。衬底元件可以具有限定出小于或等于200微米的厚度的相对的第一和第二表面，并且可以具有暴露在第一表面处的多个触点、和延伸通过该厚度的电传导结构。支撑元件可以具有：半导体材料或者电介质中的至少一个的本体，暴露在支撑元件的第二表面处；开口，延伸通过本体的厚度；传导过孔，在本体的厚度的方向上在至少一些开口内延伸；以及端子，暴露在支撑元件的第一表面处。支撑元件的第二表面可以与衬底元件的第二表面结合。端子可以通过传导过孔和电传导结构与触点电连接。

Description

可调复合中介层
技术领域
本发明涉及微电子装置和中介层(interposer)结构的封装，尤其是传导(conductive)过孔结构的封装，以及在半导体和中介层封装中形成这类过孔结构的方法。
背景技术
微电子元件大体上包括：半导体材料(诸如，硅或者砷化镓)的薄板，通常称为裸片或者半导体芯片。半导体芯片通常设置为单独的、预先封装的单元。在一些单元设计中，半导体芯片安装至衬底或者芯片载体，衬底或者芯片载体又安装在电路板诸如印刷电路板上。
有源电路系统制备在半导体芯片的第一面(例如，第二表面)中。为了方便至有源电路系统的电连接，芯片在相同面上设置有键合焊盘。键合焊盘典型地放置成矩形阵列，围绕着裸片的边缘、或者针对多个存储器器件而言在裸片中央。键合焊盘大体上由大约0.5μm厚的传导金属制成，诸如铜或者铝。键合焊盘可以包括单层或者多层金属。键合焊盘的大小随着装置类型而变化，但是通常在一侧测量为数十至数百微米。
使用硅通孔(TSV)将键合焊盘与半导体芯片的与第一面(例如，第一表面)相对的第二面连接。常规的过孔包括穿过半导体芯片的孔、和从第一面延伸通过该孔到达第二面的传导材料。键合焊盘可以电连接至过孔，以在键合焊盘与在半导体芯片的第二面上的传导元件之间实现连通。
常规的TSV孔可以减小第一面的可以用于包含有源电路系统的部分。在第一面上的可以用于有源电路系统的可用空间的这类减小，可以增加生产每个半导体芯片所需的硅的量，从而潜在地增加每个芯片的成本。
因为从过孔辐射出的非最佳应力分布、和在例如半导体芯片与该芯片所键合到的结构之间的热膨胀(CTE)系数的不匹配，所以常规的过孔可能具有可靠性挑战。例如，当在半导体芯片内的传导过孔通过较薄且较硬的介电材料绝缘时，由于在过孔的传导材料与衬底的材料之间的CTE不匹配的影响，在过孔内可以存在显著应力。另外，当半导体芯片键合至聚合物衬底的传导元件时，由于CTE不匹配的影响，在芯片与衬底的更高CTE结构之间的电连接将处于应力之下。
在芯片的任何物理布置中，大小都是一个重要的考虑。随着便携式电子装置的快速发展，对芯片更加紧凑的物理布置的需求已经变得更加强烈。仅仅举例说明，通常称为“智能手机”的装置将蜂窝电话的功能与强大的数据处理器、存储器和辅助装置(诸如，全球定位系统接收器、电子照相机、和局域网连接、以及伴随高分辨率显示器和相关的图像处理芯片)整合在一起。这类装置可以将各种能力，诸如完整的互联网连接、包括全分辨率视频的娱乐、导航、电子银行等，全部设置在口袋大小的装置中。复杂的便携式装置要求将大量芯片封装到小空间中。而且，一些芯片具有许多输入输出连接，通常称为“I/O”。这些I/O必须与其它芯片的I/O互连。该互连应该是短的并且应该具有低阻抗以使信号传播延迟最小化。形成互连的部件不应该大大地增加组件的大小。相似的需要也出现在其它应用中，如在例如数据服务器中的需要，诸如在互联网搜索引擎中使用的数据服务器。例如，在复杂芯片之间提供大量短的、低阻抗互连的结构，可以增加搜索引擎的带宽并且减小其功耗。
尽管半导体过孔和中介层过孔形成和互连已经取得了进步，但是仍然需要改进以在增强电互连可靠性的同时、使半导体芯片和中介层结构的大小最小化。可以通过如在下文所描述的部件的构造和制备部件的方法，来实现本发明的这些属性。
发明内容
根据本发明的一个方面，一种复合中介层可以包括衬底元件和支撑元件。衬底元件可以基本上由电介质或者半导体材料中的至少一个组成。衬底元件可以具有限定出小于或等于200微米的厚度的相对的第一和第二表面，并且可以具有暴露在第一表面处的多个触点、以及延伸通过该厚度的电传导结构。支撑元件可以具有电介质或者半导体材料中的至少一个的本体，其暴露在支撑元件的第二表面处。支撑元件的第二表面可以与衬底元件的第二表面结合。本体可以具有低于每摄氏度百万分之十二(“ppm/℃”)的热膨胀系数(“CTE”)。
该支撑元件也可以具有：开口，其延伸通过本体的在支撑元件的第二表面与同该第二表面相对的第一表面之间的厚度。支撑元件也可以具有：多个电传导过孔，其在至少一些开口内、在本体的厚度方向上延伸。支撑元件也可以具有：端子，其暴露在支撑元件的第一表面处，该端子被配置用于将中介层与在中介层外部的部件电连接。端子可以通过传导过孔和电传导结构与触点电连接。
在一个特定实施例中，触点可以具有比端子更小的最小间距。在一个示例中，触点可以具有小于端子的最小间距的五分之一(至少比端子的最小间距小五倍)的最小间距。在一个示例性实施例中，延伸通过衬底元件厚度的电传导结构可以包括多个传导过孔。在衬底元件的传导过孔中的任意两个相邻传导过孔之间的最小间距可以小于或等于在延伸通过支撑元件的开口的传导过孔中的任意两个相邻传导过孔之间的最小间距。在一个特定示例中，延伸通过衬底元件厚度的电传导结构可以包括多个传导过孔。在衬底元件的传导过孔中的任意两个相邻传导过孔之间的最小间距可以大于在延伸通过支撑元件的开口的传导过孔中的任意两个相邻传导过孔之间的最小间距。
在一个实施例中，延伸通过衬底元件厚度的电传导结构可以包括多个传导过孔。衬底元件的传导过孔的数量可以大于或等于延伸通过支撑元件的开口的传导过孔的数量。在一个特定实施例中，延伸通过衬底元件厚度的电传导结构可以包括多个传导过孔。衬底元件的传导过孔的数量可以小于延伸通过支撑元件的开口的传导过孔的数量。在一个示例中，衬底元件的厚度可以小于支撑元件的厚度。在一个示例性实施例中，衬底元件的厚度可以小于支撑元件的厚度的五分之一。
在一个特定示例中，支撑元件的厚度可以是衬底元件的厚度的至少1.5倍。支撑元件的杨氏模量可以大于60GPa。在一个实施例中，支撑元件的厚度可以是衬底元件的厚度的至少1.5倍。支撑元件的杨氏模量可以是衬底的杨氏模量的至少1.3倍。在一个特定实施例中，支撑元件的本体可以基本上由介电材料组成。在一个示例中，衬底元件可以基本上由半导体材料组成。在一个示例性实施例中，支撑元件的本体可以基本上由玻璃、陶瓷或者低k材料组成。在一个特定示例中，支撑元件的本体可以具有与衬底元件的CTE相差30％以内的CTE。
在一个实施例中，支撑元件的本体可以基本上由中间相材料或者液晶材料组成。在一个特定实施例中，复合中介层也可以包括：沿着支撑元件的第一表面延伸的顺应性(compliant)介电层。至少一些端子可以至少部分地覆在顺应性介电层上。在一个示例中，传导过孔的与端子相邻的端部可在至少一个横向方向中的第一方向上相对于衬底元件移动。在一个示例性实施例中，传导过孔可以被配置用于，减小由于与附接至此的与传导过孔相邻的部件相关差异热膨胀的影响、而施加至复合中介层的应力。
在一个特定示例中，每个传导过孔的外表面不与开口中的对应开口的内表面的轮廓一致。在一个实施例中，每个传导过孔可以基本上完全地填充开口中的对应开口。在一个特定实施例中，每个传导过孔可以在支撑元件的第一表面处具有第一宽度并且在支撑元件的第二表面处具有第二宽度，第二宽度与第一宽度不同。在一个示例中，至少一些传导过孔可以包括其中分散在传导材料内的空腔。在一个示例性实施例中，该至少一些传导过孔可以是接线键合。在一个特定示例中，通过顺应性介电材料使该至少一些传导过孔中的每一个与该传导过孔在其中延伸的开口的内表面分开。
在一个实施例中，顺应性介电材料可以基本上由聚酰亚胺或者硅组成。顺应性介电材料可以具有小于3GPa的弹性模量。在一个特定实施例中，顺应性介电材料可以基本上由泡沫材料或者低k材料中的至少一个组成。在一个示例中，至少一些开口可以基本上完全地填充有顺应性介电材料。在一个示例性实施例中，该至少一些开口可以各自在开口的内表面与支撑元件的第一表面之间限定出圆角。在一个特定示例中，可以通过在其间延伸的空腔使至少一些传导过孔中的每一个与该传导过孔在其中延伸的开口的内表面分开。在一个实施例中，至少一些端子可以不覆在支撑元件的第一表面上。在一个示例中，至少一些端子可以不覆在支撑元件的第一表面上。
在一个特定实施例中，一个或者多个开口可以各自具有在其中延伸的多个传导过孔。在一个示例中，具有在其中延伸的多个传导过孔的至少一个开口可以具有：长度，其在至少一个横向方向中的第一方向上延伸；以及宽度，其在该至少一个横向方向中的横断第一方向的第二方向上延伸，长度是宽度的至少两倍。在一个示例性实施例中，两个或者更多个开口可以具有：分开的部分，其从支撑元件的第二表面朝着其第一表面延伸；以及单个的联接部分，其从分开的部分延伸至支撑元件的第一表面。
在一个特定示例中，一个或者多个开口可以各自完全地填充有介电材料。在一个实施例中，该一个或者多个开口中的至少一个可以具有：长度，其在该至少一个横向方向中的第一方向上延伸；以及宽度，其在该至少一个横向方向中的横断第一方向的第二方向上延伸，长度是宽度的至少两倍。在一个特定实施例中，复合中介层也可以包括：导体层，其沿着衬底元件的第二表面或者支撑元件的第二表面中的至少一个延伸。导体层可以在传导过孔与电传导结构之间提供直接电连接。
根据本发明的另一方面，一种复合中介层可以包括衬底元件和支撑元件。衬底元件可以基本上由电介质或者半导体材料中的至少一个组成。衬底元件可以具有限定出小于或等于200微米的厚度的相对的第一和第二表面，并且可以具有暴露在第一表面处的多个触点、以及延伸通过该厚度的电传导结构。支撑元件可以具有：电介质或者半导体材料中的至少一个的本体，暴露在支撑元件的第二表面处。支撑元件的第二表面可以面朝衬底元件的第二表面。本体可以具有小于12ppm/℃的CTE。
支撑元件也可以具有：开口，其延伸通过本体的在支撑元件的第二表面与同该第二表面相对的第一表面之间的厚度。支撑元件也可以具有：多个电传导过孔，其在至少一些开口内、在本体的厚度方向上延伸。支撑元件也可以具有：端子，其暴露在支撑元件的第一表面处，该端子被配置用于将中介层与在中介层外部的部件电连接。端子可以通过传导过孔和电传导结构与触点电连接。支撑元件可以通过将传导过孔与电传导结构电连接的多个传导联接单元，来与衬底元件联接。
根据本发明的又一方面，微电子组件可以包括：微电子元件，其具有在其上承载元件触点的表面；以及复合中介层。复合中介层可以包括：衬底元件，其具有相对的第一和第二表面；以及支撑元件，与该衬底元件组装在一起。衬底元件也可以具有：多个触点，其暴露在第一表面处；以及电传导结构，其延伸通过衬底元件的厚度。微电子元件可以与衬底元件组装在一起，从而使得至少一些触点与至少一些元件触点电连接。
支撑元件可以具有：电介质或者半导体材料中的至少一个的本体，暴露在支撑元件的第二表面处。支撑元件的第二表面可以面朝衬底元件的第二表面。支撑元件可以具有：开口，其延伸通过本体的在支撑元件的第二表面与同该第二表面相对的第一表面之间的厚度。支撑元件也可以具有：多个电传导过孔，其在至少一些开口内、在本体的厚度方向上延伸。支撑元件可以具有：端子，其暴露在支撑元件的第一表面处，该端子被配置用于将中介层与在微电子组件外部的部件电连接。端子可以通过传导过孔和电传导结构与触点电连接。
在一个示例中，微电子元件和衬底元件可以基本上由硅组成。在一个示例性实施例中，衬底元件可以在其第一和第二表面之间限定出小于或等于200微米的厚度。在一个特定示例中，支撑元件的本体可以具有小于12ppm/℃的CTE。在一个实施例中，至少一些元件触点可以面朝并且可以联接至衬底元件的至少一些触点。在一个特定实施例中，微电子元件的背表面可以面朝衬底元件的第一表面。至少一些元件触点可以通过传导引线来电连接至衬底元件的至少一些触点。该至少一些传导引线可以包括接线键合。
在一个示例中，微电子元件可以包含更大量的有源器件以与任何其它功能相比更提供存储器存储阵列功能(memorystoragearrayfunction)。在一个示例性实施例中，微电子组件也可以包括：另外的微电子元件，其具有在其上承载元件触点的表面，并且包括主要被配置用于执行逻辑功能的半导体芯片。衬底元件的至少一些触点可以与另外的微电子元件的至少一些元件触点电连接。在一个特定示例中，另外的微电子元件可以包括：缓冲芯片，其被配置用于重新生成接收信号，并且将重新生成的信号输出至微电子元件。在一个实施例中，微电子组件也可以包括：包封剂，其在微电子元件与另外的微电子元件之间、在平行于衬底元件的第一表面的水平方向的延伸。
在一个特定实施例中，包封剂可以是拓扑包覆模制件(topographicalovermold)，其具有可以平行于微电子元件的背表面的第一表面部和可以平行于另一微电子元件的背表面的第二表面部。第一表面部可以在与第二表面部不同的平面中延伸。在一个示例中，微电子组件也可以包括：另外的微电子元件，其具有在其上承载元件触点的表面。衬底元件的至少一些触点可以与另外的微电子元件的至少一些元件触点电连接。微电子元件的元件触点可以通过衬底元件的用于在微电子元件之间传递信号的电传导结构直接地电连接至另外的微电子元件的元件触点。信号可以表示数据或者指令中的至少一个。微电子元件可以适用于同时执行进程的给定线程的一组指令。
在一个示例性实施例中，微电子元件和另外的微电子元件可以具有基本上相同的结构。在一个特定示例中，微电子元件可以包括：堆叠的多个电互连半导体芯片。在一个实施例中，每个芯片可以包含更大量的有源器件，用于与其它功能相比更提供存储器存储阵列功能。在一个特定实施例中，该堆叠的多个半导体芯片可以包括：第一半导体芯片，在其上具有联接至衬底元件的触点的元件触点；以及至少一个第二半导体芯片，其覆在第一半导体芯片的远离衬底元件的第一表面的背表面上，并且与第一半导体芯片电互连。至少一个第二半导体芯片可以包含更大量的有源器件，用于与任何其它功能相比更提供存储器存储阵列功能。
在一个示例中，微电子组件也可以包括：散热器，其与微电子元件热连通。在一个示例性实施例中，微电子组件也可以包括：导体层，其沿着衬底元件的第二表面或者支撑元件的第二表面中的至少一个延伸。导体层可以在传导过孔与电传导结构之间提供直接电连接。在一个特定示例中，支撑元件可以通过将传导过孔与电传导结构电连接的多个传导联接单元，来与衬底元件联接。
在一个实施例中，一种系统可以包括如上所描述的安装至电路板的微电子组件。微电子组件的至少一些端子可以联接至暴露在电路板的表面处的面板触点并且与该面板触点电连接。在一个特定实施例中，端子可以通过至少部分地包括接线键合的传导引线，来电连接至面板触点。在一个示例中，端子可以通过至少部分地包括传导柱的传导引线，来电连接至面板触点。在一个示例性实施例中，端子可以通过至少部分地包括传导联接材料的传导引线电，来连接至面板触点。
在一个特定示例中，支撑元件可以通过将传导过孔和电传导结构电连接的第一多个传导联接单元，与衬底元件联接。支撑元件可以通过将传导过孔和面板触点电连接的第二多个传导联接单元，与电路板联接。在一个实施例中，第一多个联接单元可以包含与第二多个联接单元相等或者更大量的联接单元。在一个特定实施例中，第一多个联接单元可以包含比第二多个联接单元更少量的联接单元。
本发明的另一些方面提供了使根据本发明的前述方面的结构与其它电子装置结合的系统。在一个示例中，一种系统可以包括：如上所描述的微电子组件和连接至该微电子组件的一个或者多个其它电子部件。在一个示例性实施例中，该系统也可以包括：壳体，微电子组件和一个或者多个其它电子部件与该壳体组装在一起。在一个特定示例中，微电子组件可以是第一微电子组件，该系统也包括如上所描述的第二微电子组件。在一个实施例中，模块可以包括如上所描述的多个微电子组件，每个微电子组件安装至第二电路板并且与该第二电路板电连接，该第二电路面板用于传送信号至每个微电子组件以及从每个微电子组件传出信号。
根据本发明的再一方面，一种制备微电子组件的方法可以包括：使衬底元件的电介质或者半导体材料中的至少一个的暴露表面彼此结合。衬底元件可以具有限定出小于或等于200微米的厚度的相对的第一和第二表面。衬底元件可以具有暴露在第一表面处的多个触点、以及延伸通过该厚度的电传导结构。衬底元件的电介质或者半导体材料中的至少一个的暴露表面可以是衬底元件的第二表面。
支撑元件可以具有：本体，其具有相对的第一和第二表面、以及小于12ppm/℃的CTE。支撑元件可以具有：开口，其在支撑元件的第一和第二表面之间延伸通过本体的厚度。支撑元件的电介质或者半导体材料中的至少一个的暴露表面可以是支撑元件的第二表面。该方法也可以包括：形成在开口内延伸的电传导过孔、以及暴露在支撑元件的第一表面处的端子。端子可以通过传导过孔和电传导结构与触点电连接。
在一个特定实施例中，形成传导过孔和端子的步骤，可以将至少一些端子形成为与传导过孔一体化，作为传导过孔的端部。在一个示例中，传导过孔可以形成为接线键合。在一个示例性实施例中，可以通过将金属沉积到开口的内表面上来形成传导过孔。在一个特定示例中，该方法也可以包括：形成在开口内延伸的顺应性介电材料。传导过孔可以形成为在延伸通过顺应性介电材料的孔内延伸。在一个实施例中，该方法也可以包括：形成在至少一些开口内延伸、覆在传导过孔的外表面上的顺应性介电材料，从而使得使顺应性介电材料的至少部分与该顺应性介电材料在其中延伸的开口的内表面通过在其间延伸的空腔来分开。
在一个特定实施例中，该方法也可以包括：形成沿着支撑元件的第一表面延伸的顺应性介电层。在一个示例中，该方法也可以包括：形成沿着衬底元件的第二表面或者支撑元件的第二表面中的至少一个延伸的导体层。导体层可以在传导过孔与电传导结构之间提供直接电连接。在一个示例性实施例中，该方法也可以包括：将微电子元件与衬底元件组装在一起。微电子元件可以具有在其上承载元件触点的表面。衬底元件的至少一些触点可以与至少一些元件触点电连接。在一个特定示例中，微电子元件的表面可以面朝衬底元件的第一表面。组装步骤可以包括：将至少一些元件触点与衬底元件的至少一些触点电连接。
在一个实施例中，组装步骤可以包括：通过传导引线将衬底元件的至少一些触点与至少一些元件触点电连接。至少一些传导引线可以包括接线键合。在一个特定实施例中，该方法也可以包括：将另外的微电子元件与衬底元件组装在一起。另外的微电子元件可以具有在其上承载元件触点的表面。衬底元件的至少一些触点可以与另外的微电子元件的至少一些元件触点电连接。在一个示例中，微电子元件可以包含更大量的有源器件，用于与任何其它功能相比更提供存储器存储阵列功能。另外的微电子元件可以包括主要被配置用于执行逻辑功能的半导体芯片。
在一个示例性实施例中，该方法也可以包括：将电路板与支撑元件组装在一起。微电子组件的至少一些端子可以联接至暴露在电路板的表面处的面板触点并且与该面板触点电连接。在一个特定示例中，端子可以通过至少部分地包括接线键合的传导引线，来电连接至面板触点。在一个实施例中，端子可以通过至少部分地包括传导柱的传导引线，来电连接至面板触点。在一个特定实施例中，端子可以通过至少部分地包括传导联接材料的传导引线，来电连接至面板触点。
根据本发明的另一方面，一种制备微电子组件的方法可以包括：将微电子元件与复合中介层组装在一起。微电子元件可以具有在其上承载元件触点的表面。复合中介层可以包括：基本上由电介质或者半导体材料中的至少一个组成的衬底元件；以及支撑元件。衬底元件可以具有限定出小于或等于200微米的厚度的相对的第一和第二表面。衬底元件可以具有：多个触点，其暴露在衬底元件的第一表面处；以及电传导结构，其延伸通过该厚度。支撑元件可以具有：电介质或者半导体材料中的至少一个的本体，暴露在支撑元件的第二表面处。支撑元件的第二表面可以与衬底元件的第二表面结合。本体可以具有小于12ppm/℃的CTE。
支撑元件可以具有：开口，其延伸通过本体的在支撑元件的第二表面与同该第二表面相对的第一表面之间的厚度。支撑元件也可以具有：多个电传导过孔，其在至少一些开口内、在本体的厚度方向上延伸。支撑元件也可以具有：端子，其暴露在支撑元件的第一表面处，该端子被配置用于将中介层与在中介层外部的部件电连接。端子可以通过传导过孔和电传导结构与触点电连接。组装步骤可以包括：将衬底元件的至少一些触点与至少一些元件触点电连接。在一个示例中，该方法也可以包括：将电路板与支撑元件组装在一起。微电子组件的至少一些端子可以联接至暴露在电路板的表面处的面板触点并且与该面板触点电连接。
附图说明
图1A是图示了根据本发明的一个实施例的微电子组件的侧视截面图。
图1B是图1A的部分的放大侧视截面图。
图1C是由于差异热膨胀的影响而经历了移动的图1A的部分的放大侧视截面图。
图2A至图2I是图示了根据在图1A和图1B中描绘的实施例的制备阶段的侧视截面图。
图3A至图3I是图示了在图1A和图1B中示出的第二传导过孔的替代实施例的放大侧视截面图。
图4是图示了根据本发明的另一实施例的微电子组件的侧视截面图。
图5是图示了根据本发明的又一实施例的微电子组件的侧视截面图。
图6是图示了根据本发明的再一实施例的微电子组件的侧视截面图。
图7是根据本发明的一个实施例的系统的示意性描绘。
具体实施方式
如图1A所图示的，微电子组件10可以包括：互连元件20，其具有第一表面21以及与其相对的第二表面22；一个或者多个微电子元件30，其与互连元件组装在一起；包封剂90，其至少部分地覆盖微电子元件30；以及电路板12，其与互连元件组装在一起。
在图1A中，平行于第一表面21的方向在本文中称为“水平”或者“横向”方向，而垂直于第一表面的方向在本文中称为向上或者向下方向并且在本文中也称为“垂直”方向。在本文中所指的方向处于所提及的结构的参考框架中。由此，这些方向可以位于在正常或者重力的参考框架的任何取向处。一个特征设置在比另一特征更高的高度处(“在表面上方”)的陈述，意味着一个特征在相同正交方向上比另一特征远离表面更大的距离。反过来，一个特征设置在比另一特征更低的高度处(“在表面上方”)的陈述，意味着一个特征在相同正交方向上比另一特征远离表面更小的距离。
如在本公开中所使用的，电传导元件“暴露在”结构的表面处的陈述，表示电传导元件可以用于与在垂直于表面的方向上从结构外部朝着表面移动的理论点接触。由此，端子或者暴露在结构的表面处的其它传导元件可以从这类表面凸出；可以与这类表面齐平；或者可以相对于这类表面凹陷并且通过在结构中的孔或者凹坑暴露出来。
互连元件20可以包括：衬底元件40、与该衬底元件结合的支撑元件50、导体层60、暴露在互连元件的第一表面21处的触点70、以及暴露在互连元件的第二表面22处的端子80。
如图1A所图示的，支撑元件40通常可以与衬底元件50层压在一起。例如，粘合剂层可以将支撑元件40与衬底元件50的面对的表面结合。这类粘合剂层可以是下面所描述的导体层60b的一部分，或者这类粘合剂层可以是除了导体层60b之外的层。
在一个实施例中，当使支撑元件和衬底元件的面对表面彼此接触时，衬底元件40或者支撑元件50中的一个或者两者可以包括未完全固化的材料，例如，“B级材料”，并且B级材料在这之后可以发生固化，在一些情况下，这可以在施加热、压力或者这两者的协助下进行。这类B级材料层可以是下面所描述的导体层60b的一部分，或者B级材料层可以是除了导体层60b之外的层。
互连元件20可以进一步包括：绝缘介电层23，其暴露在第二表面22处。这类介电层可以使传导元件与衬底元件40电绝缘。该介电层可以称为衬底元件40的“钝化层”。介电层23可以包括无机或者有机介电材料或者两者。介电层可以包括电沉积的共形或者非共形的涂层或者其它介电材料，例如，可感光成像聚合材料，例如，焊料掩膜材料。
在一个特定示例中，介电层23可以是顺应性的。这类顺应性介电层23可以由具有较低弹性模量的材料形成，例如具有小于大约6GPa的杨氏模量。在一个特定实施例中，顺应性介电层23可以具有可比得上大约20至70肖氏A硬度的软橡胶的弹性属性的弹性属性。例如，顺应性介电层23可以是电介质，并且其可以具有由具有用作在合成物中的填料的材料的密度或者硬度的材料形成的材料结构，诸如，柔性环氧树脂、硅树脂、低模量环氧树脂、基于TEFLON的材料、泡沫型材料、液晶聚合物、热固性聚合物、含氟聚合物、热塑性聚合物、聚酰亚胺、聚四氟乙烯(PTFE)、全氟烷氧基(PFA)、氟化乙烯丙烯(FEP)和聚氟乙烯(PTFE)等的合成物。
在一些实施例中，例如，在支撑元件50的本体50a基本上由介电材料组成的情况下，或者当需要使一个或者多个端子80接地至支撑元件的本体时，可以省略介电层23，并且可以将端子形成为与支撑元件的第一表面51接触。
微电子元件30(在图1A中示出了多个)可以在一个特定示例中具有：正表面31，其面朝互连元件20的第一表面21，如图1A所示。在一些实施例中，一个或者多个微电子元件30的背表面可以面朝第一表面21。在一个示例中，至少一个微电子元件30，例如，微电子元件30a，可以倒装芯片键合至暴露在互连元件20的第一表面21处的触点70。虽然在一个特定实施例中，微电子元件30示出为其正表面31面朝互连元件20的第一表面21，但是一个或者多个微电子元件的正表面31也可以面朝互连元件的第二表面22。
在一个示例中，一个或者多个微电子元件30可以是裸芯片或者微电子单元，各自包含有存储器存储元件，诸如动态随机存取存储器(“DRAM”)存储阵列或者被配置用于主要用作DRAM存储阵列(例如，DRAM集成电路芯片)。如在本文中所使用的，“存储器存储元件”指布置成阵列的大量存储器单元，与用于存储或者从其检索数据的电路系统一起，该电路系统诸如用于通过电接口来传送数据。
在本文中所描述的任何实施例中，一个或者多个微电子元件30可以通过以下一种或者多种技术来实施：DRAM、NAND闪速存储器、RRAM(“电阻式RAM”或者“电阻式随机存取存储器”)、相变存储器(“PCM”)、磁阻式随机存取存储器例如诸如可以实施隧道结器件、静态随机存取存储器(“SRAM”)、自旋转矩RAM、或者内容可寻址存储器，等等。
在一个特定示例中，包括存储器存储元件的微电子元件30可以具有至少一种存储器存储阵列功能，但是微电子元件可以不是全功能存储器芯片。这类微电子元件自身可以不具有缓冲功能，但是其可以电连接至微电子元件堆叠中的其它微电子元件，其中，在堆叠中的至少一个微电子元件具有缓冲功能(缓冲微电子元件可以是缓冲芯片、全功能存储芯片或者控制器芯片)。
在其它示例中，在本文中所描述的任何封装中的一个或者多个微电子元件可以被配置用于主要提供存储器存储阵列功能，诸如在图1A中示出的微电子元件30a，其中，一个或者多个微电子元件可以具有更大量的有源器件，例如，晶体管，该有源器件被配置用于与任何其它功能相比更提供存储器存储阵列功能，例如，作为闪速存储器、DRAM或者其它类型的存储器。
可以被配置用于主要提供存储器存储阵列功能的这类微电子元件，可以与被配置用于主要提供逻辑功能的另一微电子元件或者“逻辑芯片”诸如在图1A中示出的微电子元件30e一起布置在封装中。在一个特定实施例中，逻辑芯片可以是可编程的或者处理器元件诸如微处理器、或者其它通用计算机元件。逻辑芯片可以是微控制器元件、图形处理器、浮点处理器、协处理器、数字信号处理器等。在一个特定实施例中，逻辑芯片可以主要执行硬件状态机功能，或者可以被硬编码以用于特定功能或者目的。作为替代实施例，逻辑芯片可以是专用集成电路(“ASIC”)或者现场可编程门阵列(“FPGA”)芯片。在这类变型中，封装那么可以是“系统级封装”(“SIP”)。
在另一变型中，在本文中所描述的任何封装中的微电子元件可以具有逻辑和嵌入逻辑中的存储功能，诸如在相同的微电子元件中嵌入有一个或者多个相关联的存储器存储阵列的可编程处理器。这类微电子元件有时称为“片上系统”(“SOC”)，其中，逻辑部分(诸如，处理器)与其它电路系统(诸如，存储器存储阵列或者用于执行可以是专用功能的一些其它功能的电路系统)嵌入在一起。
每个微电子元件30可以具有暴露在其正表面31处的多个电传导元件触点35。每个微电子元件30的触点35可以布置成一个或者多个列，该列设置在正表面31的占用正表面所在面积的中央部分的中央区域中。例如，中央区域可以占用正表面31的如下面积，该面积包括在微电子元件30的相对的外围边缘之间的最短距离的中间三分之一。在一个特定示例中，触点35可以沿着平分微电子元件30的轴线或者沿着与平分微电子元件的轴线平行的轴线布置。这类示例可能发生在当触点35设置在正表面31的中央区域中时、或者在触点不限于如所描述的中央区域时的其它情况下。
在一个特定示例中，每个微电子元件30从功能上和机械上可以等效于微电子元件中的其它电子元件，从而使得每个微电子元件均可以在具有相同功能的正表面31处具有相同的电传导触点35的图案，虽然每个微电子元件的长度、宽度和高度的具体尺寸可以与其它微电子元件的长度、宽度和高度不同。
微电子组件10可以包括：两个微电子元件30，其包括相对于彼此堆叠的第一和第二微电子元件30a和30b。在图1A中示出的实施例，第一微电子元件30a的正表面31可以面对互连元件20的第一表面21，并且第二微电子元件30b的正表面31和第一微电子元件30a的背表面32可以面朝彼此。第二微电子元件30b的正表面31的至少部分可以覆在第一微电子元件30a的背表面32的至少部分上。另外的微电子元件30c和30d可以相对于微电子元件30a和30b堆叠，如图1A所示。在一个特定示例中，所有的微电子元件30a、30b、30c和30d可以被配置用于主要提供存储器存储阵列功能。在一个示例中，微电子元件30a、30b、30c和30d中的一个或者多个可以包括存储器存储控制器件。
虽然微电子元件30在图1A中被示出为布置成倒装芯片键合堆叠，其中，其正表面31面朝互连元件20的第一表面21，但是在其它实施例中，一个或者多个微电子元件可以按照其它方式安装并且电连接至其它微电子元件和/或互连元件。例如，任何微电子元件30可以设置有面朝互连元件20的第一表面21的背表面32。在一个示例中，这类微电子元件30的触点35可以通过在其正表面31上方延伸的传导结构，而连接至互连元件20的触点70，例如，该传导结构可以是接线键合等或者包括接线键合等。
如在本文中所使用的，“引线”是在两个电传导元件之间延伸的电连接的一部分或全部。例如，引线可以包括：接线键合、诸如焊球等的联接单元、传导过孔、和传导迹线，其在第一元件的触点(微电子元件30a的触点31)与第二元件的触点(电路板12的触点15)之间延伸。
在一个特定示例中，替代或者除了上面提及的微电子元件30之外，一个或者多个无源元件30'，诸如去耦电容器，可以安装至互连元件20的第一和/或第二表面21、22，并且可以与互连元件的电传导元件电连接。在一个特定示例中，一个或者多个无源元件30'可以是控制装置或者计时元件装置。这类无源元件30'可以电连接至在微电子组件10内部的内部电源和/或接地总线。
衬底元件40可以具有：相对的第一和第二表面41和42；以及第一传导过孔44，其在衬底元件的厚度方向上在第一和第二表面之间延伸。衬底元件40可以包括电介质或者半导体材料中的至少一个的本体40a。在一个实施例中，例如，本体40a可以基本上由诸如硅或者砷化镓等半导体材料制成。在一个示例中，衬底元件40的本体40a可以基本上由碳化硅制成。在一个特定实施例中，可以对碳化硅的本体40a掺杂，从而使有源器件可以包括在其中。在一个示例性实施例中，衬底元件40的本体40a可以基本上由低热膨胀玻璃(例如，石英)组成。在一个示例中，衬底元件40可以是发光二极管(“LED”)。
在衬底元件40包括由例如硅制成的半导体本体40a的实施例中，一个或者多个半导体器件(例如，晶体管、二极管等)可以设置在一个或者多个有源器件区域中，该一个或者多个有源器件区域定位在衬底元件的第一表面41处和/或定位在衬底元件的第一表面41下方。在一个特定示例中，在衬底元件40的本体40a内的这类有源器件区域可以定位在导体层60a下方，如下所描述的。
支撑元件50可以包括：电介质或者半导体材料中的至少一个的本体50a；相对的第一和第二表面51和52；开口53，其延伸通过本体的在第一和第二表面之间的厚度；以及第二传导过孔54，其在至少一些开口内延伸。在一个示例中，第二传导过孔54可以在至少一些开口53内、在本体50a的厚度方向上延伸。第二传导过孔54可以通过第一传导过孔44与至少一些触点70电连接。
在一个实施例中，一个或者多个开口53可以各自具有在其中延伸的多个第二传导过孔54。在一个特定实施例中，一个或者多个开口53可以各自具有在其中延伸的单个传导过孔54。开口30可以布置成任何俯视几何配置，包括：例如，mxn阵列，m和n中的每一个均大于1。
在一个示例中，衬底元件40的在其第一和第二表面41、42之间的厚度可以小于支撑元件50的在其第一和第二表面51、52之间的厚度。在一个特定实施例中，衬底元件40的在其第一和第二表面41、42之间的厚度可以小于支撑元件50的在其第一和第二表面51、52之间的厚度的五分之一。
在一个实施例中，支撑元件50的厚度可以是支撑元件40的厚度的至少1.5倍，并且支撑元件的杨氏模量可以大于60GPa。在一个特定示例中，支撑元件50的厚度可以是支撑元件40的厚度的至少1.5倍，并且支撑元件的杨氏模量可以大于120GPa。在一个示例性实施例中，支撑元件50的厚度可以是支撑元件40的厚度的至少1.5倍，并且支撑元件的杨氏模量可以等于或者大于衬底元件的杨氏模量。在一个示例中，支撑元件50的厚度可以是支撑元件40的厚度的至少1.5倍，并且支撑元件的杨氏模量可以是衬底元件的杨氏模量的至少1.3倍。
在一个特定示例中，衬底元件50的本体50a可以基本上由诸如，例如，玻璃、陶瓷或者液晶等介电材料组成。在一个实施例中，支撑元件50的本体50a可以在平行于互连元件20的第一表面21的平面中具有小于12ppm/℃的CTE。在一个示例性实施例中，支撑元件50的本体50a可以具有与衬底元件40的CTE相差30％以内的CTE。在一个示例中，当衬底元件40由具有近似3ppm/℃的CTE的硅制成时，支撑元件50的CTE可以近似3.5ppm/℃。
在一个示例中，支撑元件50的本体50a可以基本上由诸如硅等半导体材料组成。在一个特定实施例中，衬底元件40的本体40a可以基本上由硅组成，并且支撑元件50的本体50a可以基本上由硅组成。在这类示例中，在一些情况下，支撑元件50的本体50a可以根据比衬底元件40的本体40a更加宽松的公差而制造，并且支撑元件的本体在一些情况下可以基本上由多晶硅半导体材料组成。
在一个示例中，支撑元件50的本体50a可以基本上由中间相材料组成。这类中间相材料可以具有高度有序的结构，例如，含碳材料、氧化铝、二氧化钛、钛酸铍，该高度有序的结构可以通过局部地加入无序(例如，杂质)而调至具体的CTE。在一个实施例中，支撑元件50的本体50a可以基本上由沥青(pitch(bitumen))制成的碳基材料组成。在这类实施例中，本体50a的杨氏模量可以局部地受到碳基材料在层压结构中的取向或者收到化学处理的影响。
在一个示例性实施例中，支撑元件50的CTE可以调至近似匹配支撑元件40的CTE，从而使得支撑元件相对于衬底元件的差异热膨胀可以最小化。在一个示例中，可以通过将支撑元件的本体50a的结构设计为具有特定CTE，诸如通过将杂质或者空腔引入中间相材料、或者通过确定支撑元件的本体材料的方向，来调节支撑元件50的CTE。
在一个特定示例中，可以通过在具体配置中形成开口53来从支撑元件的本体50a去除材料以实现理想CTE，来调节支撑元件50的CTE。例如，可以通过添加不具有在其中延伸的第二传导过孔54的开口53，来改变具有特定CTE的本体50a的支撑元件50的CTE。
开口53可以各自包括内表面55，该内表面55以相对于由第一表面限定出来的水平0度与90度之间的角度，从支撑元件50的第一表面51延伸通过支撑元件50。内表面55可以具有恒定的斜率或者变化的斜率。例如，随着内表面55进一步朝着第二表面52穿透，内表面55的相对于由支撑元件50的第一表面51限定出来的水平面的角度或者斜率的幅度可以降低(即，变为更小的正值或者更小的负值)。例如，一个或者多个开口53可以具有恒定的宽度，开口可以在从第一表面51朝着第二表面52的方向上逐渐变窄，或者开口可以在从第二表面朝着第一表面的方向上逐渐变窄。
在一些示例中，每个开口53可以具有任何三维形状，包括：例如，平截头圆锥形形状、圆柱形、立方形、棱柱形、椭圆抛物面、双曲面、或者由曲线的内表面定界的结构，等等。如在本文中所使用的，当三维结构描述为具有或者是由曲线表面定界时，在大体上垂直于衬底元件的第一和第二表面的平面中的表面的截面，是具有变化的斜率的曲线(例如，二阶多项式)。
开口53可以具有任何俯视形状。例如，开口可以具有圆柱俯视形状和矩形纵向截面，如图1A所示。在一个示例中，一个或者多个开口53可以具有通道或者沟槽形状。在一个特定实施例中，这类通道形状的开口可以具有：长度，其在至少一个横向方向中的第一方向上延伸；以及宽度，其在该至少一个横向方向中的横断第一方向的第二方向上延伸，长度是宽度的至少两倍。在一个示例中，两个或者更多个开口53可以各自具有：分开部分，其从支撑元件的第二表面52朝着其第一表面51延伸；以及单个联接部分，从分开部分延伸至支撑元件的第一表面。
在一个示例性实施例中，多个第二传导过孔54可以在开口53中的一个开口内延伸。在一个示例中，多个第二传导过孔54可以在单个沟槽形状的开口53内延伸，这类沟槽形状的开口具有：长度，其在至少一个横向方向中的第一方向上延伸；以及宽度，其在至少一个横向方向中的横断第一方向的第二方向上延伸，长度是宽度的至少2倍。
在一个特定实施例中，开口53和在本文中所描述的任何其它开口可以具有多种形状，如在例如美国专利申请公开第2012/0018863号和第2012/0018868号中所描述的形状，这两个美国专利申请公开以引用的方式并入本文，并且这类开口可以使用如在上面提及的申请中描述的示例性工艺而形成。
如图1A所示，一个或者多个开口53各自可以部分地或者全部地填充有介电材料56。这类介电材料56可以使第二传导过孔54与支撑元件50的本体50a电绝缘。在一些实施例中，例如，在支撑元件50的本体50a基本上由介电材料组成的情况下，或者当需要将一个或者多个第二传导过孔54接地至支撑元件的本体时，可以省去介电材料56，并且第二传导过孔可以形成为与对应的开口53的内表面55接触。
介电材料56可以包括有机或者无机的介电材料或者两者。在一个特定示例中，介电材料56可以是顺应性的。介电材料56可以包括上面参考顺应性介电层23所描述的任何材料。在一个特定示例中，介电材料56和绝缘介电层23可以作为单个绝缘介电区域形成在一起，或者它们可以作为单独的绝缘介电区域分开地形成。
在一个特定示例中，第二传导过孔54的与端子80相邻的端部58在至少一个横向方向中的第一方向上可相对于支撑元件50的本体50a是可移动的，例如方向L1。这类移动可以适应由于诸如电路板12相对于互连元件20的热膨胀而被施加至端子80的外部负载。图1C中示出了这类可移动端子80的移动的示例。如图所示，例如，由于电路板12的相对于支撑元件50的本体50a的热膨胀，力F被施加至联接单元11。该力F用于移动端子80，并且该端子的移动在传导过孔54上产生弯曲负载，该弯曲负载弯曲或者偏转至配置54'。传导过孔54'的尖端已经从其初始未弯曲位置移动了距离D。如果减小或者去除力F，例如，通过温度的改变、以及电路板12相对于互连元件20的差异热膨胀的减少，那么传导过孔54'可以弯曲或者偏转回到其在如图1B中示出的初始未弯曲位置。
如在权利要求中相对于联接至衬底或者支撑元件本体的传导元件所使用的，术语“可移动”意味着，当支撑元件暴露于外部负载时(诸如，可能由于在本发明组件的制备、测试或者操作期间的热偏差(thermalexcursion)而发生)，通过经由与外部元件(诸如，电路板)的触点或者端子的接头而施加至传导元件的外部负载，传导元件的至少部分能够相对于支撑元件位移，位移到使该位移明显地缓解了机械压力(诸如，在无这类位移的情况下，由在支撑元件与电路板之间的电连接中可能存在的差异热膨胀所引起的机械应力)的程度。
导体层60可以各自在至少一个横向方向上延伸，例如，平行于衬底元件40的第一表面41的横向方向L1。可以有一个或者多个导体层60，诸如与互连元件20的第一表面21相邻的导体层60a、和设置在衬底元件40的第二表面42与支撑元件50的第二表面52之间的导体层60b。
在一个示例中，互连元件20可以包括：单个导体层60a，其设置为与衬底元件40的第一表面41相邻，其中触点70通过导体层60a与第一传导过孔44电连接。在一个示例中，互连元件20可以包括：单个导体层60b，其设置为与衬底元件40的第二表面42相邻，其中第一传导过孔44通过导体层60b与第二传导过孔54电连接。
在一个特定实施例中，互连元件20可以包括第一导体层60a和第二导体层60b。第一导体层60a可以设置为与衬底元件40的第一表面41相邻，并且触点70可以通过第一导体层60a与第一传导过孔44电连接。第一导体层60b可以设置为与衬底元件40的第二表面42相邻，并且第一传导过孔44可以通过第二导体层60b与第二传导过孔54电连接。
端子80可以暴露在支撑元件50的第一表面51处，以便与在互连元件20外部的部件连接，该端子与第二传导过孔54电连接。
互连元件20可以包括附接至端子80的传导联接单元11，用于与外部部件连接。联接单元11可以是例如多个的键合金属，诸如焊料、锡、铟、共晶化合物(eutecticcomposition)、或者上述的组合、或者另一联接材料，诸如传导浆料或者传导粘合剂。在一个特定实施例中，在端子80与外部部件(例如，在图1A中示出的电路板12)的触点之间的接头，可以包括电传导矩阵材料，诸如美国专利申请第13/155,719号和第13/158,797号中所描述的，这两个美国专利申请的公开内容以引用的方式并入本文。在一个特定实施例中，接头可以具有相似的结构或者按照如在本文中描述的方式形成。
触点70可以暴露在衬底元件40的第一表面41处，该触点与第一传导过孔44电连接。触点70可以通过传导联接单元71，联结至至少一个微电子元件30的元件触点35。传导联接单元71在结构和功能方面可以与上面描述的联接单元11相似。
在一个特定示例中，触点70可以具有比端子80精细的最小间距，即，在触点中的相邻触点的中心之间的最小距离D1可以小于在端子中的相邻端子的中心之间的最小距离D2。在一个实施例中，触点70的最小间距可以小于端子90的最小间距的五分之一(至少比端子90的最小间距小五倍)。
微电子组件10也可以包括：包封剂90，其可以可选地覆盖、至少部分地覆盖、或者不覆盖微电子元件30的背表面32。例如，在图1A中示出的微电子组件10中，包封剂可以被流动、模板印刷(stencil)、丝网印刷、或者分配到微电子元件30的背表面32上。在另一示例中，包封剂90可以是通过包覆模制形成在背表面32上的模制化合物。在一些实施例中，可以去除包封剂90的一些部分，从而使得包封剂不具有平面的暴露表面91。在一个示例中，在一些微电子元件30与暴露表面91之间，可以具有比在其它微电子元件与暴露表面之间更大的包封剂90厚度。
电路板12可以具有：相对的第一和第二表面13和14；以及暴露在第一表面处的多个传导面板触点15。互连元件20可以通过例如可以在端子80和面板触点之间延伸的联接单元11，安装至面板触点15。如图1A所示，互连元件20的第二表面22可以面对电路板12的第一表面13。
电路板12可以包括：片状衬底，其可以基本上由聚合材料组成，诸如聚酰亚胺、环氧树脂、热塑性塑料、热固塑料、或者其它合适的聚合材料，或者该片状衬底可以基本上包括复合聚合无机材料或者由复合聚合无机材料组成，诸如BT树脂(双马来酰亚胺树脂)或者环氧玻璃(诸如FR-4)的玻璃增强结构等等。在一个示例中，这类电路板12的衬底可以基本上由在衬底所在平面中(即，在沿着其表面的方向上)具有小于30ppm/℃的CTE的材料组成。
现在将参考图2A至图2I对制备微电子组件10(图1A和图1B)的方法进行描述。如图2A所图示的，开口43可以形成为从第一表面41朝着第二表面42延伸通过衬底元件40的本体40a的厚度。在需要保留第一表面41的剩余部分之处形成掩膜层之后，例如可以通过选择性地对衬底元件40进行蚀刻，形成开口43。例如，可以沉积可感光成像层，例如光致抗蚀剂层，并且将其图案化，以覆盖第一表面41的仅仅部分，之后可以进行定时的蚀刻工艺以形成开口43。
开口43的内表面45可以基本上按照与暴露表面成直角，从第一表面41朝着第二表面42在垂直或者基本上垂直的方向上向下延伸。也可以使用各向异性蚀刻工艺、激光烧蚀、机械去除工艺，例如，铣削、超声波加工、朝衬底元件40喷射精细磨料粒子、反应离子蚀刻、或者等离子体蚀刻、或者上面提及的多种工艺的组合等等，来形成具有基本上垂直的内表面的开口43。
作为替代实施例，不是按照与暴露表面基本上成直角，开口43的内表面45可以倾斜，即，还可以按照除了与暴露表面成法线角(直角)之外的角度延伸。可以使用湿法蚀刻工艺例如各向同性蚀刻工艺、和使用锥形刀片的锯切等等，来形成具有倾斜内表面45的开口43。也可以使用激光烧蚀、机械铣削、化学蚀刻、等离子体蚀刻、朝衬底元件40喷射精细磨料粒子等等，来形成具有倾斜内表面45的开口43(或者在本文中描述的任何其它孔或者开口)。
在一些示例中，一个或者多个开口43的内表面45的至少部分可以具有是椭圆抛物面、双曲面或者曲线形状等等的截面形状。如在本文中所使用的，当表面描述为具有曲线截面形状时，在大体上垂直于衬底元件的第一和第二表面的平面中的表面的截面是具有变化的斜率的曲线(例如，二阶多项式)。
之后，可以在每个开口43的内表面45上形成绝缘介电层(在图2A中不可见)。可以使用各种方法来形成覆在开口43的内表面45上的这类绝缘介电层，并且下面将对这类方法进行描述。在特定示例中，可以使用化学汽相沉积(CVD)或者原子层沉积(ALD)来沉积覆在开口43的内表面45上的薄绝缘介电层。在一个示例中，在用于沉积这类绝缘介电层低温工艺期间，可以使用四乙氧基硅烷(TEOS)。在一个示例性实施例中，可以将二氧化硅、硼磷硅酸玻璃(BPSG)、硼硅酸玻璃(BSG)或者磷硅酸玻璃(PSG)组成的层沉积为覆在开口43的内表面45上，并且可以对这类玻璃进行掺杂或者不掺杂。
在一个示例中，可以将可流动的介电材料涂覆至衬底元件40的第一表面41，然后在“旋涂”操作期间，将可流动的材料更加均匀地分布遍布在暴露表面上，之后进行干燥循环，该干燥循环可以包括加热。在另一示例中，可以将介电材料的热塑膜涂覆至第一表面41，在这之后，对组件进行加热，或者在真空环境下进行加热，即，将其放置在低于环境压力之下的环境中。在另一示例中，可以使用汽相沉积来形成绝缘介电层。
在另一示例中，可以将包括衬底元件40的组件浸入介电沉积浴液(bath)中，以形成共形的介电涂层或者绝缘介电层。如在本文中所使用的，“共形涂层”是与被涂覆表面的轮廓一致的特定材料的涂层，诸如绝缘介电层与开口43的内表面45的轮廓一致的情况。可以使用电化学沉积方法来形成共形介电层，例如包括电泳沉积或者电解沉积。
在一个示例中，可以使用电泳沉积技术来形成共形介电涂层，从而使得共形介电涂层仅仅沉积到组件的暴露的导体表面和半导体表面上。在沉积期间，将半导体器件晶片保持在理想电位，并且将电极浸入到浴液中以将浴液保持在不同的理想电位。然后将组件保持在适当条件的浴液中足够的时间，以在衬底元件40的导体或者半导体的暴露表面(包括但不限于沿着开口43的内表面45)上形成电沉积的共形介电层。只要在待涂覆表面与浴液之间维持了足够强大的电场，便会发生电泳沉积。随着电泳沉积的涂层在其到达受其沉积参数(例如，电压、浓度等)控制的一定厚度之后进行自我限制，沉积停止。
电泳沉积在组件的导体和/或半导体外部表面上形成连续且厚度均匀的共形涂层。另外，由于衬底元件40的第一表面41的剩余钝化层的介电(非导体)性质的影响，电泳涂层可以沉积为使其不形成在覆在衬底元件40的第一表面41上的剩余钝化层上。换言之，电泳沉积的性质在于：考虑到其介电性质，其通常不形成在介电材料层上；并且也不形成在覆在导体上的介电层上，只要介电材料层具有足够的厚度。通常，在具有大于大约10微米至数十微米的厚度的介电层上将不会发生电泳沉积。可以通过阴极环氧沉积前体形成共形介电层。作为替代实施例，可以使用聚氨酯或者丙烯酸树脂的沉积前体。在下面的表1中列举了各种电泳涂层前体合成物和来源。
表1
在另一示例中，可以电解地形成介电层。该工艺与电泳沉积相似，除了所沉积层的厚度不限于接近其形成自的导体或者半导体表面。通过这种方式，电泳沉积的介电层可以形成为根据要求所选择的厚度，并且处理时间是所实现厚度的一个因素。
之后，如图2B所图示的，第一传导过孔44可以形成为覆在绝缘介电层上，至少在开口43内，从而使得每个第一电传导过孔的轮廓与对应的内表面45的轮廓一致。
为了形成第一传导过孔44(和在本文中描述的任何其它传导元件)，一种示例性方法涉及：通过一次或者多次地将主金属层溅射到衬底元件40和开口43的暴露表面上来沉积金属层，电镀或者机械沉积。机械沉积可以涉及：将经过加热的金属粒子流高速地引导到待涂覆的表面上。该步骤例如可以毯覆式沉积(blanketdeposition)到第一表面41和内表面45上而执行。在另外的实施例中，例如，可以使用脉冲激光将亚微米金属粉末丝网印刷或者选择性地丝网印刷到开口43中，并且金属流将填充空腔。该步骤可以通过毯覆式沉积到在开口43内的介电层上而执行。
在一个实施例中，主金属层包括或者基本上由铝组成。在另一特定实施例中，主金属层包括或者基本上由铜组成。在又一实施例中，主金属层包括或者基本上由钛组成。在工艺中可以使用一种或者多种其它的示例性金属以形成第一传导过孔44(和在本文中描述的任何其它传导元件)。在特定示例中，可以在一个或者多个前面提及表面上形成包括多个金属层的堆叠。例如，这类堆叠的金属层可以包括：钛层，之后是覆在钛上的铜层(Ti-Cu)；镍层，之后是覆在镍层上的铜层(Ni-Cu)；按照相似的方式设置的镍钛铜(Ni-Ti-Cu)的堆叠，或者镍钒(Ni-V)的堆叠，例如。
之后，如图2C所示，可以在衬底元件40的第一表面41处形成导体层60a，从而使得导体层的暴露表面变为衬底元件的第一表面。导体层60a可以包括：传导迹线61的多个层，其通过介电材料62彼此分开和绝缘。可以在导体层60a的暴露表面处形成触点70，并且这类触点可以通过导体层的迹线61与传导过孔44电连接。可以使用与上面参考第一传导过孔44描述的方法相似的方法，形成迹线61和触点70，并且可以使用与上面参考介电层45(图2B)描述的方法相似的方法，形成介电材料62。
接下来，如图2D所示，可以使支撑衬底5可去除地附接至导体层60a，以在随后的处理中将半导体层40保持并且支撑在半导体层的第二表面42处。然后，如图2E所示，可以通过去除本体40a的在第二表面42处的材料，使半导体层40减薄，将半导体层的厚度从初始厚度T1(图2D)减小到最终厚度T2(图2E)，从而使得第一传导过孔44的端部46暴露在半导体层的第二表面42处。例如可以通过研磨或者精研工艺使半导体层40减薄。也可以通过精研、抛光、或者通过高精度铣削，将初始暴露的第二表面42平面化。
随后，可以在半导体层40的第二表面42处形成第二导体层60b(图1A)。这类第二半导体层60b，若存在，可以按照与参考第一导体层60a(图2C)描述的方式相同的方式形成。接下来，如图2F所示，例如可以使用粘合剂层或者B级材料层，将支撑元件50与半导体层40结合。开口53可以形成为延伸通过支撑元件50的本体50a的在其第一表面和第二表面51、52之间的厚度。在第一表面51的需要保留剩余部分之处形成掩膜层之后，例如可以通过选择性地对支撑元件50进行蚀刻，形成开口53。例如，可以沉积可感光成像层例如光致抗蚀剂层，并且将其图案化以覆盖第一表面51的仅仅一些部分，之后可以进行定时蚀刻工艺以形成开口53。可以使用上面描述的用于形成开口43的一种或者多种工艺形成开口53。可以在将支撑元件50与衬底元件40结合之前或者之后形成开口53。
然后，如图2G所示，介电材料56形成为在开口56内延伸，并且介电层23可以形成为覆在支撑元件50的第一表面51上。介电材料56和介电层23可以在单个沉积工艺中形成为单个介电区域，或者它们可以在单独的沉积工艺中形成为分开的介电区域。
接下来，如图2H所示，可以在介电材料56内、在至少一些开口53中、在需要沉积第二传导过孔54之处，形成凹槽57。可以通过上面参考形成开口43描述的任何工艺来形成凹槽57。随后，参考图2I，第二传导过孔54可以形成在凹槽57中的对应凹槽内，并且端子80可以形成为与第二传导过孔中的对应传导过孔接触。
接下来，再次参考图1A，可以将微电子元件30与互连元件20组装在一起，从而使得其元件触点35与触点70电连接，并且可以将互连元件与电路板12组装在一起，从而使得端子80与面板触点15电连接。然后，可以将包封剂90沉积为至少部分地覆盖微电子元件30。
图3A至图3I图示了图1A和图1B的具有替代配置的第二传导过孔的变型。在图3A中示出的传导过孔54a与上面描述的传导过孔54相同，除了开口53a具有在支撑元件50的本体50a的第一表面与开口的内表面55之间延伸的圆角59之外。这类圆角59可以减小由于在互连元件20与外部部件(诸如，电路板12)之间的差异热膨胀的作用而施加在其第一表面51处的支撑元件50上的应力。例如，可以通过高压等离子体处理(一种比常规蚀刻工艺更少程度地各向异性的蚀刻工艺)、或者湿法或干法蚀刻工艺，形成在支撑元件50的本体50a的第一表面51a与开口53a的内表面55之间的圆角59。在一个特定示例中，圆角59可以具有近似等于开口53a的在平行于本体50a的第一表面51a的平面中的半径的曲率半径。
在图3B中示出的传导过孔54b与上面描述的传导过孔54a相同，除了端子80沿着相对于传导过孔54b的端部58的横向方向L1位移之外。传导迹线可以将传导过孔54b的端部58与对应的端子80电连接。
在图3C中示出的传导过孔54c与上面描述的传导过孔54相同，除了传导过孔54c具有从支撑元件50的第一表面51朝着第二表面52逐渐减小的宽度、从而使得第一表面的宽度W1大于第二表面52的宽度W2之外。在一个示例中，传导过孔54c可以具有平截头圆锥形形状。
在图3D中示出的传导过孔54d与上面描述的传导过孔54相同，除了存在在介电区域56d与对应的开口53的内表面55之间延伸的间隙82之外。在一个特定示例中，如从图3D中可见，间隙82不需要在支撑元件50的全部厚度T3上延伸。例如，间隙82可以从支撑元件50的第一表面51朝着第二表面52延伸距离D3，并且介电区域56D的部分可以在内表面55与传导过孔54d之间延伸小于距离D3的距离。
在一个示例性实施例中，间隙82可以延伸在支撑元件50的第一和第二表面51和52之间的距离的绝大部分，除了间隙可以与第一表面相邻地被堵塞或者密封，例如通过将顺应性包封剂插入在介电区域56d与开口53的内表面55之间。在这类实施例中，间隙82可以在两端处都密封，从而将空气封闭在间隙内。在一个示例中，这类顺应性塞可以从支撑元件50的第一表面51朝着第二表面52延伸厚度T3的25％。
在图3E中示出的传导过孔54e是传导过孔54d的变型，其中传导过孔54e具有锥形宽度，并且开口54具有在开口53的内表面55与支撑元件50的第一表面51之间延伸的圆角59。
在图3F中示出的传导过孔54f与上面描述的传导过孔54相似，除了介电区域56f不延伸至支撑元件50的第一表面51、从而使得在传导过孔54f的部分与开口53的内表面55之间存在间隙83之外。同样，端子80被省略，并且联接单元11键合至传导过孔54f的与支撑元件50的第一表面51相邻的尖端58，并且传导过孔54f具有从支撑元件的第二表面52朝着第一表面逐渐减小的宽度，从而使得宽度在第二表面处比在第一表面处更大。
在一个示例中，介电区域56f可以从第二表面52延伸至近似支撑元件50的厚度T4的50％的距离D4。在一个特定实施例中，介电区域56f可以从第二表面52延伸至在支撑元件50的厚度的近似25％与近似75％之间的距离D4。
在图3G中示出的传导过孔54g与上面描述的传导过孔54a相同，除了介电区域56被省略、并且传导过孔54g是细接线(thinwire)而非导体柱之外。间隙82可以在传导过孔54g的外表面与开口53的内表面55之间延伸。
在图3H中示出的传导过孔54h与上面描述的传导过孔54a相同，除了端子80被省略之外。传导过孔54h的尖端58在支撑元件50的第一表面51上方延伸，从而使得联接单元11具有供键合的足够表面。在图3I中示出的传导过孔54i与上面描述的传导过孔54相同，除了端子80设置为与支撑元件50的本体50a的暴露表面51a紧靠而非覆在介电层23上之外。
在图4中示出的微电子组件110与上面描述的微电子组件10相同，除了接线键合116在端子180与联接单元111之间延伸、从而提供互连元件120由于差异热膨胀的影响而相对于电路板112移动的能力之外。可以设置包封剂195至少部分地覆盖接线键合116。
在一个特定示例中，如在图4的左侧所示，至少一些端子180可以被省略，并且联接单元111a可以与传导过孔154的在支撑元件150的第一表面151处的暴露端部电连接。在一个示例中，第一接线键合116a可以在联接单元111a与中间联接单元111b之间延伸，并且第二接线键合116b可以在中间联接单元111b与电路板112的面板触点115之间延伸。在一个示例性实施例(未示出)中，单个接线键合可以从联接单元111a直接延伸至面板触点115，并且中间联接单元111b可以被省略。在一个示例中，单个接线键合116c可以在与支撑元件150的第一表面151相邻的第一联接单元111c和与电路板112的面板触点115电连接的第二联接单元111之间延伸。
在图5中示出的微电子组件210与上面描述的微电子组件10相同，除了锥形传导柱218在端子280与联接单元211之间延伸、从而提供互连元件220由于差异热膨胀的影响而相对于电路板212移动的能力之外。可以设置包封剂295至少部分地覆盖锥形传导柱218。
在图6中示出的微电子组件310与上面描述的微电子组件10相同，除了多个第一传导过孔344可以具有在第一传导过孔中的任何两个相邻传导过孔的纵轴之间的最小间距P1之外，该最小间距P1基本上等于在多个第二传导过孔354中的任何两个相邻传导过孔的纵轴之间的最小间距P2。如在本文中所使用的，在传导过孔之间的最小间距是指在平行于互连元件320的第一表面321的方向上的、在延伸通过传导过孔中的任何两个相邻传导过孔的中心线的纵轴之间的距离。
在一个特定实施例中，在第一传导过孔344之间的最小间距P1可以小于在第二传导过孔354之间的最小间距P2。在一个示例中，在第一传导过孔344之间的最小间距P1可以大于在第二传导过孔354之间的最小间距P2。在一个示例性实施例中，多个第一传导过孔344可以包含与多个第二传导过孔354相等或者更多数量的传导过孔。在一个实施例中，多个第一传导过孔344可以包含比多个第二传导过孔354更少数量的传导过孔。
同样，微电子组件310可以具有多个第一传导联接单元381，这些第一传导联接单元381可以在至少一些第一传导过孔344的暴露端部344a与第二传导过孔354中的对应第二传导过孔的暴露端部354a之间延伸。第一传导联接单元381不需要直接将第一传导过孔344的暴露端部344a与第二传导过孔354中的对应第二传导过孔的暴露端部354a直接连接。
例如，如在图6的右侧所示，第一传导联接单元381可以在暴露在衬底元件340的第二表面342处的传导焊盘380a与暴露在支撑元件350的第二表面352处的传导焊盘380b之间延伸。而且，传导焊盘380a和380b不需要直接与相应的第一和第二传导过孔344和354接触。确切地说，传导焊盘380a和380b中的一个或者多个可以与相应的第一和第二传导过孔344和354的暴露端部间隔开，并且可以经由与导体层360相似的一个或者多个导体层与其连接。
微电子组件310也可以具有多个第二传导联接单元311，这些第二传导联接单元311可以在至少一些第二传导过孔354的暴露端部354b与对应的面板触点315中的面板触点之间延伸。第二传导联接单元311不需要直接地将第二传导过孔354的暴露端部354b与面板触点315接触。确切地说，如在图6的右侧所示，第二传导联接单元311可以在暴露在互连元件320的第二表面322处的传导焊盘380与暴露在电路板312的表面313处的面板触点315之间延伸。而且，传导焊盘380中的一个或者多个可以与对应的第二传导过孔354的暴露端部间隔开，并且可以经由与导体层360相似的一个或者多个导体层与其电连接。
在一个示例中，第一多个联接单元381可以包含与第二多个联接单元311相等或者更多数量的联接单元。在一个特定实施例中，第一多个联接单元381包含比第二多个联接单元311更少数量的联接单元。
在第一传导过孔344中的相邻第一传导过孔之间的最小间距P1近似于在第二传导过孔354中的相邻第二传导过孔之间的最小间距P2的实施例中，最小间距P1与最小间距P2之差可以近似为联接单元381的平均直径的10％。例如，如果联接单元381平均具有50微米的直径，那么最小间距P1与最小间距P2之差可以是5毫米。在这类实施例中，联接单元381可以使得在第一和第二传导过孔344和354中的对应第一和第二传导过孔之间的这类横向对准不匹配被适应。
与在图1A中示出的微电子组件10相似，微电子组件310也可以包括包封剂390，该包封剂390可以可选地使微电子元件330的背表面332被覆盖、部分地被覆盖、或者不被覆盖。例如，在图6中示出的微电子组件310中，包封剂可以被流动、模板印刷、丝网印刷、或者分散到微电子元件330的背表面332上。
在一个示例中，包封剂390可以是拓扑包覆模制件，其具有可以与微电子元件330的背表面332的轮廓一致的第一和第二表面部391a、391b。例如，包封剂390的第一表面部391a可以平行于微电子元件330d(例如，微电子元件的堆叠中的可以被配置用于主要提供存储器存储阵列功能的顶部微电子元件)的背表面332，并且第二表面部391b可以平行于微电子元件330e(例如，可以被配置用于主要提供逻辑功能的微电子元件)的背表面，第一表面部在与第二表面部不同的平面中延伸。
在这类示例中，包封剂390的第一表面部391a可以定位为与微电子元件330d的背表面332相隔第一距离T1，并且包封剂的第二表面部391b可以定位为与微电子元件330e的背表面相隔第二距离T2，其中距离T1和T2相等或者基本上相等。然而，第一和第二表面部391a、391b可以定位为与互连元件320的第一表面321相隔不同的距离。
在一个特定实施例中，微电子组件310可以包括可以在支撑元件340的第二表面342与支撑元件350的第二表面352之间延伸的包封剂或者底部填料(未示出)，其围绕第一联接单元381，例如，用于向衬底元件提供机械支撑以及/或者使衬底元件的翘曲最小化。在一个示例中，相似的包封剂或者底部填料(未示出)可以在互连衬底320的第二表面322与电路板312的表面313之间延伸，围绕第二传导联接单元311。而且，包封剂或者底部填料可以使第一传导联接单元381彼此分开和绝缘。在一个示例中，可以使用汽相沉积工艺，将介电材料沉积到第一联接单元381的暴露表面上，并且然后可以可选地将包封剂或者包覆模制件实施为在第一联接单元之间延伸。
在一个特定实施例中，微电子组件310也可以包括与一个或者多个微电子元件30热连通的一个或者多个散热器395a、395b。散热器395a、395b可以是分开的元件，或者它们可以是单个散热器的不同部分。例如，散热器395a、395b中的一个或者多个可以通过导热膏(thermalgrease)或者导热胶(thermaladhesive)396耦合至微电子元件330的暴露表面(例如，背表面332)。
在一个示例中，覆在可以被配置用于主要提供逻辑功能的微电子元件30e上的散热器395b的至少部分，可以具有等于或者基本上等于覆在可以被配置用于主要提供存储器存储阵列功能的微电子元件30d上的散热器395a的至少部分的厚度T1的厚度T2。在一个特定示例中，覆在可以被配置用于主要提供逻辑功能的微电子元件30e上的散热器395b的至少部分可以具有比覆在可以被配置用于主要提供存储器存储阵列功能的微电子元件30d上的散热器395a的至少部分更大的厚度。
上面描述的部件可以用于多种电子系统的构建，如图7所示。例如，一种根据本发明的另一实施例的系统700包括：如上面结合其它电子部件708和710所描述的微电子组件706。在描绘的示例中，部件708是半导体芯片，而部件710是显示屏，但是也可以使用任何其它部件。当然，虽然出于图示的清楚起见在图7中仅仅图示了两个另外的部件，但是该系统可以包括任何数量的这类部件。微电子组件706可以是上面描述的任何部件。在另一变型中，可以使用任何数量的这类微电子组件706。
微电子组件706和部件708和710可以安装在由虚线示例性示出的共用壳体701中，并且必要时可以彼此电互连以形成期望的电路。在示出的示例性系统中，该系统可以包括电路板702，诸如柔性印刷电路板，并且该电路板可以包括将部件彼此互连的许多导体704，在图7中仅仅图示了其中一个导体704。然而，这仅仅是示例性的；可以使用任何适于形成电连接的结构。
壳体701描绘为是可以在例如蜂窝电话或者个人数字助理中使用的类型的便携式壳体，并且屏幕710可以暴露在壳体的表面处。在结构706包括感光元件(诸如，成像芯片)的情况下，也可以设置透镜711或者其它光学装置，用于将光路由至该结构。再次，在图7中示出的简化系统仅仅是示例性的；也可以使用上面论述的结构来制作其它系统，包括通常视为固定结构的系统，诸如台式计算机、路由器等。
虽然本文仅仅参考在图1A和图1B中示出的实施例对具有有源器件区域的硅衬底进行了描述，但是本文描述的任何部件的衬底元件均可以由硅或者介电材料制成，诸如玻璃、低k材料(即，具有小于3.5的k的材料)、陶瓷、复合物材料、或者对称或者非对称层压板，如上面所描述的。当衬底元件由硅制成时，在本文中描述的任何实施例中的任何这类衬底元件可以包括在衬底元件的一个或者多个有源器件区域中的有源半导体器件。
可以通过诸如在其公开内容以引用的方式并入本文的美国专利申请公开第2008/0246136号、第2012/0018863号、第2012/0018868号、第2012/0018893号、第2012/0018894号、第2012/0018895号和第2012/0020026号中更加详细公开的工艺等工艺，来形成在本文中所公开的开口、孔和传导元件。
虽然已经参考对个特定实施例对本文中的本发明进行了描述，但是要理解，这些实施例仅仅是对本发明的原理和应用的图示。因此，要理解，在不背离由所附权力要求书所限定的本发明的精神和范围的情况下，可以对说明性实施例进行各种修改并且可以构思出其它布置。
应理解的是，在本文中各个附属权力要求项和提出的特征可以按照与初始权力要求书中提出的方式不同的方式进行组合。也应理解的是，关于单独的实施例描述的特征可以与所描述的各个实施例中的其它实施例共享。

Claims (40)

1.一种复合中介层，包括：
衬底元件，实质上由电介质或者半导体材料中的至少一个组成，所述衬底元件具有限定出小于或等于200微米的厚度的相对的第一表面和第二表面，并且具有暴露在所述第一表面处的多个触点、以及延伸通过所述厚度的电传导结构；以及
支撑元件，具有：
本体，由电介质或者半导体材料中的至少一个形成，暴露在所述支撑元件的第二表面处，所述支撑元件的所述第二表面与所述衬底元件的所述第二表面结合，所述本体具有小于每摄氏度百万分之十二(“ppm/℃”)的热膨胀系数(“CTE”)；
开口，延伸通过所述本体的在所述支撑元件的所述第二表面与同所述支撑元件的所述第二表面相对的第一表面之间的厚度；
多个电传导过孔，在所述开口中的至少一些开口内、在所述本体的所述厚度的方向上延伸；以及
端子，暴露在所述支撑元件的所述第一表面处，所述端子被配置用于将所述中介层与在所述中介层外部的部件电连接，其中所述端子通过所述传导过孔和所述电传导结构来与所述触点电连接。
2.根据权利要求1所述的复合中介层，其中延伸通过所述衬底元件厚度的所述电传导结构包括多个传导过孔，其中在所述衬底元件的所述传导过孔中的任意两个相邻的传导过孔之间的最小间距小于或等于延伸通过所述支撑元件的所述开口的所述传导过孔中的任意两个相邻的传导过孔的之间的最小间距。
3.根据权利要求1所述的复合中介层，其中所述衬底元件的所述厚度小于所述支撑元件的所述厚度。
4.根据权利要求3所述的复合中介层，其中所述衬底元件的所述厚度小于所述支撑元件的所述厚度的五分之一。
5.根据权利要求1所述的复合中介层，其中所述支撑元件的所述厚度是所述衬底元件的所述厚度的至少1.5倍，以及其中所述支撑元件的杨氏模量大于60GPa。
6.根据权利要求1所述的复合中介层，其中所述支撑元件的所述厚度是所述衬底元件的所述厚度的至少1.5倍，以及其中所述支撑元件的杨氏模量是所述衬底的杨氏模量的至少1.3倍。
7.根据权利要求1所述的复合中介层，其中所述衬底元件实质上由半导体材料组成。
8.根据权利要求7所述的复合中介层，其中所述支撑元件的所述本体实质上由玻璃、陶瓷、或者低k材料组成。
9.根据权利要求1所述的复合中介层，其中所述支撑元件的所述本体具有与所述衬底元件的CTE相差30％以内的CTE。
10.根据权利要求1所述的复合中介层，进一步包括：顺应性介电层，沿着所述支撑元件的所述第一表面延伸，其中所述端子中的至少一些端子至少部分地覆在所述顺应性介电层上。
11.根据权利要求1所述的复合中介层，其中所述传导过孔的与所述端子相邻的端部在至少一个横向方向中的第一方向上相对于所述衬底元件可移动。
12.根据权利要求11所述的复合中介层，其中所述传导过孔被配置用于减少应力，所述应力由于与附接至所述复合中阶层的与所述传导过孔相邻的部件相关的差异热膨胀的影响、而被施加至所述复合中介层。
13.根据权利要求1所述的复合中介层，其中每个传导过孔的外表面不与所述开口中的对应的一个开口的内表面的轮廓一致。
14.根据权利要求1所述的复合中介层，其中每个传导过孔基本上完全地填充所述开口中的对应的开口。
15.根据权利要求1所述的复合中介层，其中所述传导过孔中的至少一些传导过孔是接线键合。
16.根据权利要求1所述的复合中介层，其中使所述传导过孔中的至少一些传导过孔中的每个传导过孔通过顺应性介电材料与所述每个传导过孔在其中延伸的所述开口的内表面分开。
17.根据权利要求16所述的复合中介层，其中所述开口中的至少一些开口中的每个开口在所述开口的所述内表面与所述支撑元件的所述第一表面之间限定了圆角。
18.根据权利要求1所述的复合中介层，其中使所述传导过孔中至少一些传导过孔中的每个传导过孔与所述传导过孔在其中延伸的所述开口的所述内表面通过在所述每个传导过孔与所述内表面之间延伸的空腔分开。
19.根据权利要求1所述的复合中介层，其中所述开口中的一个或多个开口中的每个开口具有在其中延伸的多个所述传导过孔。
20.根据权利要求1所述的复合中介层，其中所述开口中的一个或多个开口中的每个开口完全地填充有介电材料。
21.根据权利要求1所述的复合中介层，进一步包括：导体层，沿着所述衬底元件的所述第二表面或者所述支撑元件的所述第二表面中的至少一个延伸，所述导体层在所述传导过孔与所述电传导结构之间提供直接的电连接。
22.一种复合中介层，包括：
衬底元件，实质上由电介质或者半导体材料中的至少一个组成，所述衬底元件具有限定出小于或等于200微米的厚度的相对的第一表面和第二表面，并且具有暴露在所述第一表面处的多个触点、以及延伸通过所述厚度的电传导结构；以及
支撑元件，具有：
本体，由电介质或者半导体材料中的至少一个形成，暴露在所述支撑元件的第二表面处，所述支撑元件的所述第二表面面朝所述衬底元件的所述第二表面，所述本体具有小于12ppm/℃的CTE；
开口，延伸通过所述本体的在所述支撑元件的所述第二表面与同所述支撑元件的所述第二表面相对的第一表面之间的厚度；
多个电传导过孔，在所述开口中的至少一些开口内、在所述本体的所述厚度的方向上延伸；以及
端子，暴露在所述支撑元件的所述第一表面处，所述端子被配置用于将所述中介层与在所述中介层外部的部件电连接，其中所述端子通过所述传导过孔和所述电传导结构与所述触点电连接，
所述支撑元件通过将所述传导过孔与所述电传导结构电连接的多个传导联接单元而与所述衬底元件联接。
23.一种微电子组件，包括：
微电子元件，具有在其上承载元件触点的表面；以及
复合中介层，包括：
衬底元件，具有：相对的第一表面和第二表面、暴露在所述第一表面处的多个触点、以及延伸通过所述衬底元件的厚度的电传导结构，所述微电子元件与所述衬底元件组装在一起、从而使得所述触点中的至少一些触点与所述元件触点中的至少一些元件触点电连接；以及
支撑元件，与所述衬底元件组装在一起，所述支撑元件具有：
本体，由电介质或者半导体材料中的至少一个形成，暴露在所述支撑元件的第二表面处，所述支撑元件的所述第二表面面朝所述衬底元件的所述第二表面；
开口，延伸通过所述本体的在所述支撑元件的所述第二表面与同所述支撑元件的所述第二表面相对的第一表面之间的厚度；
多个电传导过孔，在所述开口中的至少一些开口内、在所述本体的所述厚度的方向上延伸；以及
端子，暴露在所述支撑元件的所述第一表面处，所述端子被配置用于将所述中介层与在所述微电子组件外部的部件电连接，其中所述端子通过所述传导过孔和所述电传导结构来与所述触点电连接。
24.根据权利要求23所述的微电子组件，其中所述微电子元件包含大量有源器件，用于与任何其它功能相比更提供存储器存储阵列功能。
25.根据权利要求24所述的微电子组件，进一步包括：另外的微电子元件，具有在其上承载元件触点的表面，并且包括主要被配置用于执行逻辑功能的半导体芯片，所述衬底元件的所述触点中的至少一些触点与所述另外的微电子元件的所述元件触点中的至少一些触点电连接。
26.根据权利要求23所述的微电子组件，其中所述微电子元件包括：多个被堆叠的电互连半导体芯片。
27.根据权利要求23所述的微电子组件，进一步包括：导体层，沿着所述衬底元件的所述第二表面或者所述支撑元件的所述第二表面中的至少一个延伸，所述导体层在所述传导过孔与所述电传导结构之间提供直接的电连接。
28.根据权利要求23所述的微电子组件，其中所述支撑元件通过将所述传导过孔与所述电传导结构电连接的多个传导联接单元而与所述衬底元件联接。
29.一种系统，包括：根据权利要求23所述的微电子组件，所述微电子组件被安装至电路板，所述微电子组件的所述端子中的至少一些端子联接并且电连接至暴露在所述电路板的表面处的面板触点。
30.根据权利要求29所述的系统，其中所述端子通过传导引线来电连接至所述面板触点，所述传导引线至少部分地包括接线键合。
31.根据权利要求29所述的系统，其中所述支撑元件通过将所述传导过孔与所述电传导结构电连接的第一多个传导联接单元而与所述衬底元件联接；以及其中所述支撑元件通过将所述传导过孔与所述面板触点电连接的第二多个联接单元而与所述电路板联接。
32.一种系统，包括：根据权利要求23所述的微电子组件、以及电连接至所述微电子组件的一个或多个其它电子部件。
33.根据权利要求32所述的系统，进一步包括：壳体，所述微电子组件和所述一个或多个其它电子部件与所述壳体组装在一起。
34.一种制备微电子组件的方法，包括：
使衬底元件的由电介质或者半导体材料中的至少一个形成的暴露表面与支撑元件的由电介质或者半导体材料中的至少一个形成的暴露表面彼此结合，
所述衬底元件具有限定出小于或等于200微米的厚度的相对的第一表面和第二表面，并且具有暴露在所述第一表面处的多个触点、以及延伸通过所述厚度的电传导结构，所述衬底元件的由电介质或者半导体材料中的所述至少一个形成的所述暴露表面是所述衬底元件的所述第二表面；
所述支撑元件具有本体，所述本体具有相对的第一表面和第二表面、以及小于12ppm/℃的CTE，并且所述支撑元件具有开口，所述开口在所述支撑元件的所述第一表面和所述第二表面之间延伸通过所述本体的厚度，所述支撑元件的由电介质或者半导体材料中的所述至少一个形成的所述暴露表面是所述支撑元件的所述第二表面；
形成在所述开口内延伸的电传导过孔、以及在暴露在所述支撑元件的所述第一表面处的端子，所述端子通过所述传导过孔和所述电传导结构来与所述触点电连接。
35.根据权利要求34所述的方法，其中形成所述传导过孔和所述端子的步骤，将所述端子中的至少一些端子与所述传导过孔一体化地形成，作为所述传导过孔的端部。
36.根据权利要求34所述的方法，进一步包括：形成在所述开口内延伸的顺应性介电材料，其中所述传导过孔形成为在延伸通过所述顺应性介电材料的孔内延伸。
37.根据权利要求34所述的方法，进一步包括：形成沿着所述支撑元件的所述第一表面延伸的顺应性介电层。
38.根据权利要求34所述的微电子组件，进一步包括：形成沿着所述衬底元件的所述第二表面或者所述支撑元件的所述第二表面中的至少一个延伸的导体层，所述导体层在所述传导过孔与所述电传导结构之间提供直接的电连接。
39.一种制备微电子组件的方法，包括：
将微电子元件与复合中介层组装在一起，所述微电子元件具有在其上承载元件触点的表面，所述复合中介层包括：
衬底元件，实质上由电介质或者半导体材料中的至少一个组成，所述衬底元件具有限定出小于或等于200微米的厚度的相对的第一表面和第二表面，并且具有暴露在所述第一表面处的多个触点、以及延伸通过所述厚度的电传导结构；以及
支撑元件，具有：
本体，由电介质或者半导体材料中的至少一个形成，暴露在所述支撑元件的第二表面处，所述支撑元件的所述第二表面与所述衬底元件的所述第二表面结合，所述本体具有小于12ppm/℃的CTE；
开口，延伸通过所述本体的在所述支撑元件的所述第二表面与同所述支撑元件的所述第二表面相对的第一表面之间的厚度；
多个电传导过孔，在所述开口中的至少一些开口内、在所述本体的所述厚度的方向上延伸；以及
端子，暴露在所述支撑元件的所述第一表面处，所述端子被配置用于将所述中介层与在所述中介层外部的部件电连接，其中所述端子通过所述传导过孔和所述电传导结构与所述触点电连接，
其中所述组装步骤包括：将所述衬底元件的所述触点中的至少一些触点与所述元件触点中的至少一些元件触点电连接。
40.根据权利要求39所述的方法，进一步包括：将电路板与所述支撑元件组装在一起，所述微电子组件的所述端子中的至少一些端子联接并且电连接至暴露在所述电路板的表面处的面板触点。
CN201380059169.8A 2012-09-13 2013-09-12 可调复合中介层 Pending CN105122448A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/613,611 US8963335B2 (en) 2012-09-13 2012-09-13 Tunable composite interposer
US13/613,611 2012-09-13
PCT/US2013/059520 WO2014043390A1 (en) 2012-09-13 2013-09-12 Tunable composite interposer

Publications (1)

Publication Number Publication Date
CN105122448A true CN105122448A (zh) 2015-12-02

Family

ID=49223907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380059169.8A Pending CN105122448A (zh) 2012-09-13 2013-09-12 可调复合中介层

Country Status (6)

Country Link
US (3) US8963335B2 (zh)
EP (1) EP2896069A1 (zh)
KR (1) KR20150053952A (zh)
CN (1) CN105122448A (zh)
TW (1) TWI540692B (zh)
WO (1) WO2014043390A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699039B (zh) * 2018-07-27 2020-07-11 景碩科技股份有限公司 天線載板結構
CN113924559A (zh) * 2019-06-05 2022-01-11 伊文萨思公司 层上共生网络

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957512B2 (en) * 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
TWI503934B (zh) 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9418924B2 (en) * 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
US9402312B2 (en) * 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9646917B2 (en) * 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
CN105321892B (zh) * 2014-07-17 2018-10-26 日月光半导体制造股份有限公司 半导体衬底及其制造方法
TWI575785B (zh) 2014-10-30 2017-03-21 新世紀光電股份有限公司 發光裝置
KR20160080965A (ko) 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9373590B1 (en) * 2014-12-30 2016-06-21 International Business Machines Corporation Integrated circuit bonding with interposer die
JP6637769B2 (ja) * 2015-03-05 2020-01-29 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US9543192B2 (en) * 2015-05-18 2017-01-10 Globalfoundries Singapore Pte. Ltd. Stitched devices
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) * 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US10074625B2 (en) * 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
WO2017052641A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Metal on both sides with power distributed through the silicon
US9666560B1 (en) * 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10529690B2 (en) * 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
EP3659178A4 (en) * 2017-07-24 2021-05-19 Cerebras Systems Inc. DEVICE AND METHOD FOR FASTENING SUBSTRATES WITH VARIATING COEFFICIENTS OF THERMAL EXPANSION
WO2019022902A1 (en) 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR INTERCONNECTING MULTIPLE CHIPS
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
TW201929161A (zh) * 2017-10-11 2019-07-16 美商奧克塔佛系統有限責任公司 用於系統級封裝之高效能模組
US10504854B2 (en) * 2017-12-07 2019-12-10 Intel Corporation Through-stiffener inerconnects for package-on-package apparatus and methods of assembling same
US10955671B2 (en) * 2018-03-01 2021-03-23 Invensas Corporation Stretchable film assembly with conductive traces
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11037883B2 (en) * 2018-11-16 2021-06-15 Analog Devices International Unlimited Company Regulator circuit package techniques
KR102283059B1 (ko) * 2019-03-29 2021-07-28 주식회사 네패스 반도체 패키지 및 그 제조 방법
US20220278053A1 (en) * 2019-03-29 2022-09-01 Nepes Co., Ltd. Semiconductor package and method for manufacturing same
KR20200121126A (ko) 2019-04-15 2020-10-23 삼성전자주식회사 반도체 패키지
JP7427022B2 (ja) * 2019-04-30 2024-02-02 長江存儲科技有限責任公司 ３次元相変化メモリを伴う３次元メモリデバイス
US10937736B2 (en) * 2019-06-14 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid integrated circuit package and method
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11081420B2 (en) * 2019-07-10 2021-08-03 Advanced Semiconductor Engineering, Inc. Substrate structure and semiconductor package structure
US11081473B2 (en) * 2019-08-23 2021-08-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11830783B2 (en) * 2019-10-11 2023-11-28 Intel Corporation Embedded substrate heat sink for bottom side cooling
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146510A1 (en) * 2002-02-07 2003-08-07 Ray Chien Elastomer interposer for grid array packages and method of manufacturing the same
US20050194180A1 (en) * 2004-03-02 2005-09-08 Kirby Kyle K. Compliant contact pin assembly, card system and methods thereof
CN101123242A (zh) * 2006-08-11 2008-02-13 国际商业机器公司 制造通孔和电子器件的方法
DE102009012643A1 (de) * 2008-03-10 2009-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
US20110133342A1 (en) * 2009-12-07 2011-06-09 Shinko Electric Industries Co., Ltd. Wiring board, manufacturing method of the wiring board, and semiconductor package

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
DE10059176C2 (de) 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
DE10223203B4 (de) 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US7538413B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
JP5032456B2 (ja) 2008-08-12 2012-09-26 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
JP5550280B2 (ja) 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
US20120001895A1 (en) 2010-06-30 2012-01-05 Chi-Hsin Lin Light module and display apparatus using the same
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
KR101943460B1 (ko) * 2011-02-15 2019-01-29 에스케이하이닉스 주식회사 반도체 패키지
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146510A1 (en) * 2002-02-07 2003-08-07 Ray Chien Elastomer interposer for grid array packages and method of manufacturing the same
US20050194180A1 (en) * 2004-03-02 2005-09-08 Kirby Kyle K. Compliant contact pin assembly, card system and methods thereof
CN101123242A (zh) * 2006-08-11 2008-02-13 国际商业机器公司 制造通孔和电子器件的方法
DE102009012643A1 (de) * 2008-03-10 2009-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
US20110133342A1 (en) * 2009-12-07 2011-06-09 Shinko Electric Industries Co., Ltd. Wiring board, manufacturing method of the wiring board, and semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699039B (zh) * 2018-07-27 2020-07-11 景碩科技股份有限公司 天線載板結構
CN113924559A (zh) * 2019-06-05 2022-01-11 伊文萨思公司 层上共生网络
CN113924559B (zh) * 2019-06-05 2022-11-11 伊文萨思公司 层上共生网络
US11824046B2 (en) 2019-06-05 2023-11-21 Invensas Llc Symbiotic network on layers

Also Published As

Publication number Publication date
US9780042B2 (en) 2017-10-03
US9362204B2 (en) 2016-06-07
EP2896069A1 (en) 2015-07-22
WO2014043390A1 (en) 2014-03-20
TW201417221A (zh) 2014-05-01
KR20150053952A (ko) 2015-05-19
US8963335B2 (en) 2015-02-24
US20140070423A1 (en) 2014-03-13
US20160276296A1 (en) 2016-09-22
TWI540692B (zh) 2016-07-01
US20150162216A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
CN105122448A (zh) 可调复合中介层
US9666560B1 (en) Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US8698323B2 (en) Microelectronic assembly tolerant to misplacement of microelectronic elements therein
KR101928320B1 (ko) 저-응력 비아
US7807512B2 (en) Semiconductor packages and methods of fabricating the same
KR101160405B1 (ko) 고밀도의 범프없는 빌드업 층들 및 더 낮은 밀도의 코어 또는 코어없는 기판을 포함하는 집적회로 패키지들
US9754866B2 (en) Reversed build-up substrate for 2.5D
CN106098637A (zh) 具有伪管芯的扇出堆叠系统级封装（sip）及其制造方法
JP6550140B2 (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ
CN103871991A (zh) 用于具有中介层的封装件的方法和装置
CN109087908A (zh) 封装结构、电子设备及封装方法
TWI647790B (zh) 以聚合物部件爲主的互連體
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
CN103339725B (zh) 晶圆内的柔性互连
US11862571B2 (en) Semiconductor package
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
CN112151525A (zh) 半导体裸芯及半导体封装体
US11183483B2 (en) Multichip module and electronic device
US20230352467A1 (en) Packaging structure and packaging method
TW202230653A (zh) 具有經整合構件之電子構件封裝件
CN115763468A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151202