CN109087908A - 封装结构、电子设备及封装方法 - Google Patents

封装结构、电子设备及封装方法 Download PDF

Info

Publication number
CN109087908A
CN109087908A CN201810781289.3A CN201810781289A CN109087908A CN 109087908 A CN109087908 A CN 109087908A CN 201810781289 A CN201810781289 A CN 201810781289A CN 109087908 A CN109087908 A CN 109087908A
Authority
CN
China
Prior art keywords
chip
pin
pin array
substrate
out unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810781289.3A
Other languages
English (en)
Other versions
CN109087908B (zh
Inventor
赵南
谢文旭
张晓东
符会利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810781289.3A priority Critical patent/CN109087908B/zh
Publication of CN109087908A publication Critical patent/CN109087908A/zh
Application granted granted Critical
Publication of CN109087908B publication Critical patent/CN109087908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开一种封装结构，包括基板、扇出单元及布线层，扇出单元包括第一芯片和第二芯片。第一芯片包括第一引脚阵列，第二芯片包括第二引脚阵列。扇出单元还包括第三引脚阵列，所述第一引脚阵列、所述第二引脚阵列及所述第三引脚阵列均面对所述基板设置。布线层跨接于第一引脚阵列和第二引脚阵列之间，用于将第一引脚阵列中的第一引脚连接至第二引脚阵列中的对应的第二引脚。所述基板上设有与所述基板内部布线层电连接的焊垫，第三引脚阵列连接至焊垫。本发明还公开一种电子设备和封装方法。本发明之封装结构具有制造工艺难度小、成本低及小型化的优势。

Description

封装结构、电子设备及封装方法
技术领域
本发明涉及微电子封装技术领域，特别涉及封装结构及封装方法。
背景技术
随着集成电子技术的不断发展，对芯片性能要求也日渐提高，如功能增强、尺寸减小、耗能与成本降低等，从而催生了3DIC(三维集成电路)技术及2.5D IC封装技术。硅中介层(Silicon Interposer)技术是三维集成电路及2.5D IC封装技术中实现晶圆(Die)之间互连及晶圆与基板互联的一种技术解决方案。
以2.5D IC封装为例，现有技术中的2.5D IC封装是将至少两颗晶圆通过扇出型圆级封装技术集成为扇出单元(Fan out Unit)，将扇出单元通过硅中介层封装在基板上。至少两颗晶圆之间的互联及晶圆与基板之间的互联均通过硅中介层实现。硅中介层技术方案使用半导体工艺在硅片上制作线宽、节点间距都比树脂基板小得多的互连线路。从而不同功能的芯片(比如CPU(中央处理单元)、DRAM(动态随机存取存储器)等)可以连到同一块硅中介层上面，通过硅中介层完成大量运算和数据交流。硅中介层通过硅通孔(TSV,throughsilicon via)技术实现布线，然而，硅通孔制作工艺是深度离子刻蚀技术(DRIE)，而硅通孔填充工艺为先通过物理气相沉积技术(PVD)在硅通孔内表面生长一层籽晶层，然后用电镀法完成。
可见，现有技术中的2.5D IC封装的实现方案具有工艺难度大、生产成本高的缺点。而且硅中介层的尺寸大于所有晶圆尺寸之和，大尺寸的硅中介层导致其耗材高(即成本高)，使得2.5D IC封装的成本再度提高，也不利于封装结构的小型化。
发明内容
本发明提供一种工艺难度小、低成本及小型化的封装结构有具有所述封装结构的电子设备，本发明还提供制造所述封装结构的封装方法。
为了实现上述目的，本发明实施方式提供如下技术方案：
第一方面，本发明提供一种封装结构，包括基板、扇出单元及布线层，所述扇出单元包括第一芯片和第二芯片，所述第一芯片包括第一引脚阵列，所述第二芯片包括第二引脚阵列，所述扇出单元还包括第三引脚阵列，所述第一引脚阵列、所述第二引脚阵列及所述第三引脚阵列均面对所述基板设置，所述第一引脚阵列包括多个第一引脚，所述第二引脚阵列包括多个第二引脚，所述第三引脚阵列包括多个第三引脚；所述布线层跨接于所述第一引脚阵列和所述第二引脚阵列之间，用于将所述第一引脚阵列中的每个第一引脚连接至所述第二引脚阵列中对应的第二引脚，以实现所述第一芯片和所述第二芯片之间的电连接；所述基板上设有与所述基板内部布线层电连接的焊垫，所述第三引脚连接至所述焊垫，以实现所述扇出单元与所述基板之间的电连接。具体的实施方式中，所述第一芯片的类型可以为存储芯片、或3D叠层芯片模组、或者硅晶圆、或者覆晶封装结构、或者被动元件。第二芯片与第一芯片可以为相同的类型，也可以为不同的类型。所述第三引脚阵列中的各第三引脚呈柱状或球状，所述第三引脚的材质为铜或锡或铅。
优选的实施方式中，所述第一芯片和所述第二芯片相邻设置，所述第一引脚阵列与所述第二引脚阵列相邻设置，且所述第三引脚阵列位于所述扇出单元之除所述第一引脚阵列和所述第二引脚阵列之外的区域。
本发明之封装结构的有益效果在于：通过布线层跨接于所述第一引脚阵列和所述第二引脚阵列之间，用于将所述第一引脚阵列中的第一引脚连接至所述第二引脚阵列中的对应的第二引脚，以实现所述第一芯片和所述第二芯片之间的电连接，无需设置具有通孔结构的中介板，而且，因为布线层的制作工艺简单(通过普通的增层工艺即可实现)，成本也低；且通过第三引脚阵列与基板的直接连接，使得扇出单元与基板之间的连接无需设置大面积的中介板，也省去了在中介板是制作通孔的工艺(现有技术中就是通过硅中介层上的硅通孔(TSV,through silicon via)技术实现扇出单元与基板之间电连接的布线，造成工艺难度大，成本高)。因此本发明具有工艺难度小，成本低的优势，在此基础上，本发明之扇出单元与基板之间的电连接布线结构也有利于封装结构的小型化的设计。
结合第一方面，在第一种可能的实施方式中，所述封装结构还包括设于所述扇出单元与所述基板之间的中介板，所述布线层形成在所述中介板的表面。在中介板上设置布线层，再将中介板安装至扇出单元，制作工艺易于实现。
结合第一方面之第一种可能的实施方式，在第二种可能的实施方式中，所述中介板的材质为硅或玻璃或有机基板。
结合第一方面之第一种可能的实施方式，在第三种可能的实施方式中，所述中介板与所述基板之间彼此隔离，隔离的架构增加布线层上的走线的信号隔离度，利于高密度信号的传输。其它实施方式中，中介板与基板也可以通过设置绝缘层形成层叠接触架构，层叠接触的架构可以将尺寸做的尽量小。
结合第一方面，在第四种可能的实施方式中，所述布线层形成于所述第一引脚阵列和所述第二引脚阵列的面对所述基板的表面。这种实施方式直接在扇出单元上设置布线层，使得封装结构的元件数量得到简化(无需中介板)，亦可以将尺寸做的尽量小。
结合第一方面，在第五种可能的实施方式中，所述布线层包括依次层叠设置的第一线路层、参考层及第二线路层，所述参考层为所述第一线路层和所述第二线路层的参考面。参考面的设置有利于提高信号质量和改善信号间的串扰。
结合第一方面，在第六种可能的实施方式中，所述第一芯片的表面和所述第二芯片的表面形成所述扇出单元的散热表面，所以散热表面位于所述扇出单元之远离所述基板的一侧的表面上，本实施方式之封装结构的散热性能好，可以提升封装结构的使用寿命和工作稳定性。
结合第一方面之第六种可能的实施方式，在第七种可能的实施方式中，所述封装结构还包括散热片，所述散热片将所述扇出单元遮罩在所述基板上，且所述散热片与所述散热表面接触。散热片的设计进一步地提升了封装结构的散热性能及使用寿命和工作稳定性。
结合第一方面之第六种可能的实施方式，在第八种可能的实施方式中，所述封装结构还包括散热片和导热胶，所述散热片将所述扇出单元遮罩在所述基板上，所述导热胶设于所述散热表面与所述散热片之间。导热胶使得散热片与扇出单元之间具有良好的贴合度，增强的散热性能。
第二方面，本发明提供一种电子设备，所述电子设备包括第一方面任意一种实施方式所述的封装结构。
第三方面，本发明提供一种封装方法，包括：
制作扇出单元，所述扇出单元包括第一芯片和第二芯片，所述第一芯片包括第一引脚阵列，所述第二芯片包括第二引脚阵列，所述扇出单元还包括第三引脚阵列，所述第一引脚阵列、所述第二引脚阵列及所述第三引脚阵列均面对所述基板设置，所述第一引脚阵列包括多个第一引脚，所述第二引脚阵列包括多个第二引脚，所述第三引脚阵列包括多个第三引脚；
制作布线层，所述布线层跨接于所述第一引脚阵列和所述第二引脚阵列之间，用于将所述第一引脚阵列中的每个第一引脚连接至所述第二引脚阵列中对应的第二引脚，实现所述第一芯片和所述第二芯片之间的电连接；及
将所述第三引脚阵列连接至基板，所述基板上设有与所述基板内部布线层电连接的焊垫，所述第三引脚连接至所述焊垫，以实现将所述扇出单元安装至且电连接于所述基板。
本发明之封装方法的有益效果在于：通过布线层跨接于所述第一引脚阵列和所述第二引脚阵列之间，用于将所述第一引脚阵列中的第一引脚连接至所述第二引脚阵列中的对应的第二引脚，以实现所述第一芯片和所述第二芯片之间的电连接，无需设置具有通孔结构的中介板，而且，因为布线层的制作工艺简单(通过普通的增层工艺即可实现)，成本也低；且通过第三引脚阵列与基板的直接连接，使得扇出单元与基板之间的连接无需设置大面积的中介板，也省去了在中介板是制作通孔的工艺(现有技术中就是通过硅中介层上的硅通孔(TSV,through silicon via)技术实现扇出单元与基板之间电连接的布线，造成工艺难度大，成本高)。因此本发明具有工艺难度小，成本低的优势，在此基础上，本发明之扇出单元与基板之间的电连接布线结构也有利于封装结构的小型化的设计。
具体的实施方式中，所述第一芯片的类型可以为存储芯片、或3D叠层芯片模组、或者硅晶圆、或者覆晶封装结构、或者被动元件。第二芯片与第一芯片可以为相同的类型，也可以为不同的类型。所述第三引脚阵列中的各第三引脚呈柱状或球状，所述第三引脚的材质为铜或锡或铅。
结合第三方面，在第一种可能的实施方式中，所述制作扇出单元的步骤包括：采用模塑料对所述第一芯片和所述第二芯片进行模封形成所述扇出单元，所述第一芯片与所述第二芯处之间的距离小于等于50um，所述第一芯片和所述第二芯片的侧面被所述模塑料包裹，所述第一芯片和所述第二芯片的正面形成所述扇出单元的外表面，所述第一引脚阵列和所述第二引脚阵列分别设于所述第一芯片的正面和所述第二芯片的正面。
进一步而言，第一引脚阵列的密度和第二引脚阵列的密度均小于第三引脚阵列的密度，且各第三引脚的尺寸大于各第一引脚的尺寸，各第三引脚的尺寸亦大于各第二引脚的尺寸，第一引脚的尺寸与第二引脚的尺寸可以相同。
结合第三方面之第一种可能的实施方式，在第二种可能的实施方式中，所述制作扇出单元的步骤还包括：研磨所述扇出单元之所述第一芯片和所述第二芯片的背面的一侧，使得所述第一芯片和所述第二芯片的背面形成所述扇出单元的外表面，以形成所述扇出单元的散热表面。
结合第三方面之第二种可能的实施方式，在第三种可能的实施方式中，还包括制作散热片，将所述散热片安装至所述基板上，使得所述散热片遮罩所述扇出单元且与所述散热表面接触。
结合第三方面之第二种可能的实施方式，在第四种可能的实施方式中，还包括制作散热片，散热片为金属或非金属导热材质；在所述散热表面涂覆导热胶；将所述散热片安装至所述基板上，使得所述散热片遮罩所述扇出单元且与所述导热胶接触。
结合第三方面，在第五种可能的实施方式中，还包括提供中介板，所述布线层为在所述中介板的一个表面上依增层工艺制作的电路层；及将所述中介板贴合至所述扇出单元，且使得所述布线层将所述第一引脚阵列中的第一引脚连接至所述第二引脚阵列中的对应的第二引脚。
结合第三方面，在第六种可能的实施方式中，将所述第三引脚阵列连接至基板的过程中，还包括调节安装高度的步骤，通过调节所述第三引脚阵列与基板之间的连接结构的尺寸来改变所述扇出单元与所述基板之间的高度差。
结合第三方面，在第七种可能的实施方式中，将所述第三引脚阵列连接至基板的过程中，还包括调节安装高度的步骤，通过在所述基板上设置凹槽，且所述凹槽与所述布线层相对设置，通过所述布线层与所述凹槽配合的方式来改变所述扇出单元与所述基板之间的高度差。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本发明第一种实施方式提供的封装结构的示意图。
图2是本发明第二种实施方式提供的封装结构的示意图。
图3是本发明第三种实施方式提供的封装结构的示意图。
图4是本发明第四种实施方式提供的封装结构的示意图。
图5是本发明一种实施方式中的封装结构之布线层之第一层布线示意图，其中包括第一引脚阵列、第二引脚阵列、第三引脚阵列及基板上的焊垫。
图6是本发明一种实施方式中的封装结构之布线层之第三层布线示意图，其中包括第一引脚阵列、第二引脚阵列、第三引脚阵列及基板上的焊垫。
图7是本发明一种实施方式中的封装结构的扇出单元的示意图。
具体实施方式
本发明涉及一种封装结构和具有所述封装结构的电子设备，本发明还提供一制作所述封装结构的封装方法。下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。
图1所示为本发明第一种实施方式提供的封装结构的示意图。封装结构包括基板108、扇出单元111及布线层104，所述扇出单元111包括第一芯片101和第二芯片102。请结合参阅图7，图7示意性地表达了扇出单元111的结构，其中隐藏的线(视图方向看不到的线)用虚线表示。所述第一芯片101包括第一引脚阵列A1，其中第一引脚阵列A1包括多个第一引脚32a，所述第二芯片102包括第二引脚阵列A2，其中第二引脚阵列A2包括多个第二引脚32b。所述扇出单元111还包括第三引脚阵列A3，所述第一引脚阵列A1、所述第二引脚阵列A2及所述第三引脚A3阵列均面对所述基板108设置。第一芯片101和第二芯片102的面对基板108的表面被定义为正面，相反的表面被定义为背面，第一引脚阵列A1、第二引脚阵列A2和第三引脚阵列A3分布于第一芯片101和第二芯片102的正面。本实施方式中，第一芯片101和第二芯片102相邻设置，第一引脚阵列A1与第二引脚阵列A2相邻设置，所述第三引脚阵列A3分布于所述扇出单元111之除所述第一引脚阵列A1和所述第二引脚阵列A2之外的区域。第一芯片101和第二芯片102相邻设置表明第一芯片101和第二芯片102没有其他芯片将二者区隔开。
在图1所示的实施方式中，第一芯片101和第二芯片102上均分布有第三引脚阵列A3。其它的实施方式中，第三引脚阵列A3也可以只分布在第一芯片101和第二芯片102之一者上(如图3所示的实施例)。换言之，请参照图1，第一芯片101包括第一引脚阵列A1和第三引脚阵列A3，第二芯片102包括第二引脚阵列A2和第三引脚阵列A3。第一芯片101的第一引脚阵列A1与所述第二芯片102的第二引脚阵列A2相邻并位于扇出单元111的中心区域。第一芯片101的第三引脚阵列A3和第二芯片102的第三引脚阵列A3分布在扇出单元111的边缘区域，且分别位于第一引脚阵列A1和第二引脚阵列A2的两侧。另一种实施方式中，如图3所示，第一芯片101包括第一引脚阵列A1和第三引脚阵列A3，第二芯片102只包括第二引脚阵列A2，也就是说，图3所示的实施方式中，第三引脚阵列A3只分布在第一芯片101上。
所述第一芯片101的类型可以为存储芯片、或3D叠层芯片模组、或者硅晶圆、或者覆晶封装结构、或者被动元件。第二芯片102与第一芯片101可以为相同的类型，也可以为不同的类型。图1和图2所示的实施例中，第一芯片101和第二芯片102为相同的类型。图3所示的实施例中，第一芯片101和第二芯片102为不同的类型，例如，第一芯片101为硅晶圆，第二芯片102为3D叠层芯片模组，但不限于此种组合。
一种实施方式中，第一引脚阵列A1的密度和第二引脚阵列A2的密度均小于第三引脚阵列A3的密度。请参阅图5和图6，第一引脚阵列A1包括多个呈阵列分布的第一引脚32a，第二引脚阵列A2包括多个呈阵列分布的第二引脚32b，第三引脚阵列A3包括多个呈阵列分布的第三引脚41。各第三引脚41的尺寸大于各第一引脚32a的尺寸，各第三引脚41的尺寸亦大于各第二引脚32b的尺寸，第一引脚32a的尺寸与第二引脚32b的尺寸可以相同。
请参阅图1至图4，这四幅图中的标号A1和A2用带箭头的引线标示，表示的是第一引脚阵列A1和第二引脚阵列A2的具体设置的位置，位于箭头所示的线所代表的垂直于纸面方面的平面上。第一引脚阵列A1和第二引脚阵列A2的具体的位置位于焊球103(焊球103也可以为铜柱或锡球或铅凸块等结构)所对应的扇出单元111的表面，焊球103用于将布线层104连接于第一引脚阵列A1和第二引脚阵列A2；第三引脚阵列A3的具体的位置位于铜柱107(铜柱107亦也可以为铜柱或锡球或铅凸块等结构)所对应的扇出单元111的表面，铜柱107用于将扇出单元111连接于基板108。为了保证第一芯片101和第二芯片102之间的高密度互连，第一芯片101与第二芯片102之间的距离需要设计得尽量小，通常第一芯片101和第二芯片102之间的距离小于等于50um。
布线层104跨接于所述第一引脚阵列A1和所述第二引脚阵列A2之间，用于将所述第一引脚阵列A1中的第一引脚32a连接至所述第二引脚阵列A2中的对应的第二引脚32b，以实现所述第一芯片101和所述第二芯片102之间的电连接。一种实施方式中，布线层104通过焊球103连接至所述第一引脚阵列A1和所述第二引脚阵列A2。所述第三引脚阵列A3连接至所述基板108，以实现所述扇出单元111与所述基板108之间的电连接。一种实施方式中，第三引脚阵列A3通过铜柱107连接至基板108。基板108上设有与所述基板108的内部布线层电连接的焊垫42(如图5和图6所示)，图1至图4中基板108上焊垫的位置位于铜柱107所对应的基板108的表面，第三引脚阵列A3与焊垫42电连接，具体而言，第三引脚阵列A3与焊垫42通过铜柱107连接。
请结合参阅图5、图6和图7，第一引脚32a、第二引脚32b和第三引脚41的形状可以为但不限于球状、圆盘状或柱状结构，它们的材质可以为铜或锡或铅。第一引脚32a和第二引脚32b的形状及材质可以与第三引脚41相同或不同，本发明不做限定，优选的实施方式中，第一引脚32a和第二引脚32b的尺寸小于第三引脚41的尺寸。一种实施方式中，第一引脚32a、第二引脚32b和第三引脚41以球状为例，第一引脚32a和第二引脚32b的直径可以达到小于等于1um，第三引脚41的直径可达小于等于10um。第一引脚32a、第二引脚32b和第三引脚41可以与扇出单元111的表面齐平，也可以设计成外凸的结构或内凹结构。第一引脚32a、第二引脚32b和第三引脚41的结构类似于电路板表面焊盘的设计。
扇出单元111和基板108之间还填充有封胶体，封胶体包覆焊球103、铜柱107及布线层104，以加固封装结构。一种实施方式中，扇出单元111和基板108之间通过两次填充封胶完成封装工艺，可以先将布线层104封装至扇出单元111，布线层104和扇出单元之间填充封胶体110。再将扇出单元111通过封胶体106封装至基板108上，封胶体110和封胶体106可以为不同的材质。当然，扇出单元111和基板108之间的封装也可以在一次封装的制程中完成。
布线层104的可以设于独立的载板上，再将载板安装至扇出单元111，也可以将布线层104直接形成在扇出单元111上，无论布线层104的载体是否为扇出单元111或者为独立的载板，布线层104的制作工艺均可以通过增层工艺实现，类似现有技术中电路板表面线路层的制作方法，无需制作通孔工艺，因此，所述布线层104易于制作，成本低。具体实施方式描述如下。一种实施方式中，所述封装结构还包括设于所述扇出单元111与所述基板108之间的中介板105，所述布线层104形成在所述中介板105的表面，再将中介板105通过焊球103安装在扇出单元111的第一引脚阵列A1和第二引脚阵列A2上。所述中介板105的材质为硅或玻璃或有机基板108。所述中介板105与所述基板108之间彼此隔离。其它实施方式中，中介板105与基板108之间可以设置绝缘层形成层叠接触的架构。另一种实施方式中，所述布线层104形成于所述第一引脚阵列A1和所述第二引脚阵列A2的面对所述基板108的表面，这种实施方式中，无需要焊球103和中介板105的设计。
请参阅图2，图2所示的实施方式中，所述第一芯片101的表面和所述第二芯片102的表面形成所述扇出单元111的散热表面，所以散热表面位于所述扇出单元111之远离所述基板108的一侧的表面上。散热表面的形成有利于封装结构的散热。对于某些功耗较小或对散热要求不高的芯片，扇出单元111之远离所述基板108的一侧的表面上可以有模塑料覆盖所述第一芯片101和所述第二芯片102，即第一芯片101和所述第二芯片102不需要裸露出来，如图1所示，从而，简化工艺制成及降低加工成本。
请参阅图3和图4，所述封装结构还包括散热片112，所述散热片112将所述扇出单元111遮罩在所述基板108上，且所述散热片112与所述散热表面接触。另一种实施方式中，所述封装结构还包括散热片112和导热胶，所述散热片112将所述扇出单元111遮罩在所述基板108上，所述导热胶设于所述散热表面与所述散热片112之间，导热胶的设置有利于散热片112与扇出单元111单元之间的贴合度，增强散热效果。具体而言，散热片112包括盖体和侧壁，侧壁和盖体共同形成收容腔，侧壁的一端连接至盖体，另一端用于固定至基板108，可以通过粘胶的方式固定，也可以通过焊接、卡扣或者螺丝连接等固定方式实现侧壁与基板108之间的安装。盖体呈平板状，盖体贴合于扇出单元111的散热表面，或者盖体与散热表面之间通过导热胶连接，盖体相当于平板散热器的结构，用于传导扇出单元111的热。盖体和侧壁可以为一体式结构，也可以为分离式结构，盖体和侧壁之间可以通过焊锡焊接固定。散热片112将扇出单元111遮罩在基板108上，除了散热的功能，还有电磁屏蔽之功效。散热片112的结构还有利于封装结构的结构稳定性，降低封装结构翘曲的可能性。
一种实施方式中，所述布线层104包括依次层叠设置的第一线路层、参考层及第二线路层，所述参考层为所述第一线路层和所述第二线路层的参考面，参考层有利于提高信号质量和改善信号间的串扰。请参阅图5和图6，分别示出了第一芯片101上的第一引脚阵列A1和第三引脚阵列A3、第二芯片102上的第二引脚阵列A2和基板108上的焊垫42分布情况，在此基础上，图5亦示出了布线层104之第一线路层14的布线架构，图6亦示出了布线层104之第三线路层16的布线架构。第一芯片101设有呈阵列分布的第一引脚32a和呈阵列分布的第三引脚41，第二芯片102设有呈阵列分布的第二引脚32b，基板108上设有焊垫42，第一引脚32a和第二引脚32b之间通过布线层104连接，第三引脚41和基板108上的焊垫42之间通过铜柱107连接。第一芯片101上的第一引脚阵列A1包括第一组Z1和第二组Z2，即将第一引脚32a分成两组。第二芯片102上的第二引脚阵列A2包括第三组Z3和第四组Z4，即将第二引脚32b分成两组，第二组Z2和第三组Z3之间通过图5所示的布线层104之第一线路层14实现电连接，第一组Z1和第四组Z4之间通过图6所示的布线层104之第三线路层16实现电连接。其它的实施方式中，布线层104也可以包括第三线路层、第四线路层等，即布线层104可以包括多层线路层，具体的设计依据第一芯片101和第二芯片102之间电信号连接的情况确定。
一种实施方式中，中介板105为硅基板，中介板105上的布线层104的最小线宽线距可达到小于等于0.4um。另一种实施方式中，中介板105为扇出基板，其上的布线层104的最小线宽线距可达到小于等于2um。
本发明之封装结构中，布线层104通过在扇出单元111的表面或的中介板105的表面通过增层工艺(增层是在晶圆表面形成薄膜的加工工艺，这些薄膜可以是绝缘体、半导体或导体)即可实现，无需设置通孔结构，因此布线层104的制作工艺简单，成本也低；且通过第三引脚阵列A3与基板108的直接连接，使得扇出单元111与基板108之间的连接无需设置大面积的中介板，也省去了在中介板上制作通孔的工艺(现有技术中就是通过硅中介层上的硅通孔(TSV,through silicon via)技术实现扇出单元与基板之间电连接的布线，造成工艺难度大，成本高)。因此，本发明具有工艺难度小，成本低的优势，在此基础上，本发明之扇出单元111与基板108之间的电连接布线结构也有利于封装结构的小型化的设计。
本发明还提供一种封装方法，请结合参阅图1至图4，所述封装方法包括如下步骤：
制作扇出单元111，所述扇出单元111包括第一芯片101和第二芯片102，所述第一芯片101包括第一引脚阵列A1，所述第二芯片102包括第二引脚阵列A2，所述扇出单元111还包括第三引脚阵列A3。所述第一引脚阵列A1、所述第二引脚阵列A2及所述第三引脚A3阵列均面对所述基板108设置。具体而言，第一芯片101和第二芯片102相邻设置，所述第一引脚阵列A1与所述第二引脚阵列A2相邻，所述第三引脚阵列A3分布于所述扇出单元111之除所述第一引脚阵列A1和所述第二引脚阵列A2之外的区域。
制作布线层104，所述布线层104跨接于所述第一引脚阵列A1和所述第二引脚阵列A2之间，用于将所述第一引脚阵列A1中的第一引脚连接至所述第二引脚阵列A2中的对应的第二引脚，实现所述第一芯片101和所述第二芯片102之间的电连接。
将所述第三引脚阵列A3连接至基板108，以实现将所述扇出单元111安装至且电连接于所述基板108。基板108上设有与所述基板108的内部布线层电连接的焊垫42(如图5和图6所示)，图1至图4中基板108上焊垫的位置位于铜柱107所对应的基板108的表面，第三引脚阵列A3与焊垫42电连接，具体而言，第三引脚阵列A3与焊垫42通过铜柱107连接。
具体而言，本发一种实施方式中，所述制作扇出单元111的步骤包括：采用模塑料对所述第一芯片101和所述第二芯片102进行模封形成所述扇出单元111，本发明只是以两个芯片为例进行说明，扇出单元111可以集成多个芯片。以第一芯片101和第二芯片102为晶圆为例子，先将原始晶圆根据需要进行磨薄，第一芯片101和第二芯片102具体的厚度根据产品要求和工艺制程的要求而定，然后对原始晶圆进行切割，形成多个单颗晶圆。再将需要集成的晶圆通过重构及模塑料塑封的方法形成扇出单元111。为了保证第一芯片101和第二芯处之间高密度互连的性能要求，所述第一芯片101与所述第二芯片102之间的距离小于等于50um。所述第一芯片101和所述第二芯片102的侧面被所述模塑料包裹，且侧面被模塑料包裹的厚度可以灵活设计，通常小于5mm。
所述第一芯片101和所述第二芯片102的正面形成所述扇出单元111的外表面，所述第一引脚阵列A1、第二引脚阵列A2和第三引脚阵列A3设于所述第一芯片101和所述第二芯片102的正面。一种实施方式中，第一引脚阵列A1的密度和第二引脚阵列A2的密度均小于第三引脚阵列A3的密度。请参阅图5和图6，第一引脚阵列A1包括多个呈阵列分布的第一引脚32a，第二引脚阵列A2包括多个呈阵列分布的第二引脚32b，第三引脚阵列A3包括多个呈阵列分布的第三引脚41。各第三引脚41的尺寸大于各第一引脚32a的尺寸，各第三引脚41的尺寸亦大于各第二引脚32b的尺寸，第一引脚32a的尺寸与第二引脚32b的尺寸可以相同。
一种实施方式中，制作布线层104的步骤具体为：提供中介板105，所述布线层104为在所述中介板105的一个表面上依增层工艺制作的电路层；将所述中介板105贴合至所述扇出单元111，且使得所述布线层104电连接在第一引脚阵列A1和第二引脚阵列A2之间。具体而言，在布线层104表面制作焊球103，焊球103的数量和尺寸分别与第一引脚和第二引脚的数量和尺寸均一致，将中介板105贴合至扇出单元111的过程中，采用热风重熔或热压键合的工艺贴合，通过焊球103与第一引脚的对应配合及焊球103与和第二引脚的对应配合，以将布线层104连接在第一引脚阵列A1和第二引脚阵列A2之间，实现第一芯片101和第二芯片102之间的连接。另一种实施方式中，直接在扇出单元111的表面制作布线层104，无需中介板105和焊球103。这两种不同的实施方式中，布线层104的制作工艺均可以通过增层工艺制成，制作难度底，且具低成本的优势。布线层104采用钝化、溅射、电镀等工艺制作，走线材料可以选择铜，布线最小线宽线距离可达到小于等于0.4um。
将所述第三引脚阵列A3连接至基板108的过程中，先将铜柱107对应固定在第三引脚的位置处，再将铜柱107对准至基板108上的相应的焊垫，可以通过热风重熔或热压键合的工艺将扇出单元111贴合至基板108。
本发明之封装方法还包括调节安装高度的步骤，通过调节所述第三引脚阵列A3与基板108之间的连接结构(即图1至图4所示的铜柱107)的尺寸来改变所述扇出单元111与所述基板108之间的高度差。具体而言，可以增加扇出单元111一侧的第三引脚阵列A3上的铜柱107的尺寸来改变高度差，或者可以通过在所述基板108上增加焊盘高度的方式来改变高度差。
另一种实施方式中，调节安装高度的步骤可以通过调节布线层104与基板108之间的结构来实现。具体为：通过在所述基板108上设置凹槽1081，且所述凹槽1081与所述布线层104相对设置，通过所述布线层104与所述凹槽1081配合的方式来改变所述扇出单元111与所述基板108之间的高度差，基板108上凹槽1081的设置，使得扇出单元111与基板108之间的高度差变小，有利于封装结构小型化的设计。而且基板108与布线层104之间形成隔离，隔离的架构增加布线层104上的走线的信号隔离度，利于高密度信号的传输。
请参阅图2，本发明一种实施方式中，所述制作扇出单元111的步骤还包括：研磨所述扇出单元111之所述第一芯片101和所述第二芯片102的背面的一侧，使得所述第一芯片101和所述第二芯片102的背面形成所述扇出单元111的外表面，以形成所述扇出单元111的散热表面。散热表面外露有利于封装结构的散热。
请参阅图3，本发明一种实施方式中，所述封装方法还包括制作散热片112，将所述散热片112安装至所述基板108上，使得所述散热片112遮罩所述扇出单元111且与所述散热表面接触。
具体而言，散热片112为金属或非金属导热材质。散热片112与散热表面之间可以增设导热胶，在所述散热表面涂覆导热胶，将所述散热片112安装至所述基板108上，使得所述散热片112遮罩所述扇出单元111且与所述导热胶接触。
本发明之基板108可以为多层基板108，基板108内设有走线层。基板108的正面安装扇出单元111，在基板108的正面设置与扇出单元111的第三引脚阵列A3对应的焊垫42(请参阅图5和图6)，通过铜柱107连接在扇出单元111和基板108之间。基板108的背面用于与电子设备中的电路板连接，如图1至图4所示，基板108的背面设置焊球109，通过焊球109将封装结构连接至电子设备的电路板上。通过布线层104实现第一芯片101和第二芯片102之间的布线，基板108上的布线层104数就可以得到降低，布线层104与基板108相比较，布线层104面积小且单纯实现第一芯片101与第二芯片102之间的布线，无需在大面积上的基板108上制作更多的布线层104，因此，可以降低封装结构的成本。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (19)

1.一种封装结构，其特征在于，包括基板、扇出单元及布线层，所述扇出单元包括第一芯片和第二芯片，所述第一芯片包括第一引脚阵列，所述第二芯片包括第二引脚阵列，所述扇出单元还包括第三引脚阵列，所述第一引脚阵列、所述第二引脚阵列及所述第三引脚阵列均面对所述基板设置，所述第一引脚阵列包括多个第一引脚，所述第二引脚阵列包括多个第二引脚，所述第三引脚阵列包括多个第三引脚；所述布线层跨接于所述第一引脚阵列和所述第二引脚阵列之间，用于将所述第一引脚阵列中的每个第一引脚连接至所述第二引脚阵列中对应的第二引脚，以实现所述第一芯片和所述第二芯片之间的电连接；所述基板上设有与所述基板内部布线层电连接的焊垫，所述第三引脚连接至所述焊垫，以实现所述扇出单元与所述基板之间的电连接。
2.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括设于所述扇出单元与所述基板之间的中介板，所述布线层形成在所述中介板的表面。
3.如权利要求2所述的封装结构，其特征在于，所述中介板的材质为硅或玻璃或有机基板。
4.如权利要求2或3所述的封装结构，其特征在于，所述中介板与所述基板之间彼此隔离。
5.如权利要求1所述的封装结构，其特征在于，所述布线层形成于所述第一引脚阵列和所述第二引脚阵列的面对所述基板的表面。
6.如权利要求1-5任意一项所述的封装结构，其特征在于，所述布线层包括依次层叠设置的第一线路层、参考层及第二线路层，所述参考层为所述第一线路层和所述第二线路层的参考面。
7.如权利要求1至6中任一项所述的封装结构，其特征在于，所述第一芯片的表面和所述第二芯片的表面以形成所述扇出单元的散热表面，所以散热表面位于所述扇出单元之远离所述基板的一侧的表面上。
8.如权利要求7所述的封装结构，其特征在于，所述封装结构还包括散热片，所述散热片将所述扇出单元遮罩在所述基板上，且所述散热片与所述散热表面接触。
9.如权利要求7所述的封装结构，其特征在于，所述封装结构还包括散热片和导热胶，所述散热片将所述扇出单元遮罩在所述基板上，所述导热胶设于所述散热表面与所述散热片之间。
10.如权利要求1-9任意一项所述的封装结构，其特征在于，所述第一芯片和所述第二芯片相邻设置，所述第一引脚阵列与所述第二引脚阵列相邻设置，且所述第三引脚阵列位于所述扇出单元之除所述第一引脚阵列和所述第二引脚阵列之外的区域。
11.一种电子设备，其特征在于，所述电子设备包括如权利要求1至10任意一项所述的封装结构。
12.一种封装方法，其特征在于，包括：
制作扇出单元，所述扇出单元包括第一芯片和第二芯片，所述第一芯片包括第一引脚阵列，所述第二芯片包括第二引脚阵列，所述扇出单元还包括第三引脚阵列，所述第一引脚阵列包括多个第一引脚，所述第二引脚阵列包括多个第二引脚，所述第三引脚阵列包括多个第三引脚；
制作布线层，所述布线层跨接于所述第一引脚阵列和所述第二引脚阵列之间，用于将所述第一引脚阵列中的每个第一引脚连接至所述第二引脚阵列中对应的第二引脚，实现所述第一芯片和所述第二芯片之间的电连接；及
将所述第三引脚阵列连接至基板，所述基板上设有与所述基板内部布线层电连接的焊垫，所述第三引脚连接至所述焊垫，以实现将所述扇出单元安装至且电连接于所述基板。
13.如权利要求12所述的封装方法，其特征在于，所述制作扇出单元的步骤包括：采用模塑料对所述第一芯片和所述第二芯片进行模封形成所述扇出单元，所述第一芯片与所述第二芯处之间的距离小于等于50um，所述第一芯片和所述第二芯片的侧面被所述模塑料包裹，所述第一芯片和所述第二芯片的正面形成所述扇出单元的外表面，所述第一引脚阵列和所述第二引脚阵列分别设于所述第一芯片的正面和所述第二芯片的正面，所述第一引脚阵列和所述第二引脚阵列相邻，所述第三引脚阵列位于所述扇出单元之除所述第一引脚阵列和所述第二引脚阵列之外的区域。
14.如权利要求13所述的封装方法，其特征在于，所述制作扇出单元的步骤还包括：研磨所述扇出单元之所述第一芯片和所述第二芯片的背面的一侧，使得所述第一芯片和所述第二芯片的背面形成所述扇出单元的外表面，以形成所述扇出单元的散热表面。
15.如权利要求14所述的封装方法，其特征在于，还包括制作散热片，将所述散热片安装至所述基板上，使得所述散热片遮罩所述扇出单元且与所述散热表面接触。
16.如权利要求14所述的封装方法，其特征在于，还包括制作散热片；在所述散热表面涂覆导热胶；将所述散热片安装至所述基板上，使得所述散热片遮罩所述扇出单元且与所述导热胶接触。
17.如权利要求12-16任意一项所述的封装方法，其特征在于，还包括提供中介板，所述布线层为在所述中介板的一个表面上依增层工艺制作的电路层；及
将所述中介板贴合至所述扇出单元，且使得所述布线层将所述第一引脚阵列中的第一引脚连接至所述第二引脚阵列中的对应的第二引脚。
18.如权利要求12-17任意一项所述的封装方法，其特征在于，将所述第三引脚阵列连接至基板的过程中，还包括调节安装高度的步骤，通过调节所述第三引脚阵列与基板之间的连接结构的尺寸来改变所述扇出单元与所述基板之间的高度差。
19.如权利要求12-18任意一项所述的封装方法，其特征在于，将所述第三引脚阵列连接至基板的过程中，还包括调节安装高度的步骤，通过在所述基板上设置凹槽，且所述凹槽与所述布线层相对设置，通过所述布线层与所述凹槽配合的方式来改变所述扇出单元与所述基板之间的高度差。
CN201810781289.3A 2015-12-31 2015-12-31 封装结构、电子设备及封装方法 Active CN109087908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810781289.3A CN109087908B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810781289.3A CN109087908B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法
CN201511030490.0A CN105655310B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201511030490.0A Division CN105655310B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法

Publications (2)

Publication Number Publication Date
CN109087908A true CN109087908A (zh) 2018-12-25
CN109087908B CN109087908B (zh) 2020-10-27

Family

ID=56491250

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810781289.3A Active CN109087908B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法
CN201511030490.0A Active CN105655310B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201511030490.0A Active CN105655310B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法

Country Status (7)

Country Link
US (1) US20180308789A1 (zh)
EP (1) EP3399547A4 (zh)
KR (1) KR102115874B1 (zh)
CN (2) CN109087908B (zh)
BR (1) BR112018013514A2 (zh)
TW (1) TWI644407B (zh)
WO (1) WO2017114323A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022021018A1 (zh) * 2020-07-27 2022-02-03 广东省半导体产业技术研究院 芯片精细线路扇出封装结构及其制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法
CN106376178A (zh) * 2016-09-09 2017-02-01 青岛海信电器股份有限公司 终端设备
CN110383296A (zh) * 2017-04-07 2019-10-25 英特尔公司 用于提供深度堆叠的自动程序合成的系统和方法
CN106960828A (zh) * 2017-05-11 2017-07-18 西安电子科技大学 倒装芯片式半导体封装结构
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
EP3659177B1 (en) 2017-08-25 2023-10-25 Huawei Technologies Co., Ltd. Semiconductor module and method for manufacturing the same
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
CN109994438B (zh) 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices
CN111554658A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN111554656A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN111554627B (zh) * 2020-04-30 2022-10-11 通富微电子股份有限公司 一种芯片封装方法
CN111554613A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554655A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
CN111883513A (zh) 2020-06-19 2020-11-03 北京百度网讯科技有限公司 芯片封装结构及电子设备
CN113764396B (zh) * 2021-05-19 2023-11-24 浙江毫微米科技有限公司 基于重布线层的半导体封装结构及其封装方法
CN114937609B (zh) * 2022-04-15 2023-09-22 盛合晶微半导体(江阴)有限公司 一种2.5d/3d电子封装结构及其制备方法
CN114937608B (zh) * 2022-04-15 2023-08-08 盛合晶微半导体(江阴)有限公司 一种高密度互连的封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887289A (zh) * 2012-12-20 2014-06-25 英特尔公司 高密度互连器件及方法
CN104733436A (zh) * 2013-12-18 2015-06-24 英特尔公司 具有嵌入式桥的集成电路封装
US20150235936A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
CN105097729A (zh) * 2014-05-22 2015-11-25 爱思开海力士有限公司 多芯片封装体及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024761B1 (ko) * 2008-12-15 2011-03-24 하나 마이크론(주) 반도체 패키지
JP5801531B2 (ja) * 2009-10-16 2015-10-28 ルネサスエレクトロニクス株式会社 半導体パッケージ及びその製造方法
US8436457B2 (en) * 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
TWI517319B (zh) * 2012-08-14 2016-01-11 鈺橋半導體股份有限公司 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TWI509759B (zh) * 2013-08-19 2015-11-21 Powertech Technology Inc 切割道在散熱片之無基板封裝構造及其製造方法
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887289A (zh) * 2012-12-20 2014-06-25 英特尔公司 高密度互连器件及方法
CN104733436A (zh) * 2013-12-18 2015-06-24 英特尔公司 具有嵌入式桥的集成电路封装
US20150235936A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
CN105097729A (zh) * 2014-05-22 2015-11-25 爱思开海力士有限公司 多芯片封装体及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022021018A1 (zh) * 2020-07-27 2022-02-03 广东省半导体产业技术研究院 芯片精细线路扇出封装结构及其制作方法

Also Published As

Publication number Publication date
KR20180098642A (ko) 2018-09-04
TW201735305A (zh) 2017-10-01
TWI644407B (zh) 2018-12-11
CN105655310A (zh) 2016-06-08
WO2017114323A1 (zh) 2017-07-06
EP3399547A1 (en) 2018-11-07
CN105655310B (zh) 2018-08-14
US20180308789A1 (en) 2018-10-25
EP3399547A4 (en) 2018-12-19
KR102115874B1 (ko) 2020-05-27
BR112018013514A2 (zh) 2018-12-11
CN109087908B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN105655310B (zh) 封装结构、电子设备及封装方法
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
JP6746667B2 (ja) 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
CN104701193B (zh) 具有片状重分布结构的电子组件
TWI518872B (zh) 具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法
CN105122448A (zh) 可调复合中介层
CN103779235A (zh) 扇出晶圆级封装结构
CN104637908A (zh) 半导体封装件和制造半导体封装件的方法
TW201921632A (zh) 屏蔽扇出型封裝之半導體裝置及製造方法
TWI764172B (zh) 封裝結構及其製造方法
US11862571B2 (en) Semiconductor package
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
CN112185912B (zh) 包含热电路的半导体组合件及其制造方法
JP2018507560A (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ
US20190043772A1 (en) Systems, methods, and apparatuses for implementing a thermal solution for 3d packaging
US20220352121A1 (en) Semiconductor package having passive support wafer
CN107845610A (zh) 基板结构及其制作方法
WO2018098650A1 (zh) 集成电路封装结构及方法
CN112151457A (zh) 封装结构及其制作方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant