TW201735305A - 封裝結構、電子設備及封裝方法 - Google Patents

封裝結構、電子設備及封裝方法 Download PDF

Info

Publication number
TW201735305A
TW201735305A TW105143816A TW105143816A TW201735305A TW 201735305 A TW201735305 A TW 201735305A TW 105143816 A TW105143816 A TW 105143816A TW 105143816 A TW105143816 A TW 105143816A TW 201735305 A TW201735305 A TW 201735305A
Authority
TW
Taiwan
Prior art keywords
wafer
pin array
fan
substrate
out unit
Prior art date
Application number
TW105143816A
Other languages
English (en)
Other versions
TWI644407B (zh
Inventor
趙南
謝文旭
張曉東
符會利
Original Assignee
華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華為技術有限公司 filed Critical 華為技術有限公司
Publication of TW201735305A publication Critical patent/TW201735305A/zh
Application granted granted Critical
Publication of TWI644407B publication Critical patent/TWI644407B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明公開一種封裝結構，包括基板、扇出單元及佈線層，扇出單元包括第一晶片和第二晶片。第一晶片包括第一引腳陣列，第二晶片包括第二引腳陣列。扇出單元還包括第三引腳陣列，第一引腳陣列、第二引腳陣列及第三引腳陣列均面對基板設置。佈線層跨接於第一引腳陣列和第二引腳陣列之間，用於將第一引腳陣列中的第一引腳連接至第二引腳陣列中的對應的第二引腳。基板上設有與基板內部佈線層電連接的焊墊，第三引腳陣列連接至焊墊。本發明還公開一種電子設備和封裝方法。本發明之封裝結構具有製造工藝難度小、成本低及小型化的優勢。

Description

封裝結構、電子設備及封裝方法
本發明有關於微電子封裝技術領域，特別有關於封裝結構及封裝方法。
隨著積體電子技術的不斷發展，對晶片(Chip)性能要求也日漸提高，如功能增强、尺寸減小、耗能與成本降低等，從而催生了3DIC（三維積體電路）技術及2.5D IC封裝技術。矽中介層（Silicon Interposer）技術是三維積體電路及2.5D IC封裝技術中實現晶粒（Die）之間互連及晶粒與基板互聯的一種技術解决方案。
以2.5D IC封裝為例，現有技術中的2.5D IC封裝是將至少兩顆晶粒藉由扇出型晶圓級封裝技術集積為扇出單元（Fan out Unit），將扇出單元經由矽中介層封裝在基板上。至少兩顆晶粒之間的互聯及晶粒與基板之間的互聯均藉由矽中介層實現。矽中介層技術方案使用半導體工藝在矽片上製作線寬、節點間距都比樹脂基板小得多的互連線路。從而不同功能的晶片（比如CPU（中央處理單元）、DRAM（動態隨機存取記憶體）等）可以連到同一塊矽中介層上面，藉由矽中介層完成大量運算和數據交流。矽中介層藉由矽通孔（TSV, through silicon via）技術實現佈線，然而，矽通孔製作工藝是深度離子刻蝕技術（DRIE），而矽通孔填充工藝為先藉由物理氣相沉積技術（PVD）在矽通孔內表面生長一層籽晶層，然後用電鍍法完成。
可見，現有技術中的2.5D IC封裝的實現方案具有工藝難度大、生産成本高的缺點。而且矽中介層的尺寸大於所有晶粒尺寸之和，大尺寸的矽中介層導致其耗材高（即成本高），使得2.5D IC封裝的成本再度提高，也不利於封裝結構的小型化。
本發明提供一種工藝難度小、低成本及小型化的封裝結構有具有所述封裝結構的電子設備，本發明還提供製造所述封裝結構的封裝方法。
為了實現上述目的，本發明實施方式提供如下技術方案： 第一方面，本發明提供一種封裝結構，包括基板、扇出單元及佈線層，所述扇出單元包括第一晶片和第二晶片，所述第一晶片包括第一引腳陣列，所述第二晶片包括第二引腳陣列，所述扇出單元還包括第三引腳陣列，所述第一引腳陣列、所述第二引腳陣列及所述第三引腳陣列均面對所述基板設置，所述第一引腳陣列包括多個第一引腳，所述第二引腳陣列包括多個第二引腳，所述第三引腳陣列包括多個第三引腳；所述佈線層跨接於所述第一引腳陣列和所述第二引腳陣列之間，用於將所述第一引腳陣列中的每個第一引腳連接至所述第二引腳陣列中對應的第二引腳，以實現所述第一晶片和所述第二晶片之間的電連接；所述基板上設有與所述基板內部佈線層電連接的焊墊，所述第三引腳連接至所述焊墊，以實現所述扇出單元與所述基板之間的電連接。具體的實施方式中，所述第一晶片的類型可以為記憶晶片、或3D疊層晶片模組、或者矽晶粒、或者覆晶封裝結構、或者被動元件。第二晶片與第一晶片可以為相同的類型，也可以為不同的類型。所述第三引腳陣列中的各第三引腳呈柱狀或球狀，所述第三引腳的材質為銅或錫或鉛。
優選的實施方式中，所述第一晶片和所述第二晶片相鄰設置，所述第一引腳陣列與所述第二引腳陣列相鄰設置，且所述第三引腳陣列位於所述扇出單元之除所述第一引腳陣列和所述第二引腳陣列之外的區域。
本發明之封裝結構的有益效果在於：藉由佈線層跨接於所述第一引腳陣列和所述第二引腳陣列之間，用於將所述第一引腳陣列中的第一引腳連接至所述第二引腳陣列中的對應的第二引腳，以實現所述第一晶片和所述第二晶片之間的電連接，無需設置具有通孔結構的中介板，而且，因為佈線層的製作工藝簡單（藉由普通的增層工藝即可實現），成本也低；且藉由第三引腳陣列與基板的直接連接，使得扇出單元與基板之間的連接無需設置大面積的中介板，也省去了在中介板是製作通孔的工藝（現有技術中就是藉由矽中介層上的矽通孔（TSV, through silicon via）技術實現扇出單元與基板之間電連接的佈線，造成工藝難度大，成本高）。因此本發明具有工藝難度小，成本低的優勢，在此基礎上，本發明之扇出單元與基板之間的電連接佈線結構也有利於封裝結構的小型化的設計。
結合第一方面，在第一種可能的實施方式中，所述封裝結構還包括設於所述扇出單元與所述基板之間的中介板，所述佈線層形成在所述中介板的表面。在中介板上設置佈線層，再將中介板安裝至扇出單元，製作工藝易於實現。
結合第一方面之第一種可能的實施方式，在第二種可能的實施方式中，所述中介板的材質為矽或玻璃或有機基板。
結合第一方面之第一種可能的實施方式，在第三種可能的實施方式中，所述中介板與所述基板之間彼此隔離，隔離的架構增加佈線層上的走線的信號隔離度，利於高密度信號的傳輸。其它實施方式中，中介板與基板也可以藉由設置絕緣層形成層疊接觸架構，層疊接觸的架構可以將尺寸做的儘量小。
結合第一方面，在第四種可能的實施方式中，所述佈線層形成於所述第一引腳陣列和所述第二引腳陣列的面對所述基板的表面。這種實施方式直接在扇出單元上設置佈線層，使得封裝結構的元件數量得到簡化（無需中介板），亦可以將尺寸做的儘量小。
結合第一方面，在第五種可能的實施方式中，所述佈線層包括依次層疊設置的第一線路層、參考層及第二線路層，所述參考層為所述第一線路層和所述第二線路層的參考面。參考面的設置有利於提高信號質量和改善信號間的串擾。
結合第一方面，在第六種可能的實施方式中，所述第一晶片的表面和所述第二晶片的表面形成所述扇出單元的散熱表面，所以散熱表面位於所述扇出單元之遠離所述基板的一側的表面上，本實施方式之封裝結構的散熱性能好，可以提升封裝結構的使用壽命和工作穩定性。
結合第一方面之第六種可能的實施方式，在第七種可能的實施方式中，所述封裝結構還包括散熱片，所述散熱片將所述扇出單元遮罩在所述基板上，且所述散熱片與所述散熱表面接觸。散熱片的設計進一步地提升了封裝結構的散熱性能及使用壽命和工作穩定性。
結合第一方面之第六種可能的實施方式，在第八種可能的實施方式中，所述封裝結構還包括散熱片和導熱膠，所述散熱片將所述扇出單元遮罩在所述基板上，所述導熱膠設於所述散熱表面與所述散熱片之間。導熱膠使得散熱片與扇出單元之間具有良好的貼合度，增强的散熱性能。
第二方面，本發明提供一種電子設備，所述電子設備包括第一方面任意一種實施方式所述的封裝結構。
第三方面，本發明提供一種封裝方法，包括： 製作扇出單元，所述扇出單元包括第一晶片和第二晶片，所述第一晶片包括第一引腳陣列，所述第二晶片包括第二引腳陣列，所述扇出單元還包括第三引腳陣列，所述第一引腳陣列、所述第二引腳陣列及所述第三引腳陣列均面對所述基板設置，所述第一引腳陣列包括多個第一引腳，所述第二引腳陣列包括多個第二引腳，所述第三引腳陣列包括多個第三引腳； 製作佈線層，所述佈線層跨接於所述第一引腳陣列和所述第二引腳陣列之間，用於將所述第一引腳陣列中的每個第一引腳連接至所述第二引腳陣列中對應的第二引腳，實現所述第一晶片和所述第二晶片之間的電連接；及 將所述第三引腳陣列連接至基板，所述基板上設有與所述基板內部佈線層電連接的焊墊，所述第三引腳連接至所述焊墊，以實現將所述扇出單元安裝至且電連接於所述基板。
本發明之封裝方法的有益效果在於：藉由佈線層跨接於所述第一引腳陣列和所述第二引腳陣列之間，用於將所述第一引腳陣列中的第一引腳連接至所述第二引腳陣列中的對應的第二引腳，以實現所述第一晶片和所述第二晶片之間的電連接，無需設置具有通孔結構的中介板，而且，因為佈線層的製作工藝簡單（藉由普通的增層工藝即可實現），成本也低；且藉由第三引腳陣列與基板的直接連接，使得扇出單元與基板之間的連接無需設置大面積的中介板，也省去了在中介板是製作通孔的工藝（現有技術中就是藉由矽中介層上的矽通孔（TSV, through silicon via）技術實現扇出單元與基板之間電連接的佈線，造成工藝難度大，成本高）。因此本發明具有工藝難度小，成本低的優勢，在此基礎上，本發明之扇出單元與基板之間的電連接佈線結構也有利於封裝結構的小型化的設計。
具體的實施方式中，所述第一晶片的類型可以為記憶晶片、或3D疊層晶片模組、或者矽晶粒、或者覆晶封裝結構、或者被動元件。第二晶片與第一晶片可以為相同的類型，也可以為不同的類型。所述第三引腳陣列中的各第三引腳呈柱狀或球狀，所述第三引腳的材質為銅或錫或鉛。
結合第三方面，在第一種可能的實施方式中，所述製作扇出單元的步驟包括：採用模塑料對所述第一晶片和所述第二晶片進行模封形成所述扇出單元，所述第一晶片與所述第二晶片之間的距離小於等於50um，所述第一晶片和所述第二晶片的側面被所述模塑料包裹，所述第一晶片和所述第二晶片的正面形成所述扇出單元的外表面，所述第一引腳陣列和所述第二引腳陣列分別設於所述第一晶片的正面和所述第二晶片的正面。
進一步而言，第一引腳陣列的密度和第二引腳陣列的密度均小於第三引腳陣列的密度，且各第三引腳的尺寸大於各第一引腳的尺寸，各第三引腳的尺寸亦大於各第二引腳的尺寸，第一引腳的尺寸與第二引腳的尺寸可以相同。
結合第三方面之第一種可能的實施方式，在第二種可能的實施方式中，所述製作扇出單元的步驟還包括：研磨所述扇出單元之所述第一晶片和所述第二晶片的背面的一側，使得所述第一晶片和所述第二晶片的背面形成所述扇出單元的外表面，以形成所述扇出單元的散熱表面。
結合第三方面之第二種可能的實施方式，在第三種可能的實施方式中，還包括製作散熱片，將所述散熱片安裝至所述基板上，使得所述散熱片遮罩所述扇出單元且與所述散熱表面接觸。
結合第三方面之第二種可能的實施方式，在第四種可能的實施方式中，還包括製作散熱片，散熱片為金屬或非金屬導熱材質；在所述散熱表面塗覆導熱膠；將所述散熱片安裝至所述基板上，使得所述散熱片遮罩所述扇出單元且與所述導熱膠接觸。
結合第三方面，在第五種可能的實施方式中，還包括提供中介板，所述佈線層為在所述中介板的一個表面上依增層工藝製作的電路層；及將所述中介板貼合至所述扇出單元，且使得所述佈線層將所述第一引腳陣列中的第一引腳連接至所述第二引腳陣列中的對應的第二引腳。
結合第三方面，在第六種可能的實施方式中，將所述第三引腳陣列連接至基板的過程中，還包括調節安裝高度的步驟，藉由調節所述第三引腳陣列與基板之間的連接結構的尺寸來改變所述扇出單元與所述基板之間的高度差。
結合第三方面，在第七種可能的實施方式中，將所述第三引腳陣列連接至基板的過程中，還包括調節安裝高度的步驟，藉由在所述基板上設置凹槽，且所述凹槽與所述佈線層相對設置，藉由所述佈線層與所述凹槽配合的方式來改變所述扇出單元與所述基板之間的高度差。
為了更清楚地說明本發明的技術方案，下面將對實施方式中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施方式，對於本領域具有通常知識者來講，在不付出進步性勞動的前提下，還可以如這些附圖獲得其他的附圖。
本發明有關於一種封裝結構和具有所述封裝結構的電子設備，本發明還提供一製作所述封裝結構的封裝方法。下面將結合本發明實施方式中的附圖，對本發明實施方式中的技術方案進行清楚、完整地描述。
圖1所示為本發明第一種實施方式提供的封裝結構的示意圖。封裝結構包括基板108、扇出單元111及佈線層104，所述扇出單元111包括第一晶片101和第二晶片102。請結合參閱圖7，圖7示意性地表達了扇出單元111的結構，其中隱藏的線（視圖方向看不到的線）用虛線表示。所述第一晶片101包括第一引腳陣列A1，其中第一引腳陣列A1包括多個第一引腳32a，所述第二晶片102包括第二引腳陣列A2， 其中第二引腳陣列A2包括多個第二引腳32b。所述扇出單元111還包括第三引腳陣列A3，所述第一引腳陣列A1、所述第二引腳陣列A2及所述第三引腳A3陣列均面對所述基板108設置。第一晶片101和第二晶片102的面對基板108的表面被定義為正面，相反的表面被定義為背面，第一引腳陣列A1、第二引腳陣列A2和第三引腳陣列A3分布於第一晶片101和第二晶片102的正面。本實施方式中，第一晶片101和第二晶片102相鄰設置，第一引腳陣列A1與第二引腳陣列A2相鄰設置，所述第三引腳陣列A3分布於所述扇出單元111之除所述第一引腳陣列A1和所述第二引腳陣列A2之外的區域。第一晶片101和第二晶片102相鄰設置表明第一晶片101和第二晶片102沒有其他晶片將二者區隔開。
在圖1所示的實施方式中，第一晶片101和第二晶片102上均分布有第三引腳陣列A3。其它的實施方式中，第三引腳陣列A3也可以只分布在第一晶片101和第二晶片102之一者上（如圖3所示的實施例）。換言之，請參照圖1，第一晶片101包括第一引腳陣列A1和第三引腳陣列A3，第二晶片102包括第二引腳陣列A2和第三引腳陣列A3。第一晶片101的第一引腳陣列A1與所述第二晶片102的第二引腳陣列A2相鄰幷位於扇出單元111的中心區域。第一晶片101的第三引腳陣列A3和第二晶片102的第三引腳陣列A3分布在扇出單元111的邊緣區域，且分別位於第一引腳陣列A1和第二引腳陣列A2的兩側。另一種實施方式中，如圖3所示，第一晶片101包括第一引腳陣列A1和第三引腳陣列A3，第二晶片102只包括第二引腳陣列A2，也就是說，圖3所示的實施方式中，第三引腳陣列A3只分布在第一晶片101上。
所述第一晶片101的類型可以為記憶晶片、或3D疊層晶片模組、或者矽晶粒、或者覆晶封裝結構、或者被動元件。第二晶片102與第一晶片101可以為相同的類型，也可以為不同的類型。圖1和圖2所示的實施例中，第一晶片101和第二晶片102為相同的類型。圖3所示的實施例中，第一晶片101和第二晶片102為不同的類型，例如，第一晶片101為矽晶粒，第二晶片102為3D疊層晶片模組，但不限於此種組合。
一種實施方式中，第一引腳陣列A1的密度和第二引腳陣列A2的密度均小於第三引腳陣列A3的密度。請參閱圖5和圖6，第一引腳陣列A1包括多個呈陣列分布的第一引腳32a，第二引腳陣列A2包括多個呈陣列分布的第二引腳32b，第三引腳陣列A3包括多個呈陣列分布的第三引腳41。各第三引腳41的尺寸大於各第一引腳32a的尺寸，各第三引腳41的尺寸亦大於各第二引腳32b的尺寸，第一引腳32a的尺寸與第二引腳32b的尺寸可以相同。
請參閱圖1至圖4，這四幅圖中的標號A1和A2用帶箭頭的引線標示，表示的是第一引腳陣列A1和第二引腳陣列A2的具體設置的位置，位於箭頭所示的線所代表的垂直於紙面方面的平面上。第一引腳陣列A1和第二引腳陣列A2的具體的位置位於焊球103（焊球103也可以為銅柱或錫球或鉛凸塊等結構）所對應的扇出單元111的表面，焊球103用於將佈線層104連接於第一引腳陣列A1和第二引腳陣列A2；第三引腳陣列A3的具體的位置位於銅柱107（銅柱107亦也可以為銅柱或錫球或鉛凸塊等結構）所對應的扇出單元111的表面，銅柱107用於將扇出單元111連接於基板108。為了保證第一晶片101和第二晶片102之間的高密度互連，第一晶片101與第二晶片102之間的距離需要設計得儘量小，通常第一晶片101和第二晶片102之間的距離小於等於50um。
佈線層104跨接於所述第一引腳陣列A1和所述第二引腳陣列A2之間，用於將所述第一引腳陣列A1中的第一引腳32a連接至所述第二引腳陣列A2中的對應的第二引腳32b，以實現所述第一晶片101和所述第二晶片102之間的電連接。一種實施方式中，佈線層104藉由焊球103連接至所述第一引腳陣列A1和所述第二引腳陣列A2。所述第三引腳陣列A3連接至所述基板108，以實現所述扇出單元111與所述基板108之間的電連接。一種實施方式中，第三引腳陣列A3藉由銅柱107連接至基板108。基板108上設有與所述基板108的內部佈線層電連接的焊墊42（如圖5和圖6所示），圖1至圖4中基板108上焊墊的位置位於銅柱107所對應的基板108的表面，第三引腳陣列A3與焊墊42電連接，具體而言，第三引腳陣列A3與焊墊42藉由銅柱107連接。
請結合參閱圖5、圖6和圖7，第一引腳32a、第二引腳32b和第三引腳41的形狀可以為但不限於球狀、圓盤狀或柱狀結構，它們的材質可以為銅或錫或鉛。第一引腳32a和第二引腳32b的形狀及材質可以與第三引腳41相同或不同，本發明不做限定，優選的實施方式中，第一引腳32a和第二引腳32b的尺寸小於第三引腳41的尺寸。一種實施方式中，第一引腳32a、第二引腳32b和第三引腳41以球狀為例，第一引腳32a和第二引腳32b的直徑可以達到小於等於1um，第三引腳41的直徑可達小於等於10um。第一引腳32a、第二引腳32b和第三引腳41可以與扇出單元111的表面齊平，也可以設計成外凸的結構或內凹結構。第一引腳32a、第二引腳32b和第三引腳41的結構類似於電路板表面焊盤的設計。
扇出單元111和基板108之間還填充有封膠體，封膠體包覆焊球103、銅柱107及佈線層104，以加固封裝結構。一種實施方式中，扇出單元111和基板108之間藉由兩次填充封膠完成封裝工藝，可以先將佈線層104封裝至扇出單元111，佈線層104和扇出單元之間填充封膠體110。再將扇出單元111藉由封膠體106封裝至基板108上，封膠體110和封膠體106可以為不同的材質。當然，扇出單元111和基板108之間的封裝也可以在一次封裝的製程中完成。
佈線層104的可以設於獨立的載板上，再將載板安裝至扇出單元111，也可以將佈線層104直接形成在扇出單元111上，無論佈線層104的載體是否為扇出單元111或者為獨立的載板，佈線層104的製作工藝均可以藉由增層工藝實現，類似現有技術中電路板表面線路層的製作方法，無需製作通孔工藝，因此，所述佈線層104易於製作，成本低。具體實施方式描述如下。一種實施方式中，所述封裝結構還包括設於所述扇出單元111與所述基板108之間的中介板105，所述佈線層104形成在所述中介板105的表面，再將中介板105藉由焊球103安裝在扇出單元111的第一引腳陣列A1和第二引腳陣列A2上。所述中介板105的材質為矽或玻璃或有機基板108。所述中介板105與所述基板108之間彼此隔離。其它實施方式中，中介板105與基板108之間可以設置絕緣層形成層疊接觸的架構。另一種實施方式中，所述佈線層104形成於所述第一引腳陣列A1和所述第二引腳陣列A2的面對所述基板108的表面，這種實施方式中，無需要焊球103和中介板105的設計。
請參閱圖2，圖2所示的實施方式中，所述第一晶片101的表面和所述第二晶片102的表面形成所述扇出單元111的散熱表面，所以散熱表面位於所述扇出單元111之遠離所述基板108的一側的表面上。散熱表面的形成有利於封裝結構的散熱。對於某些功耗較小或對散熱要求不高的晶片，扇出單元111之遠離所述基板108的一側的表面上可以有模塑料覆蓋所述第一晶片101和所述第二晶片102，即第一晶片101和所述第二晶片102不需要裸露出來，如圖1所示，從而，簡化工藝製成及降低加工成本。
請參閱圖3和圖4，所述封裝結構還包括散熱片112，所述散熱片112將所述扇出單元111遮罩在所述基板108上，且所述散熱片112與所述散熱表面接觸。另一種實施方式中，所述封裝結構還包括散熱片112和導熱膠，所述散熱片112將所述扇出單元111遮罩在所述基板108上，所述導熱膠設於所述散熱表面與所述散熱片112之間，導熱膠的設置有利於散熱片112與扇出單元111單元之間的貼合度，增强散熱效果。具體而言，散熱片112包括蓋體和側壁，側壁和蓋體共同形成收容腔，側壁的一端連接至蓋體，另一端用於固定至基板108，可以藉由黏膠的方式固定，也可以藉由焊接、卡扣或者螺絲連接等固定方式實現側壁與基板108之間的安裝。蓋體呈平板狀，蓋體貼合於扇出單元111的散熱表面，或者蓋體與散熱表面之間藉由導熱膠連接，蓋體相當於平板散熱器的結構，用於傳導扇出單元111的熱。蓋體和側壁可以為一體式結構，也可以為分離式結構，蓋體和側壁之間可以藉由焊錫焊接固定。散熱片112將扇出單元111遮罩在基板108上，除了散熱的功能，還有電磁屏蔽之功效。散熱片112的結構還有利於封裝結構的結構穩定性，降低封裝結構翹曲的可能性。
一種實施方式中，所述佈線層104包括依次層疊設置的第一線路層、參考層及第二線路層，所述參考層為所述第一線路層和所述第二線路層的參考面，參考層有利於提高信號質量和改善信號間的串擾。請參閱圖5和圖6，分別示出了第一晶片101上的第一引腳陣列A1和第三引腳陣列A3、第二晶片102上的第二引腳陣列A2和基板108上的焊墊42分布情况，在此基礎上，圖5亦示出了佈線層104之第一線路層14的佈線架構，圖6亦示出了佈線層104之第二線路層16的佈線架構。第一晶片101設有呈陣列分布的第一引腳32a和呈陣列分布的第三引腳41，第二晶片102設有呈陣列分布的第二引腳32b，基板108上設有焊墊42，第一引腳32a和第二引腳32b之間藉由佈線層104連接，第三引腳41和基板108上的焊墊42之間藉由銅柱107連接。第一晶片101上的第一引腳陣列A1包括第一組Z1和第二組Z2，即將第一引腳32a分成兩組。第二晶片102上的第二引腳陣列A2包括第三組Z3和第四組Z4，即將第二引腳32b分成兩組，第二組Z2和第三組Z3之間藉由圖5所示的佈線層104之第一線路層14實現電連接，第一組Z1和第四組Z4之間藉由圖6所示的佈線層104之第二線路層16實現電連接。其它的實施方式中，佈線層104也可以包括第三線路層、第四線路層等，即佈線層104可以包括多層線路層，具體的設計依據第一晶片101和第二晶片102之間電信號連接的情况確定。
一種實施方式中，中介板105為矽基板，中介板105上的佈線層104的最小線寬線距可達到小於等於0.4um。另一種實施方式中，中介板105為扇出基板，其上的佈線層104的最小線寬線距可達到小於等於2um。
本發明之封裝結構中，佈線層104藉由在扇出單元111的表面或的中介板105的表面藉由增層工藝（增層是在晶粒表面形成薄膜的加工工藝，這些薄膜可以是絕緣體、半導體或導體）即可實現，無需設置通孔結構，因此佈線層104的製作工藝簡單，成本也低；且藉由第三引腳陣列A3與基板108的直接連接，使得扇出單元111與基板108之間的連接無需設置大面積的中介板，也省去了在中介板上製作通孔的工藝（現有技術中就是藉由矽中介層上的矽通孔（TSV, through silicon via）技術實現扇出單元與基板之間電連接的佈線，造成工藝難度大，成本高）。因此，本發明具有工藝難度小，成本低的優勢，在此基礎上，本發明之扇出單元111與基板108之間的電連接佈線結構也有利於封裝結構的小型化的設計。
本發明還提供一種封裝方法，請結合參閱圖1至圖4，所述封裝方法包括如下步驟： 製作扇出單元111，所述扇出單元111包括第一晶片101和第二晶片102，所述第一晶片101包括第一引腳陣列A1，所述第二晶片102包括第二引腳陣列A2，所述扇出單元111還包括第三引腳陣列A3。所述第一引腳陣列A1、所述第二引腳陣列A2及所述第三引腳A3陣列均面對所述基板108設置。具體而言，第一晶片101和第二晶片102相鄰設置，所述第一引腳陣列A1與所述第二引腳陣列A2相鄰，所述第三引腳陣列A3分布於所述扇出單元111之除所述第一引腳陣列A1和所述第二引腳陣列A2之外的區域。
製作佈線層104，所述佈線層104跨接於所述第一引腳陣列A1和所述第二引腳陣列A2之間，用於將所述第一引腳陣列A1中的第一引腳連接至所述第二引腳陣列A2中的對應的第二引腳，實現所述第一晶片101和所述第二晶片102之間的電連接。
將所述第三引腳陣列A3連接至基板108，以實現將所述扇出單元111安裝至且電連接於所述基板108。基板108上設有與所述基板108的內部佈線層電連接的焊墊42（如圖5和圖6所示），圖1至圖4中基板108上焊墊的位置位於銅柱107所對應的基板108的表面，第三引腳陣列A3與焊墊42電連接，具體而言，第三引腳陣列A3與焊墊42藉由銅柱107連接。
具體而言，本發一種實施方式中，所述製作扇出單元111的步驟包括：採用模塑料對所述第一晶片101和所述第二晶片102進行模封形成所述扇出單元111，本發明只是以兩個晶片為例進行說明，扇出單元111可以積體多個晶片。以第一晶片101和第二晶片102為晶粒為例子，先將原始晶粒根據需要進行磨薄，第一晶片101和第二晶片102具體的厚度根據産品要求和工藝製程的要求而定，然後對原始晶粒進行切割，形成多個單顆晶粒。再將需要積體的晶粒藉由重構及模塑料塑封的方法形成扇出單元111。為了保證第一晶片101和第二晶片之間高密度互連的性能要求，所述第一晶片101與所述第二晶片102之間的距離小於等於50um。所述第一晶片101和所述第二晶片102的側面被所述模塑料包裹，且側面被模塑料包裹的厚度可以靈活設計，通常小於5mm。
所述第一晶片101和所述第二晶片102的正面形成所述扇出單元111的外表面，所述第一引腳陣列A1、第二引腳陣列A2和第三引腳陣列A3設於所述第一晶片101和所述第二晶片102的正面。一種實施方式中，第一引腳陣列A1的密度和第二引腳陣列A2的密度均小於第三引腳陣列A3的密度。請參閱圖5和圖6，第一引腳陣列A1包括多個呈陣列分布的第一引腳32a，第二引腳陣列A2包括多個呈陣列分布的第二引腳32b，第三引腳陣列A3包括多個呈陣列分布的第三引腳41。各第三引腳41的尺寸大於各第一引腳32a的尺寸，各第三引腳41的尺寸亦大於各第二引腳32b的尺寸，第一引腳32a的尺寸與第二引腳32b的尺寸可以相同。
一種實施方式中，製作佈線層104的步驟具體為：提供中介板105，所述佈線層104為在所述中介板105的一個表面上依增層工藝製作的電路層；將所述中介板105貼合至所述扇出單元111，且使得所述佈線層104電連接在第一引腳陣列A1和第二引腳陣列A2之間。具體而言，在佈線層104表面製作焊球103，焊球103的數量和尺寸分別與第一引腳和第二引腳的數量和尺寸均一致，將中介板105貼合至扇出單元111的過程中，採用熱風重熔或熱壓鍵合的工藝貼合，藉由焊球103與第一引腳的對應配合及焊球103與和第二引腳的對應配合，以將佈線層104連接在第一引腳陣列A1和第二引腳陣列A2之間，實現第一晶片101和第二晶片102之間的連接。另一種實施方式中，直接在扇出單元111的表面製作佈線層104，無需中介板105和焊球103。這兩種不同的實施方式中，佈線層104的製作工藝均可以藉由增層工藝製成，製作難度底，且具低成本的優勢。佈線層104採用鈍化、濺射、電鍍等工藝製作，走線材料可以選擇銅，佈線最小線寬線距離可達到小於等於0.4um。
將所述第三引腳陣列A3連接至基板108的過程中，先將銅柱107對應固定在第三引腳的位置處，再將銅柱107對準至基板108上的相應的焊墊，可以藉由熱風重熔或熱壓鍵合的工藝將扇出單元111貼合至基板108。
本發明之封裝方法還包括調節安裝高度的步驟，藉由調節所述第三引腳陣列A3與基板108之間的連接結構（即圖1至圖4所示的銅柱107）的尺寸來改變所述扇出單元111與所述基板108之間的高度差。具體而言，可以增加扇出單元111一側的第三引腳陣列A3上的銅柱107的尺寸來改變高度差，或者可以藉由在所述基板108上增加焊盤高度的方式來改變高度差。
另一種實施方式中，調節安裝高度的步驟可以藉由調節佈線層104與基板108之間的結構來實現。具體為：藉由在所述基板108上設置凹槽1081，且所述凹槽1081與所述佈線層104相對設置，藉由所述佈線層104與所述凹槽1081配合的方式來改變所述扇出單元111與所述基板108之間的高度差，基板108上凹槽1081的設置，使得扇出單元111與基板108之間的高度差變小，有利於封裝結構小型化的設計。而且基板108與佈線層104之間形成隔離，隔離的架構增加佈線層104上的走線的信號隔離度，利於高密度信號的傳輸。
請參閱圖2，本發明一種實施方式中，所述製作扇出單元111的步驟還包括：研磨所述扇出單元111之所述第一晶片101和所述第二晶片102的背面的一側，使得所述第一晶片101和所述第二晶片102的背面形成所述扇出單元111的外表面，以形成所述扇出單元111的散熱表面。散熱表面外露有利於封裝結構的散熱。
請參閱圖3，本發明一種實施方式中，所述封裝方法還包括製作散熱片112，將所述散熱片112安裝至所述基板108上，使得所述散熱片112遮罩所述扇出單元111且與所述散熱表面接觸。
具體而言，散熱片112為金屬或非金屬導熱材質。散熱片112與散熱表面之間可以增設導熱膠，在所述散熱表面塗覆導熱膠，將所述散熱片112安裝至所述基板108上，使得所述散熱片112遮罩所述扇出單元111且與所述導熱膠接觸。
本發明之基板108可以為多層基板108，基板108內設有走線層。基板108的正面安裝扇出單元111，在基板108的正面設置與扇出單元111的第三引腳陣列A3對應的焊墊42（請參閱圖5和圖6），藉由銅柱107連接在扇出單元111和基板108之間。基板108的背面用於與電子設備中的電路板連接，如圖1至圖4所示，基板108的背面設置焊球109，藉由焊球109將封裝結構連接至電子設備的電路板上。藉由佈線層104實現第一晶片101和第二晶片102之間的佈線，基板108上的佈線層104數就可以得到降低，佈線層104與基板108相比較，佈線層104面積小且單純實現第一晶片101與第二晶片102之間的佈線，無需在大面積上的基板108上製作更多的佈線層104，因此，可以降低封裝結構的成本。
以上所述是本發明的優選實施方式，應當指出，對於本技術領域具有通常知識者來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本發明的保護範圍。
A1‧‧‧第一引腳陣列
A2‧‧‧第二引腳陣列
A3‧‧‧第三引腳陣列
Z1‧‧‧第一組
Z2‧‧‧第二組
Z3‧‧‧第三組
Z4‧‧‧第四組
14‧‧‧第一線路層
16‧‧‧第三線路層
32a‧‧‧第一引腳
32b‧‧‧第二引腳
41‧‧‧第三引腳
42‧‧‧焊墊
101‧‧‧第一晶片
102‧‧‧第二晶片
103‧‧‧焊球
104‧‧‧佈線層
105‧‧‧中介板
106‧‧‧封膠體
107‧‧‧銅柱
108‧‧‧基板
111‧‧‧扇出單元
112‧‧‧散熱片
1081‧‧‧凹槽
圖1是本發明第一種實施方式提供的封裝結構的示意圖。 圖2是本發明第二種實施方式提供的封裝結構的示意圖。 圖3是本發明第三種實施方式提供的封裝結構的示意圖。 圖4是本發明第四種實施方式提供的封裝結構的示意圖。 圖5是本發明一種實施方式中的封裝結構之佈線層之第一層佈線示意圖，其中包括第一引腳陣列、第二引腳陣列、第三引腳陣列及基板上的焊墊。 圖6是本發明一種實施方式中的封裝結構之佈線層之第三層佈線示意圖，其中包括第一引腳陣列、第二引腳陣列、第三引腳陣列及基板上的焊墊。 圖7是本發明一種實施方式中的封裝結構的扇出單元的示意圖。
A1‧‧‧第一引腳陣列
A2‧‧‧第二引腳陣列
101‧‧‧第一晶片
102‧‧‧第二晶片
103、109‧‧‧焊球
104‧‧‧佈線層
105‧‧‧中介板
106‧‧‧封膠體
107‧‧‧銅柱
108‧‧‧基板
110‧‧‧封膠體
111‧‧‧扇出單元
1081‧‧‧凹槽

Claims (19)

  1. 一種封裝結構，其特徵在於，包括基板、扇出單元及佈線層，所述扇出單元包括第一晶片和第二晶片，所述第一晶片包括第一引腳陣列，所述第二晶片包括第二引腳陣列，所述扇出單元還包括第三引腳陣列，所述第一引腳陣列、所述第二引腳陣列及所述第三引腳陣列均面對所述基板設置，所述第一引腳陣列包括多個第一引腳，所述第二引腳陣列包括多個第二引腳，所述第三引腳陣列包括多個第三引腳；所述佈線層跨接於所述第一引腳陣列和所述第二引腳陣列之間，用於將所述第一引腳陣列中的每個第一引腳連接至所述第二引腳陣列中對應的第二引腳，以實現所述第一晶片和所述第二晶片之間的電連接；所述基板上設有與所述基板內部佈線層電連接的焊墊，所述第三引腳連接至所述焊墊，以實現所述扇出單元與所述基板之間的電連接。
  2. 如申請專利範圍第1項所述的封裝結構，其中所述封裝結構還包括設於所述扇出單元與所述基板之間的中介板，所述佈線層形成在所述中介板的表面。
  3. 如申請專利範圍第2項所述的封裝結構，其中所述中介板的材質為矽或玻璃或有機基板。
  4. 如申請專利範圍第2項所述的封裝結構，其中所述中介板與所述基板之間彼此隔離。
  5. 如申請專利範圍第1項所述的封裝結構，其中所述佈線層形成於所述第一引腳陣列和所述第二引腳陣列的面對所述基板的表面。
  6. 如申請專利範圍第1項至第5項中任一項所述的封裝結構，其中所述佈線層包括依次層疊設置的第一線路層、參考層及第二線路層，所述參考層為所述第一線路層和所述第二線路層的參考面。
  7. 如申請專利範圍第1項至第5項中任一項所述的封裝結構，其中所述第一晶片的表面和所述第二晶片的表面以形成所述扇出單元的散熱表面，所以散熱表面位於所述扇出單元之遠離所述基板的一側的表面上。
  8. 如申請專利範圍第7項所述的封裝結構，其中所述封裝結構還包括散熱片，所述散熱片將所述扇出單元遮罩在所述基板上，且所述散熱片與所述散熱表面接觸。
  9. 如申請專利範圍第7項所述的封裝結構，其中所述封裝結構還包括散熱片和導熱膠，所述散熱片將所述扇出單元遮罩在所述基板上，所述導熱膠設於所述散熱表面與所述散熱片之間。
  10. 如申請專利範圍第1項至第5項中任一項所述的封裝結構，其中所述第一晶片和所述第二晶片相鄰設置，所述第一引腳陣列與所述第二引腳陣列相鄰設置，且所述第三引腳陣列位於所述扇出單元之除所述第一引腳陣列和所述第二引腳陣列之外的區域。
  11. 一種電子設備，其特徵在於，所述電子設備包括如申請專利範圍第1項至第10項中任一項所述的封裝結構。
  12. 一種封裝方法，其特徵在於，包括： 製作扇出單元，所述扇出單元包括第一晶片和第二晶片，所述第一晶片包括第一引腳陣列，所述第二晶片包括第二引腳陣列，所述扇出單元還包括第三引腳陣列，所述第一引腳陣列包括多個第一引腳，所述第二引腳陣列包括多個第二引腳，所述第三引腳陣列包括多個第三引腳； 製作佈線層，所述佈線層跨接於所述第一引腳陣列和所述第二引腳陣列之間，用於將所述第一引腳陣列中的每個第一引腳連接至所述第二引腳陣列中對應的第二引腳，實現所述第一晶片和所述第二晶片之間的電連接；及 將所述第三引腳陣列連接至基板，所述基板上設有與所述基板內部佈線層電連接的焊墊，所述第三引腳連接至所述焊墊，以實現將所述扇出單元安裝至且電連接於所述基板。
  13. 如申請專利範圍第12項所述的封裝方法，其中所述製作扇出單元的步驟包括：採用模塑料對所述第一晶片和所述第二晶片進行模封形成所述扇出單元，所述第一晶片與所述第二晶片之間的距離小於等於50um，所述第一晶片和所述第二晶片的側面被所述模塑料包裹，所述第一晶片和所述第二晶片的正面形成所述扇出單元的外表面，所述第一引腳陣列和所述第二引腳陣列分別設於所述第一晶片的正面和所述第二晶片的正面，所述第一引腳陣列和所述第二引腳陣列相鄰，所述第三引腳陣列位於所述扇出單元之除所述第一引腳陣列和所述第二引腳陣列之外的區域。
  14. 如申請專利範圍第13項所述的封裝方法，其中所述製作扇出單元的步驟還包括：研磨所述扇出單元之所述第一晶片和所述第二晶片的背面的一側，使得所述第一晶片和所述第二晶片的背面形成所述扇出單元的外表面，以形成所述扇出單元的散熱表面。
  15. 如申請專利範圍第14項所述的封裝方法，其中還包括製作散熱片，將所述散熱片安裝至所述基板上，使得所述散熱片遮罩所述扇出單元且與所述散熱表面接觸。
  16. 如申請專利範圍第14項所述的封裝方法，其中還包括製作散熱片；在所述散熱表面塗覆導熱膠；將所述散熱片安裝至所述基板上，使得所述散熱片遮罩所述扇出單元且與所述導熱膠接觸。
  17. 如申請專利範圍第12項至第16項中任一項所述的封裝方法，其中還包括提供中介板，所述佈線層為在所述中介板的一個表面上依增層工藝製作的電路層；及 將所述中介板貼合至所述扇出單元，且使得所述佈線層將所述第一引腳陣列中的第一引腳連接至所述第二引腳陣列中的對應的第二引腳。
  18. 如申請專利範圍第12項至第16項中任一項所述的封裝方法，其中將所述第三引腳陣列連接至基板的過程中，還包括調節安裝高度的步驟，藉由調節所述第三引腳陣列與基板之間的連接結構的尺寸來改變所述扇出單元與所述基板之間的高度差。
  19. 如申請專利範圍第12項至第16項中任一項所述的封裝方法，其中將所述第三引腳陣列連接至基板的過程中，還包括調節安裝高度的步驟，藉由在所述基板上設置凹槽，且所述凹槽與所述佈線層相對設置，藉由所述佈線層與所述凹槽配合的方式來改變所述扇出單元與所述基板之間的高度差。
TW105143816A 2015-12-31 2016-12-29 封裝結構、電子設備及封裝方法 TWI644407B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201511030490.0A CN105655310B (zh) 2015-12-31 2015-12-31 封装结构、电子设备及封装方法
??201511030490.0 2015-12-31

Publications (2)

Publication Number Publication Date
TW201735305A true TW201735305A (zh) 2017-10-01
TWI644407B TWI644407B (zh) 2018-12-11

Family

ID=56491250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143816A TWI644407B (zh) 2015-12-31 2016-12-29 封裝結構、電子設備及封裝方法

Country Status (7)

Country Link
US (1) US20180308789A1 (zh)
EP (1) EP3399547A4 (zh)
KR (1) KR102115874B1 (zh)
CN (2) CN109087908B (zh)
BR (1) BR112018013514A2 (zh)
TW (1) TWI644407B (zh)
WO (1) WO2017114323A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法
CN106376178A (zh) * 2016-09-09 2017-02-01 青岛海信电器股份有限公司 终端设备
CN110383296A (zh) * 2017-04-07 2019-10-25 英特尔公司 用于提供深度堆叠的自动程序合成的系统和方法
CN106960828A (zh) * 2017-05-11 2017-07-18 西安电子科技大学 倒装芯片式半导体封装结构
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
WO2019037867A1 (en) 2017-08-25 2019-02-28 Huawei Technologies Co., Ltd. SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THE SAME
CN116169110A (zh) 2018-02-24 2023-05-26 华为技术有限公司 一种芯片及封装方法
CN109994438B (zh) 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices
CN111554613A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554655A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN111554627B (zh) * 2020-04-30 2022-10-11 通富微电子股份有限公司 一种芯片封装方法
CN111554656A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN111554658A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
CN111883513A (zh) * 2020-06-19 2020-11-03 北京百度网讯科技有限公司 芯片封装结构及电子设备
US20230253333A1 (en) * 2020-07-27 2023-08-10 Guangdong Institute Of Semiconductor Industrial Technology Chip fine line fan-out package structure and manufacturing method therefor
CN113764396B (zh) * 2021-05-19 2023-11-24 浙江毫微米科技有限公司 基于重布线层的半导体封装结构及其封装方法
CN114937608B (zh) * 2022-04-15 2023-08-08 盛合晶微半导体(江阴)有限公司 一种高密度互连的封装结构及其制备方法
CN114937609B (zh) * 2022-04-15 2023-09-22 盛合晶微半导体(江阴)有限公司 一种2.5d/3d电子封装结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024761B1 (ko) * 2008-12-15 2011-03-24 하나 마이크론(주) 반도체 패키지
JP5801531B2 (ja) * 2009-10-16 2015-10-28 ルネサスエレクトロニクス株式会社 半導体パッケージ及びその製造方法
US8436457B2 (en) * 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
TWI517319B (zh) * 2012-08-14 2016-01-11 鈺橋半導體股份有限公司 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US8866308B2 (en) * 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
TWI509759B (zh) * 2013-08-19 2015-11-21 Powertech Technology Inc 切割道在散熱片之無基板封裝構造及其製造方法
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法

Also Published As

Publication number Publication date
EP3399547A1 (en) 2018-11-07
KR102115874B1 (ko) 2020-05-27
WO2017114323A1 (zh) 2017-07-06
CN109087908B (zh) 2020-10-27
EP3399547A4 (en) 2018-12-19
US20180308789A1 (en) 2018-10-25
BR112018013514A2 (zh) 2018-12-11
CN109087908A (zh) 2018-12-25
TWI644407B (zh) 2018-12-11
CN105655310A (zh) 2016-06-08
KR20180098642A (ko) 2018-09-04
CN105655310B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
TWI644407B (zh) 封裝結構、電子設備及封裝方法
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
US10867897B2 (en) PoP device
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI747127B (zh) 晶片封裝結構及其製造方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US8861221B2 (en) Integrated circuit packaging system with a shield and method of manufacture thereof
US8338963B2 (en) Multiple die face-down stacking for two or more die
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
TWI517322B (zh) 半導體元件及其製作方法
US20090090541A1 (en) Stacked semiconductor device and fabricating method thereof
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
KR20170029055A (ko) 반도체 패키지 및 그 제조방법
US10249585B2 (en) Stackable semiconductor package and manufacturing method thereof
TW200910560A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
KR101096455B1 (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
TWI620258B (zh) 封裝結構及其製程
TW202117949A (zh) 半導體封裝
US20240030125A1 (en) Electronic device
US20230042800A1 (en) Electronic package and method of forming the same
WO2014171403A1 (ja) 半導体装置
KR20170029056A (ko) 반도체 패키지 및 그 제조방법
TWI558286B (zh) 封裝結構及其製法