CN104659004A - 一种PoP封装结构及其制造方法 - Google Patents

一种PoP封装结构及其制造方法 Download PDF

Info

Publication number
CN104659004A
CN104659004A CN201410849046.0A CN201410849046A CN104659004A CN 104659004 A CN104659004 A CN 104659004A CN 201410849046 A CN201410849046 A CN 201410849046A CN 104659004 A CN104659004 A CN 104659004A
Authority
CN
China
Prior art keywords
metal
salient point
chip
layer
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410849046.0A
Other languages
English (en)
Inventor
夏国峰
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201410849046.0A priority Critical patent/CN104659004A/zh
Publication of CN104659004A publication Critical patent/CN104659004A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明公开了一种PoP封装结构及其制造方法，该PoP封装通过上、下封装堆叠形成。下封装体包括了第一金属凸点结构、第一IC芯片、凸点、第一塑封料、第二金属凸点结构、第一金属层、再布线金属走线层、介电材料层、第二金属层和第一焊球。所述方法：在金属基材薄板上表面制作第一金属凸点结构，倒装芯片贴片，塑封，在塑封材料上制作通孔，在通孔中制作第二金属凸点结构，制作再布线金属走线层，植球和回流工艺形成下封装体。在下封装体上方直接贴装BGA封装等其他封装作为上封装体，或者在下封装体上方进行上芯、引线键合和塑封工艺形成上封装体，形成PoP封装。该发明解决了现有PoP封装技术所存在的封装密度和成本问题。

Description

一种PoP封装结构及其制造方法
技术领域
本发明涉及微电子封装技术以及三维集成技术领域，特别涉及一种三维PoP封装技术及其制造方法。
背景技术
随着电子封装产品向高密度、多功能、低功耗、小型化方向的不断发展，采用三维集成技术的系统级封装(System in Package，SiP)取得了突飞猛进的发展。硅通孔(Through Silicon Via，TSV)技术方案，由于具有堆叠密度最高，外形尺寸最小，极大提升芯片速度和降低功耗等特点，是实现三维集成技术的最优方案。然而，目前TSV技术面临的制造难度、工艺成本以及成品良率、可靠性等问题也及其突出。现有成熟的三维集成技术主要为堆叠封装(Package on Package，PoP)，其中上、下封装体通常为采用印刷电路基板的封装结构。由于印刷电路基板具有一定的厚度，而且成本较高，导致整个PoP封装的高度和成本难以得到有效降低，难以满足高密度和低成本的要求。
因此，仍然需要新的封装结构和制造技术，以解决现有技术所存在的问题。
发明内容
本发明针对三维PoP封装技术提出一种PoP封装结构及其制造方法，以解决现有PoP封装技术所存在的封装密度和成本问题。
为了实现上述目的，本发明采用下述技术方案：
一种PoP封装结构，所述结构是由下封装体和上封装体组成；所述下封装体包括了第一金属凸点结构、第一IC芯片、凸点、第一塑封料、第二金属凸点结构、第一金属层、再布线金属走线层、介电材料层、第二金属层和第一焊球；所述具有凸点的第一IC芯片倒装贴装于第一金属凸点结构上，所述第一金属凸点结构上部依次与第二金属凸点结构和第一金属层连接，第一塑封料包围了凸点、第一IC芯片、第一金属凸点结构和第二金属凸点结构，裸露第一IC芯片的背面；所述第一金属凸点结构下部依次与再布线金属走线层、第二金属层和第一焊球连接，介电材料层包围再布线金属走线层；
所述上封装体为第一上封装体，其是由第二基板、第一粘片胶、第二IC芯片、第一金属导线、第二塑封料和第二焊球组成，所述第二基板通过第一粘片胶与第二IC芯片连接，第二基板下部还植有第二焊球，第一金属导线连接了第二基板和第二IC芯片，第二塑封料包围了第一粘片胶、第二IC芯片和第一金属导线，第二焊球与下封装体的第一金属层连接。
所述上封装体为第二上封装体，其是由第一上封装体和导热结构层构成，第一上封装体的第二基板下部连接有导热结构层，导热结构层包括第一连接层、金属结构层和第二连接层，三者依次连接，第二基板下部与第一连接层连接，第二连接层与下封装体的第一IC芯片连接，第一上封装体的第二焊球与下封装体的第一金属层连接。
所述上封装体为第三上封装体，其是由第二粘片胶、第三IC芯片、第二金属导线和第三塑封料构成，所述第三IC芯片通过第二粘片胶与下封装体的第一IC芯片连接，第二金属导线连接第三IC芯片和下封装体的第一金属层，第三塑封料包围了第一金属层、第二粘片胶、第三IC芯片和第二金属导线。
第一金属凸点结构和第二金属凸点结构是铜、铜合金、铁、铁合金、镍、镍合金、钨金属材料或者钎焊材料其中的一种组成。
凸点是铜柱凸点。
第一IC芯片的背面与第一塑封料的上表面在同一平面上。
一种PoP封装结构的制造方法，按照以下具体步骤进行：
步骤1：在第一基板的上表面上采用蚀刻或者电镀方法制作第一金属凸点结构；
步骤2：将具有凸点的第一IC芯片倒装贴装配置于第一金属凸点结构上；
步骤3：采用注塑方法将凸点、第一IC芯片和第一金属凸点结构包覆密封在第一塑封料内，裸露出第一IC芯片的背面，然后进行烘烤后固化；
步骤4：在第一塑封料上制作通孔，裸露出第一金属凸点结构的上表面；
步骤5：采用电镀或者液态金属填充方法在通孔中制作第二金属凸点结构，在第二金属凸点结构上制作第一金属层，第一金属凸点结构和第二金属凸点结构共同组成模塑料通孔；
步骤6：采用蚀刻方法对第一基板的下表面进行蚀刻，形成再布线金属走线层，在再布线金属走线层上制作第二金属层，采用介电材料层涂覆包裹再布线金属走线层，模塑料通孔与再布线金属走线层互联；
步骤7：在第二金属层上植第一焊球，并进行回流得到焊球阵列，形成下封装体；
步骤8：通过表面贴装工艺将第一上封装体直接贴装到下封装体上，形成PoP封装的产品阵列；
步骤9：切割形成单颗PoP封装件。
所述步骤3中通孔采用激光或者机械开孔，或者塑封时采用特制塑封模具直接成型。
所述步骤8可以替换为：在第一上封装体与下封装体之间配置导热结构层，导热结构层包含三层材料结构：与所述第一上封装体的第二基板下表面形成连接的第一连接层，设置于第一连接层下的金属结构层，设置于所述金属结构层下的第二连接层，第二连接层与下封装体的第一IC芯片连接，第一上封装体的第二焊球与下封装体的第一金属层连接，第一上封装体和导热结构层形成第二上封装体。
所述步骤8可以替换为：第三IC芯片通过第二粘片胶与第一IC芯片连接，第二金属导线连接第三IC芯片和第一金属层，第三塑封料包围了第一金属层、第二粘片胶、第三IC芯片和第二金属导线，并形成了第三上封装体。
附图说明
图1是所述第一基板的示意图；
图2是在所述第一基板上制作第一金属凸点结构的示意图；
图3是将具有凸点的第一IC芯片配置于第一金属凸点结构的示意图；
图4是将具有凸点的第一IC芯片和第一金属凸点结构包覆密封在第一塑封料内的示意图；
图5是在第一塑封料上制作通孔的示意图；
图6是在通孔中制作第二金属凸点结构，在第二金属凸点结构上制作第一金属层的示意图；
图7是采用蚀刻方法形成再布线金属走线层的示意图；
图8是在第二金属层上进行植球和回流工艺得到焊球阵列，形成下封装体的示意图；
图9是在下封装体上方直接贴装BGA封装等其他封装作为上封装体的PoP封装结构的第一实施例示意图；
图10是在下封装体上方直接贴装BGA封装等其他封装作为上封装体，并在上封装体与下封装体之间配置导热结构层的PoP封装结构的第二实施例示意图；
图11是在下封装体上方进行上芯、引线键合和塑封工艺形成上封装体的PoP封装结构的第三实施例示意图。
图中，1为第一基板、2为第一金属凸点结构、3为第一IC芯片、4为凸点、5为第一塑封料、6为第二金属凸点结构、7为第一金属层、8为再布线金属走线层、9为介电材料层、10为第二金属层、11为第一焊球、12为第二基板、13为第一粘片胶、14为第二IC芯片、15为第一金属导线、16为第二塑封料、17为第二焊球、18为第一连接层、19为金属结构层、20为第二连接层、21为第二粘片胶、22为第三IC芯片、23为第二金属导线、24为第三塑封料、50为下封装体、60为第一上封装体、70为第二上封装体、80为第三上封装体。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式作进一步详细描述。
如图9所示，一种PoP封装结构，所述结构是由下封装体50和上封装体组成；所述下封装体50包括了第一金属凸点结构2、第一IC芯片3、凸点4、第一塑封料5、第二金属凸点结构6、第一金属层7、再布线金属走线层8、介电材料层9、第二金属层10和第一焊球11；所述具有凸点4的第一IC芯片3倒装贴装于第一金属凸点结构2上，所述第一金属凸点结构2上部依次与第二金属凸点结构6和第一金属层7连接，第一塑封料5包围了凸点4、第一IC芯片3、第一金属凸点结构2和第二金属凸点结构6，裸露第一IC芯片3的背面；所述第一金属凸点结构2下部依次与再布线金属走线层8、第二金属层10和第一焊球11连接，介电材料层9包围再布线金属走线层8；
所述上封装体为第一上封装体60，其是由第二基板12、第一粘片胶13、第二IC芯片14、第一金属导线15、第二塑封料16和第二焊球17组成，所述第二基板12通过第一粘片胶13与第二IC芯片14连接，第二基板12下部还植有第二焊球17，第一金属导线15连接了第二基板12和第二IC芯片14，第二塑封料16包围了第一粘片胶13、第二IC芯片14和第一金属导线15，第二焊球17与下封装体50的第一金属层7连接。
如图10所示，所述上封装体为第二上封装体70，其是由第一上封装体60和导热结构层构成，第一上封装体60的第二基板12下部连接有导热结构层，导热结构层包括第一连接层18、金属结构层19和第二连接层20，三者依次连接，第二基板12下部与第一连接层18连接，第二连接层20与下封装体50的第一IC芯片3连接，第一上封装体60的第二焊球17与下封装体50的第一金属层7连接。
如图11所示，所述上封装体为第三上封装体80，其是由第二粘片胶21、第三IC芯片22、第二金属导线23和第三塑封料24构成，所述第三IC芯片22通过第二粘片胶21与下封装体50的第一IC芯片3连接，第二金属导线23连接第三IC芯片22和下封装体50的第一金属层7，第三塑封料24包围了第一金属层7、第二粘片胶21、第三IC芯片22和第二金属导线23。
第一金属凸点结构2和第二金属凸点结构6是铜、铜合金、铁、铁合金、镍、镍合金、钨金属材料或者钎焊材料其中的一种组成。
凸点4是铜柱凸点。
第一IC芯片3的背面与第一塑封料5的上表面在同一平面上。
一种PoP封装结构的制造方法，按照以下具体步骤进行：
步骤1：在第一基板1的上表面上采用蚀刻或者电镀方法制作第一金属凸点结构2，如图1和图2所示。
如图1所示，准备第一基板1，第一基板1的材料可以是铜、铜合金、铁、铁合金、镍、镍合金等为材料的金属基材薄板，优先选择铜或者铜合金材料。对第一基板1的上、下表面进行清洗和预处理，例如用等离子水去油污、灰尘等，以达到清洁的目的。在本发明中，可以将第一基板1的下表面粘贴在具有一定厚度、较高刚度的承载体(图中未绘出)上，以控制第一基板1在后续工艺中的翘曲变形。
如图2所示，在第一基板1的上表面制作第一金属凸点结构2。在本发明中，第一金属凸点结构2呈陈列排布。在本发明中，第一金属凸点结构2可以是但不局限于铜、铜合金、铁、铁合金、镍、镍合金、钨等金属材料。第一金属凸点结构2采用蚀刻或者电镀方法制作。在蚀刻方法中，在第一基板1的上表面涂覆或者粘贴光感湿膜或者干膜，通过曝光显影方法制作图形，以具有图形的光感湿膜或者干膜作为抗蚀层，选用仅蚀刻第一基板1的蚀刻液对其上表面进行蚀刻，形成第一金属凸点结构2。在电镀方法中，在第一基板1的上表面涂覆或者粘贴具有一定厚度的光感湿膜或者干膜，通过曝光显影方法制作图形，采用电镀方法制作形成第一金属凸点结构2，光感湿膜或者干膜的厚度要超过所制作的第一金属凸点结构2的高度尺寸。
步骤2：将具有凸点4的第一IC芯片3倒装贴装配置于第一金属凸点结构2上，如图3所示。
如图3所示，采用倒装贴片设备将具有凸点4的第一IC芯片3倒装贴装配置于第一金属凸点结构2上，并进行回流工艺实现实现电气互联。在本发明中，第一IC芯片3上的凸点4可以为但不局限于铜柱凸点。
步骤3：采用注塑方法将凸点4、第一IC芯片3和第一金属凸点结构2包覆密封在第一塑封料5内，裸露出第一IC芯片3的背面，然后进行烘烤后固化，如图4所示。
如图4所示，采用高温加热注塑方法，将低吸水率、低应力的环保型第一塑封料5包覆密封具有凸点4的第一IC芯片3和第一金属凸点结构2，并裸露出第一IC芯片3的背面，第一IC芯片3的背面与第一塑封料5的表面在同一平面上。在本发明中，第一塑封料5是热固性聚合物等材料。塑封后进行烘烤后固化工艺。
步骤4：在第一塑封料5上制作通孔，裸露出第一金属凸点结构2的上表面，如图5所示。
如图5所示，采用激光或者机械开孔方法在第一塑封料5中制作通孔，或者在步骤3中采用特制塑封模具直接形成通孔，裸露出第一金属凸点结构2的上表面，特制塑封模带有与所形成通孔同大小的立柱，这样在注塑时候直接形成通孔。
步骤5：采用电镀或者液态金属填充方法在通孔中制作第二金属凸点结构6，在第二金属凸点结构6上制作第一金属层7，第一金属凸点结构2和第二金属凸点结构6共同组成模塑料通孔TMV，如图6所示。模塑料通孔英文为TMV(ThroughMold Via)。
如图6所示，在通孔中制作第二金属凸点结构6，采用电镀或者液态金属填充方法在制作的通孔中形成第二金属凸点结构6，第二金属凸点结构6可以为铜、铜合金、铁、铁合金、镍、镍合金、钨等金属材料，或者钎焊材料组成，但不局限于这些材料。在本发明中，第二金属凸点结构6也可以采用钎焊料膏印刷方法制作形成。第二金属凸点结构6制作完成后，在其上面制作第一金属层7。第一金属层7可以是但不限于是铜、镍、金、钛、锡等金属多层结构组合。第一金属凸点结构2和第二金属凸点结构6共同组成模塑料通孔TMV。
步骤6：采用蚀刻方法对第一基板1的下表面进行蚀刻，形成再布线金属走线层8，在再布线金属走线层8上制作第二金属层10，采用介电材料层9涂覆包裹再布线金属走线层8，模塑料通孔TMV与再布线金属走线层8互联，如图7所示。
如图7所示，采用与步骤1相同的蚀刻方法对第一基板1的下表面进行蚀刻，形成再布线金属走线层8，在再布线金属走线层8上制作第二金属层10，采用介电材料层9涂覆包裹再布线金属走线层8。介电材料层9可以为但不局限于热固性塑封材料、塞孔树脂、油墨以及阻焊绿油等绝缘材料。模塑料通孔TMV与再布线金属走线层8实现互联。在本发明中，如果上述步骤1-5中第一基板1的下表面粘贴有承载体，那么在步骤6中将所述承载体去除，同时在所制作结构的上表面粘贴另一具有一定厚度、较高刚度的承载体(图中未绘出)。
步骤7：在第二金属层10上植第一焊球11，并进行回流得到焊球阵列，形成下封装体50，如图8所示。
如图8所示，在第二金属层10上进行植球工艺，经过回流工艺得到焊球11的阵列排布，最终PoP封装的下封装体制作形成。在本发明中，如果上述步骤6中所制作结构的上表面粘贴有承载体，那么在步骤7完成后将所述承载体去除。
下封装体50包括了第一金属凸点结构2、第一IC芯片3、凸点4、第一塑封料5、第二金属凸点结构6、第一金属层7、再布线金属走线层8、介电材料层9、第二金属层10和第一焊球11。
步骤8：通过表面贴装工艺将BGA封装件作为第一上封装体60直接贴装到下封装体50上，形成PoP封装的产品阵列，如图9所示。
如图9所示，通过表面贴装工艺将BGA封装等其他封装作为第一上封装体60直接贴装到制作的下封装体50上，形成PoP堆叠封装(Package on Package，PoP)的产品阵列。在本发明中，第一上封装体60可以是但不局限于BGA封装。BGA(Ball Grid Area)封装件作为第一上封装体60是由第二基板12、第一粘片胶13、第二IC芯片14、第一金属导线15、第二塑封料16和第二焊球17组成。
第一金属凸点结构2和第二金属凸点结构6共同组成的模塑料通孔TMV与再布线金属走线层8互联，又通过第一金属层7与第二焊球17互联，这样实现了上、下封装体之间，以及与外部结构的三维集成互联。
步骤9：切割形成单颗PoP封装件。
采用刀片切割方法分离PoP封装的产品阵列，形成单个PoP封装。如图9所示，该图即为切割后的单颗POP封装件。
进一步，如图10所示，在图9所示的封装结构的基础上，在第一上封装体60与下封装体50之间配置导热结构层，导热结构层包含三层材料结构：与所述第一上封装体60的下表面形成连接的第一连接层18，设置于第一连接层18下的金属结构层19，设置于所述金属结构层19下的第二连接层20，第二连接层20与下封装体50连接。第一上封装体60和导热结构层形成第二上封装体70。在本发明中，第一连接层18和第二连接层20可以为但不局限于钎焊材料或热界面材料。
进一步，如图11所示，在下封装体上方进行上芯、引线键合和塑封工艺形成上封装体的PoP封装结构示意图。第三IC芯片22通过第二粘片胶21与第一IC芯片3连接，第二金属导线23连接第三IC芯片22和第一金属层7，第三塑封料24包围了第一金属层7、第二粘片胶21、第三IC芯片22和第二金属导线23，并形成了第三上封装体80。
对本发明的实施例的描述是出于有效说明和描述本发明的目的，并非用以限定本发明，任何所属本领域的技术人员应当理解：凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种PoP封装结构，其特征在于，所述结构是由下封装体(50)和上封装体组成；所述下封装体(50)包括了第一金属凸点结构(2)、第一IC芯片(3)、凸点(4)、第一塑封料(5)、第二金属凸点结构(6)、第一金属层(7)、再布线金属走线层(8)、介电材料层(9)、第二金属层(10)和第一焊球(11)；所述具有凸点(4)的第一IC芯片(3)倒装贴装于第一金属凸点结构(2)上，所述第一金属凸点结构(2)上部依次与第二金属凸点结构(6)和第一金属层(7)连接，第一塑封料(5)包围了凸点(4)、第一IC芯片(3)、第一金属凸点结构(2)和第二金属凸点结构(6)，裸露第一IC芯片(3)的背面；所述第一金属凸点结构(2)下部依次与再布线金属走线层(8)、第二金属层(10)和第一焊球(11)连接，介电材料层(9)包围再布线金属走线层(8)；
所述上封装体为第一上封装体(60)，其是由第二基板(12)、第一粘片胶(13)、第二IC芯片(14)、第一金属导线(15)、第二塑封料(16)和第二焊球(17)组成，所述第二基板(12)通过第一粘片胶(13)与第二IC芯片(14)连接，第二基板(12)下部还植有第二焊球(17)，第一金属导线(15)连接了第二基板(12)和第二IC芯片(14)，第二塑封料(16)包围了第一粘片胶(13)、第二IC芯片(14)和第一金属导线(15)，第二焊球(17)与下封装体(50)的第一金属层(7)连接。
2.根据权利要求1所述的一种PoP封装结构，其特征在于，所述上封装体为第二上封装体(70)，其是由第一上封装体(60)和导热结构层构成，第一上封装体(60)的第二基板(12)下部连接有导热结构层，导热结构层包括第一连接层(18)、金属结构层(19)和第二连接层(20)，三者依次连接，第二基板(12)下部与第一连接层(18)连接，第二连接层(20)与下封装体(50)的第一IC芯片(3)连接，第一上封装体(60)的第二焊球(17)与下封装体(50)的第一金属层(7)连接。
3.根据权利要求1所述的一种PoP封装结构，其特征在于，所述上封装体为第三上封装体(80)，其是由第二粘片胶(21)、第三IC芯片(22)、第二金属导线(23)和第三塑封料(24)构成，所述第三IC芯片(22)通过第二粘片胶(21)与下封装体(50)的第一IC芯片(3)连接，第二金属导线(23)连接第三IC芯片(22)和下封装体(50)的第一金属层(7)，第三塑封料(24)包围了第一金属层(7)、第二粘片胶(21)、第三IC芯片(22)和第二金属导线(23)。
4.根据权利要求1所述一种PoP封装结构，其特征在于，第一金属凸点结构(2)和第二金属凸点结构(6)是铜、铜合金、铁、铁合金、镍、镍合金、钨金属材料或者钎焊材料其中的一种组成。
5.根据权利要求1所述一种PoP封装结构，其特征在于，凸点(4)是铜柱凸点。
6.根据权利要求1所述一种PoP封装结构，其特征在于，第一IC芯片(3)的背面与第一塑封料(5)的上表面在同一平面上。
7.一种PoP封装结构的制造方法，其特征在于，按照以下具体步骤进行：
步骤1：在第一基板(1)的上表面上采用蚀刻或者电镀方法制作第一金属凸点结构(2)；
步骤2：将具有凸点(4)的第一IC芯片(3)倒装贴装配置于第一金属凸点结构(2)上；
步骤3：采用注塑方法将凸点(4)、第一IC芯片(3)和第一金属凸点结构(2)包覆密封在第一塑封料(5)内，裸露出第一IC芯片(3)的背面，然后进行烘烤后固化；
步骤4：在第一塑封料(5)上制作通孔，裸露出第一金属凸点结构(2)的上表面；
步骤5：采用电镀或者液态金属填充方法在通孔中制作第二金属凸点结构(6)，在第二金属凸点结构6上制作第一金属层(7)，第一金属凸点结构(2)和第二金属凸点结构(6)共同组成模塑料通孔；
步骤6：采用蚀刻方法对第一基板(1)的下表面进行蚀刻，形成再布线金属走线层(8)，在再布线金属走线层(8)上制作第二金属层(10)，采用介电材料层(9)涂覆包裹再布线金属走线层(8)，模塑料通孔与再布线金属走线层(8)互联；
步骤7：在第二金属层(10)上植第一焊球(11)，并进行回流得到焊球阵列，形成下封装体(50)；
步骤8：通过表面贴装工艺将作为第一上封装体(60)直接贴装到下封装体(50)上，形成PoP封装的产品阵列；
步骤9：切割形成单颗PoP封装件。
8.根据权利要求7所述的一种PoP封装结构的制造方法，其特征在于，所述步骤3中通孔采用激光或者机械开孔，或者塑封时采用特制塑封模具直接成型。
9.根据权利要求7所述的一种PoP封装结构的制造方法，其特征在于，所述步骤8替换为：在第一上封装体(60)与下封装体(50)之间配置导热结构层，导热结构层包含三层材料结构：与所述第一上封装体(60)的第二基板(12)下表面形成连接的第一连接层(18)，设置于第一连接层(18)下的金属结构层(19)，设置于所述金属结构层(19)下的第二连接层(20)，第二连接层(20)与下封装体(50)的第一IC芯片(3)连接，第一上封装体(60)的第二焊球(17)与下封装体(50)的第一金属层(7)连接，第一上封装体(60)和导热结构层形成第二上封装体(70)。
10.根据权利要求7所述的一种PoP封装结构的制造方法，其特征在于，所述步骤8替换为：第三IC芯片(22)通过第二粘片胶(21)与第一IC芯片(3)连接，第二金属导线(23)连接第三IC芯片(22)和第一金属层(7)，第三塑封料(24)包围了第一金属层(7)、第二粘片胶(21)、第三IC芯片(22)和第二金属导线(23)，并形成了第三上封装体(80)。
CN201410849046.0A 2014-12-30 2014-12-30 一种PoP封装结构及其制造方法 Pending CN104659004A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410849046.0A CN104659004A (zh) 2014-12-30 2014-12-30 一种PoP封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410849046.0A CN104659004A (zh) 2014-12-30 2014-12-30 一种PoP封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN104659004A true CN104659004A (zh) 2015-05-27

Family

ID=53249956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410849046.0A Pending CN104659004A (zh) 2014-12-30 2014-12-30 一种PoP封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104659004A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN106601636A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
WO2017114323A1 (zh) * 2015-12-31 2017-07-06 华为技术有限公司 封装结构、电子设备及封装方法
CN107507824A (zh) * 2017-09-13 2017-12-22 尚睿微电子（上海）有限公司 一种带有电磁屏蔽功能的封装结构及其制备方法
CN108389838A (zh) * 2018-02-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及芯片封装方法
CN110610952A (zh) * 2019-09-30 2019-12-24 山东砚鼎电子科技有限公司 一种图像传感器装置及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764127A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的半导体封装体及其堆迭构造
CN102522394A (zh) * 2011-12-30 2012-06-27 北京工业大学 一种芯片上芯片封装及制造方法
CN103050452A (zh) * 2012-12-17 2013-04-17 北京工业大学 一种再布线高密度aaqfn封装器件及其制造方法
CN103515362A (zh) * 2012-06-25 2014-01-15 台湾积体电路制造股份有限公司 堆叠式封装器件和封装半导体管芯的方法
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN103915396A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 层叠封装接合结构及其形成方法
CN103915413A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 层叠封装接合结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764127A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的半导体封装体及其堆迭构造
CN102522394A (zh) * 2011-12-30 2012-06-27 北京工业大学 一种芯片上芯片封装及制造方法
CN103515362A (zh) * 2012-06-25 2014-01-15 台湾积体电路制造股份有限公司 堆叠式封装器件和封装半导体管芯的方法
CN103050452A (zh) * 2012-12-17 2013-04-17 北京工业大学 一种再布线高密度aaqfn封装器件及其制造方法
CN103915396A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 层叠封装接合结构及其形成方法
CN103915413A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 层叠封装接合结构
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
WO2017114323A1 (zh) * 2015-12-31 2017-07-06 华为技术有限公司 封装结构、电子设备及封装方法
CN106601636A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
WO2018113574A1 (zh) * 2016-12-21 2018-06-28 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
CN106601636B (zh) * 2016-12-21 2018-11-09 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
US10763128B2 (en) 2016-12-21 2020-09-01 Jiangsu Changjiang Electronics Technology Co, Ltd. Process of surface-mounting three-dimensional package structure electrically connected by prepackaged metal
CN107507824A (zh) * 2017-09-13 2017-12-22 尚睿微电子（上海）有限公司 一种带有电磁屏蔽功能的封装结构及其制备方法
CN108389838A (zh) * 2018-02-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及芯片封装方法
CN110610952A (zh) * 2019-09-30 2019-12-24 山东砚鼎电子科技有限公司 一种图像传感器装置及其制造方法

Similar Documents

Publication Publication Date Title
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN206992089U (zh) 半导体装置
CN107978583B (zh) 封装结构及其制造方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
US10049893B2 (en) Semiconductor device with a conductive post
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN103311138A (zh) 封装方法和封装的半导体器件
CN103681360A (zh) 封装器件及方法
TW201804575A (zh) 整合扇出型封裝
TWI792089B (zh) 半導體裝置和製造其之方法
TW201203400A (en) Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
US20080311701A1 (en) Method for fabricating semiconductor package
CN103972111A (zh) 引线框架结构的形成方法
US10229891B2 (en) Chip embedding package with solderable electric contact
CN106783796B (zh) 一种芯片封装结构及其制备方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN105304598A (zh) 垂直叠封的多芯片晶圆级封装结构及其制作方法
CN103972113B (zh) 封装方法
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150527

RJ01 Rejection of invention patent application after publication