CN105304598A - 垂直叠封的多芯片晶圆级封装结构及其制作方法 - Google Patents

垂直叠封的多芯片晶圆级封装结构及其制作方法 Download PDF

Info

Publication number
CN105304598A
CN105304598A CN201510819585.4A CN201510819585A CN105304598A CN 105304598 A CN105304598 A CN 105304598A CN 201510819585 A CN201510819585 A CN 201510819585A CN 105304598 A CN105304598 A CN 105304598A
Authority
CN
China
Prior art keywords
chip
wafer
plastic
sealed body
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510819585.4A
Other languages
English (en)
Inventor
孙鹏
何洪文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510819585.4A priority Critical patent/CN105304598A/zh
Publication of CN105304598A publication Critical patent/CN105304598A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种垂直叠封的多芯片晶圆级封装结构及其制作方法，垂直叠封结构封装，芯片叠加使一颗芯片或多颗芯片置于另一颗芯片的有源面,从而极大减小了封装厚度。较小的芯片在完成芯片减薄后通过凸块结构组装到较大的芯片上。因为芯片之间的有源面靠在一起，信号通过凸块结构传输，互连线短,可以实现近距离信号匹配和小电感的信号传输。这种垂直叠封的芯片封装方式保证了芯片间信号传输的完整性，有效地提升了系统性能。

Description

垂直叠封的多芯片晶圆级封装结构及其制作方法
技术领域
本发明涉及一种垂直叠封的多芯片晶圆级封装结构及其制作方法，具体是一种。
背景技术
摩尔定律驱动的半导体制程的进步是当今高科技工业的发展动力。但是，传统的制程换代已逐渐不再满足新一代系统性能、产出和功耗的要求。虽然芯片并排（2D结构）、封装叠加（PoP）和封装套封装（Package-in-Package，PiP）等平台可以集成两个或多个芯片，但它们不能提供足够的密度、带宽和功耗来满足新一代产品的要求。
随着移动电话等便携式电子产品的不断飞速增长，电子器件中安装在PCB电路板上的半导体封装也逐渐变小变薄。二维封装不能有效减少芯片占用PCB电路板的面积。同时，因为信号在两颗芯片之间的传输需要通过PCB,所以互连线较长,无法实现近距离信号匹配,和小电感的信号传输。传统的二维封装方式无法保证芯片间信号传输的完整性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个及以上芯片的封装技术。
按照本发明提供的技术方案，所述的垂直叠封的多芯片晶圆级封装结构包括：含有焊垫的晶圆以及一个或多个芯片，芯片尺寸小于晶圆且位于晶圆具有焊垫的一面，所述芯片倒装在晶圆上或通过引线键合方式与晶圆的焊垫连接，芯片和晶圆之间的间隙填充塑封体，所述塑封体将芯片完全包裹，塑封体上具有通孔结构，通孔结构底部与晶圆的焊垫连通，在通孔结构底部、内壁以及塑封体表面具有连贯的金属化层将焊垫的电连接引出到塑封体表面，在塑封体表面的金属化层上具有焊球。
倒装芯片方式下所述芯片厚度在50~500um之间，凸块结构高度在25~100um之间。所述塑封体厚度在100~800um之间。
所述垂直叠封的多芯片晶圆级封装的制作方法包括以下步骤：
第一步：晶圆上每颗芯片都含有若干焊垫，
第二步：将尺寸小于晶圆的芯片贴装在晶圆具有焊垫的一面，通过引线键合的方式与晶圆的焊垫连接，或者将尺寸小于晶圆且含有凸块结构的芯片倒装在晶圆上，芯片表面的凸块结构对准晶圆表面的焊垫，实现芯片和晶圆之间的电信号连接；
第三步：用塑封材料将芯片和晶圆之间的间隙填充并完全包裹住倒装芯片，形成塑封体；
第四步：通过光刻工艺或者激光烧蚀工艺，在塑封体上形成通孔结构，通孔结构底部暴露出晶圆表面的焊垫；
第五步：对暴露出的晶圆表面焊垫和塑封体上的通孔结构进行金属化，依次采用溅射金属、电镀金属、化镀金属的方式在焊垫、通孔结构内壁直至塑封体表面形成连贯的金属化层，实现信号从焊垫外引到塑封体表面；
第六步：在塑封体表面的金属化层上种植焊球，做为封装体和外界的电连接通路。
第七步：对上步制作的塑封晶圆进行切割，获得单颗的多芯片叠封模块。
所述芯片在贴装前，先做晶圆减薄和划片，减薄后芯片厚度在50~500um之间，凸块结构高度在25~100um之间。
具体的，步骤五的实施方法为：首先将步骤四得到的整个塑封晶圆表面以及通孔结构6内部进行金属溅射，沉积金属种子层，再通过电镀方式，进一步沉积较厚的金属；其后，在塑封晶圆表面的金属表面旋涂光刻胶，并通过曝光、去胶、化学蚀刻方法对沉积的金属进行图形化处理，去除不需要的金属，留下的金属形成线路，表面的金属线路与焊垫上的金属形成连贯的金属化层，将芯片信号从焊垫传输至塑封体的表面；最后在金属线路表面化镀保护层金属。
本发明的优点是：本发明具有多功能、高效能；大容量高密度，单位体积上的功能及应用成倍提升以及低成本的特点。垂直叠封结构晶圆级封装，芯片叠加使一颗芯片或多颗芯片置于另一颗芯片的有源面,从而极大减小了封装厚度。较小的芯片在完成芯片减薄后通过凸块结构组装到较大的芯片上。因为芯片之间的有源面靠在一起，信号通过凸块结构传输，互连线短,可以实现近距离信号匹配和小电感的信号传输。这种垂直叠封的芯片封装方式保证了芯片间信号传输的完整性，有效地提升了系统性能。
附图说明
图1是本发明的功能晶圆示意图。
图2是本发明将小芯片倒装到功能晶圆示意图。
图3是本发明塑封示意图。
图4是本发明在塑封体上形成通孔结构，暴露出晶圆表面焊垫的示意图。
图5是本发明对焊垫和通孔结构金属化实现焊垫外引的示意图。
图6是本发明在塑封体表面的金属化层上种植焊球示意图。
图7是本发明切割获得多个叠封模块示意图。
图8是多颗倒装芯片的垂直叠封结构。
图9是多颗打线芯片的垂直叠封结构。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
第一步：如图1所示为未做特殊处理的功能晶圆1，晶圆1上每颗芯片都含有若干焊垫2。
第二步：如图2所示，将另一颗含有凸块结构3的芯片4，倒装在晶圆1上，芯片4表面的凸块结构3对准晶圆1表面的焊垫2，实现芯片4和晶圆1之间的电信号连接。芯片4的尺寸小于功能晶圆1。
芯片4在贴装前，先做晶圆减薄和划片，减薄后芯片厚度在50~500um之间，凸块高度在25~100um之间。
第三步：如图3所示，晶圆塑封成型。用塑封材料将芯片4和晶圆1之间的间隙填充并完全包裹住倒装芯片4，形成塑封体5。
塑封材料可以选择固态模塑料、液体模塑料、底填料等。工艺可以选择注塑成型、压塑成型、模料灌封等。塑封体5厚度在100~800um之间。
第四步：如图4所示，通过光刻工艺或者激光烧蚀工艺，在晶圆塑封体5上形成通孔结构6，暴露出晶圆1表面的焊垫2。
所述光刻工艺，首先在塑封材料表面旋涂光刻胶，通过曝光、显影工艺将需要加工的塑封材料表面裸露出来，再用刻蚀手段，将不需要的塑封材料去除，直至暴露出芯片表面的焊垫2。
若采用激光烧蚀工艺，较传统黄光工艺简单直接，不需要光刻、刻蚀等工艺步骤，直接在需要刻孔的位置，用激光烧蚀塑封材料，使其碳化，直至晶圆1上芯片表面的金属焊垫2裸露出来。
第五步：如图5所示，对暴露出的晶圆表面焊垫2和塑封体5上的通孔结构6进行金属化，可以采用溅射金属、电镀金属、化镀金属等多种方式在焊垫2、通孔结构6内壁直至塑封体5表面形成连贯的金属化层7，实现信号从焊垫2外引到塑封体5表面。
对于通孔的金属连接方式，首先将整个塑封晶圆表面以及通孔结构6内部进行金属溅射，沉积金属种子层，厚度0.1um~1um；再通过电镀方式，进一步沉积较厚的金属（2~5um）；其后，在塑封晶圆表面的金属表面旋涂光刻胶，并通过曝光、去胶、化学蚀刻方法对沉积的金属进行图形化处理，去除不需要的金属，留下的金属形成线路，表面的金属线路与焊垫2上的金属形成连贯的金属化层7，将芯片信号从焊垫2传输至塑封体5的表面。为提高金属线路的抗氧化、抗腐蚀性能，可在金属线路表面化镀保护层金属，如镍金或者纯金。
第六步：如图6所示，在塑封体5表面的金属化层7上种植焊球8，做为封装体和外界的电连接通路。
第七步：如图7所示，对上步制作的塑封晶圆进行切割，获得单颗的多芯片叠封模块。
除了上述内容展示的两颗芯片之间的晶圆级垂直叠封，本方法还可以用于多颗倒装芯片的晶圆级垂直叠封和多颗打线芯片的晶圆级垂直叠封。
其中，多颗倒装芯片的晶圆级垂直叠封如图8所示。与图7不同的是，图8所示每颗叠封模块中，具有2个或以上的小芯片倒装在晶圆上。
多颗打线芯片的晶圆级垂直叠封如图9所示。与图7不同的是，图9所示叠封模块中，小芯片是通过引线键合的方式与晶圆连接。

Claims (7)

1.垂直叠封的多芯片晶圆级封装结构，其特征是，包括：含有焊垫（2）的晶圆（1）以及一个或多个芯片（4），芯片（4）尺寸小于晶圆（1）且位于晶圆（1）具有焊垫（2）的一面，所述芯片（4）倒装在晶圆（1）上或通过引线键合方式与晶圆（1）的焊垫（2）连接，芯片（4）和晶圆（1）之间的间隙填充塑封体（5），所述塑封体（5）将芯片（4）完全包裹，塑封体（5）上具有通孔结构（6），通孔结构（6）底部与晶圆（1）的焊垫（2）连通，在通孔结构（6）底部、内壁以及塑封体（5）表面具有连贯的金属化层（7）将焊垫（2）的电连接引出到塑封体（5）表面，在塑封体（5）表面的金属化层（7）上具有焊球（8）。
2.如权利要求1所述的垂直叠封的多芯片晶圆级封装结构，其特征是，倒装芯片方式下所述芯片（4）厚度在50~500um之间，凸块结构（3）高度在25~100um之间。
3.如权利要求1所述的垂直叠封的多芯片晶圆级封装结构，其特征是，所述塑封体（5）厚度在100~800um之间。
4.垂直叠封的多芯片晶圆级封装的制作方法，其特征是，包括以下步骤：
第一步：晶圆（1）上每颗芯片都含有若干焊垫（2），
第二步：将尺寸小于晶圆（1）的芯片（4）贴装在晶圆（1）具有焊垫（2）的一面，通过引线键合的方式与晶圆（1）的焊垫（2）连接，或者将尺寸小于晶圆（1）且含有凸块结构（3）的芯片（4）倒装在晶圆（1）上，芯片（4）表面的凸块结构（3）对准晶圆（1）表面的焊垫（2），实现芯片（4）和晶圆（1）之间的电信号连接；
第三步：用塑封材料将芯片（4）和晶圆（1）之间的间隙填充并完全包裹住倒装芯片（4），形成塑封体（5）；
第四步：通过光刻工艺或者激光烧蚀工艺，在塑封体（5）上形成通孔结构（6），通孔结构（6）底部暴露出晶圆（1）表面的焊垫（2）；
第五步：对暴露出的晶圆表面焊垫（2）和塑封体（5）上的通孔结构（6）进行金属化，依次采用溅射金属、电镀金属、化镀金属的方式在焊垫（2）、通孔结构（6）内壁直至塑封体（5）表面形成连贯的金属化层（7），实现信号从焊垫（2）外引到塑封体（5）表面；
第六步：在塑封体（5）表面的金属化层（7）上种植焊球（8），做为封装体和外界的电连接通路；
第七步：对上步制作的塑封晶圆进行切割，获得单颗的多芯片叠封模块。
5.如权利要求4所述垂直叠封的多芯片晶圆级封装的制作方法，其特征是，所述芯片（4）在贴装前，先做晶圆减薄和划片，减薄后芯片（4）厚度在50~500um之间，凸块结构（3）高度在25~100um之间。
6.如权利要求4所述垂直叠封的多芯片晶圆级封装的制作方法，其特征是，所述塑封体（5）厚度在100~800um之间。
7.如权利要求4所述垂直叠封的多芯片晶圆级封装的制作方法，其特征是，步骤五的实施方法为：首先将步骤四得到的整个塑封晶圆表面以及通孔结构6内部进行金属溅射，沉积金属种子层，再通过电镀方式，进一步沉积较厚的金属；其后，在塑封晶圆表面的金属表面旋涂光刻胶，并通过曝光、去胶、化学蚀刻方法对沉积的金属进行图形化处理，去除不需要的金属，留下的金属形成线路，表面的金属线路与焊垫（2）上的金属形成连贯的金属化层（7），将芯片信号从焊垫（2）传输至塑封体（5）的表面；最后在金属线路表面化镀保护层金属。
CN201510819585.4A 2015-11-23 2015-11-23 垂直叠封的多芯片晶圆级封装结构及其制作方法 Pending CN105304598A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510819585.4A CN105304598A (zh) 2015-11-23 2015-11-23 垂直叠封的多芯片晶圆级封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510819585.4A CN105304598A (zh) 2015-11-23 2015-11-23 垂直叠封的多芯片晶圆级封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105304598A true CN105304598A (zh) 2016-02-03

Family

ID=55201657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510819585.4A Pending CN105304598A (zh) 2015-11-23 2015-11-23 垂直叠封的多芯片晶圆级封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105304598A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106115606A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 一种微机电系统器件封装结构及方法
CN107768353A (zh) * 2017-10-17 2018-03-06 华天科技（昆山）电子有限公司 堆叠封装结构及其制作方法
CN109950237A (zh) * 2017-12-21 2019-06-28 北京万应科技有限公司 传感器微系统封装方法及传感器微系统
CN110444482A (zh) * 2018-05-04 2019-11-12 台湾积体电路制造股份有限公司 半导体结构及半导体结构形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402340A (zh) * 2002-09-19 2003-03-12 威盛电子股份有限公司 具有散热结构的半导体封装元件
CN101252125A (zh) * 2007-02-21 2008-08-27 育霈科技股份有限公司 具减缩结构的复数晶粒封装结构与其形成方法
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN104241233A (zh) * 2013-06-20 2014-12-24 三星电机株式会社 晶圆级半导体封装及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402340A (zh) * 2002-09-19 2003-03-12 威盛电子股份有限公司 具有散热结构的半导体封装元件
CN101252125A (zh) * 2007-02-21 2008-08-27 育霈科技股份有限公司 具减缩结构的复数晶粒封装结构与其形成方法
CN104241233A (zh) * 2013-06-20 2014-12-24 三星电机株式会社 晶圆级半导体封装及其制造方法
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106115606A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 一种微机电系统器件封装结构及方法
CN107768353A (zh) * 2017-10-17 2018-03-06 华天科技（昆山）电子有限公司 堆叠封装结构及其制作方法
CN109950237A (zh) * 2017-12-21 2019-06-28 北京万应科技有限公司 传感器微系统封装方法及传感器微系统
CN110444482A (zh) * 2018-05-04 2019-11-12 台湾积体电路制造股份有限公司 半导体结构及半导体结构形成方法
CN110444482B (zh) * 2018-05-04 2022-03-15 台湾积体电路制造股份有限公司 半导体结构及半导体结构形成方法
US11469138B2 (en) 2018-05-04 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via for coupling attached component upper electrode to substrate

Similar Documents

Publication Publication Date Title
KR101885036B1 (ko) 반도체 패키지 및 그 형성 방법
CN105374693B (zh) 半导体封装件及其形成方法
CN103715166B (zh) 用于部件封装件的装置和方法
CN102005432B (zh) 四面无引脚封装结构及其封装方法
CN103022021B (zh) 半导体装置及其制造方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
US20130270682A1 (en) Methods and Apparatus for Package on Package Devices with Reversed Stud Bump Through Via Interconnections
EP1942524A2 (en) Flip Chip Shielded RF I/O Land Grid Array Package
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN202839599U (zh) 一种芯片嵌入式三维圆片级封装结构
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN105304598A (zh) 垂直叠封的多芯片晶圆级封装结构及其制作方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN105552065A (zh) 一种t/r组件控制模块的系统级封装结构及其封装方法
CN103681576B (zh) 具有无源能量元件的半导体封装器件
CN114629463A (zh) 集成电感的扇出型滤波器芯片封装结构及其制作方法
CN103972111A (zh) 引线框架结构的形成方法
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN114171469A (zh) 晶圆级扇出的多芯片封装结构及其制备方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN104576608A (zh) 一种膜塑封pop封装结构及其制备方法
CN103972113A (zh) 封装方法
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203