CN108389838A - 一种芯片封装结构及芯片封装方法 - Google Patents
一种芯片封装结构及芯片封装方法 Download PDFInfo
- Publication number
- CN108389838A CN108389838A CN201810129292.7A CN201810129292A CN108389838A CN 108389838 A CN108389838 A CN 108389838A CN 201810129292 A CN201810129292 A CN 201810129292A CN 108389838 A CN108389838 A CN 108389838A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- pinboard
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 7
- 238000010923 batch production Methods 0.000 abstract description 5
- 238000011900 installation process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 15
- 239000010931 gold Substances 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 12
- 241001657258 Pachycare flavogriseum Species 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000011505 plaster Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明涉及半导体封装技术领域，提供一种芯片封装结构及芯片封装方法，其中，芯片封装结构包括：基板；依次设置在所述基板上的待封装芯片和转接板，所述待封装芯片的第一表面与所述基板电连接，与所述第一表面相对的第二表面与所述转接板电连接。通过把待倒装芯片贴装在转接板上，即待封装芯片设置在基板与转接板之间，即可采用标准的倒装工艺实现芯片封装，且封装结构简单，易于工业制备；制备效率高，适用于批量生产。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种芯片封装结构及芯片封装方法。
背景技术
倒装芯片(Flip-Chip，简称为FC)之所以被成为“倒装”，是相对于传统的金属线键合(Wire Bonding)连接方式与植球后的工艺而言的。传统的通过金属线键合与基板连接的芯片电气面朝上，而倒装芯片的电气面朝下，相当于将前者翻转过来，故称其为倒装芯片。倒装芯片具有更小的外形尺寸，更小的球径和球间距，在产品成本、性能及高密度封装等方面体现出独特的优势。因此，近几年来倒装芯片在小型化高密度高性能封装的产品中得到了广泛的应用。
目前芯片实现倒装主要是来料为整片晶圆，并且以8寸与12寸晶圆为主，通过标准晶圆工艺制备芯片凸点，才能采用倒装工艺进行组装。但是，对于单颗裸芯片或者无法兼容标准晶圆工艺的产品，由于无法实现凸点制备，从而无法采用倒装工艺组装。例如，背金芯片，由于器件功能及设计原因，芯片必须正面朝上，且背金面必须和封装基板焊接，因此无法使用传统工艺实现倒装。
对于这类芯片，目前的技术主要是通过单颗进行化镀镍金处理，然后采用单颗植球或者激光植球方式制备凸点，该方式的问题是制备效率低，芯片功能和可靠性可能会受损；或者采用golden stun的方式制备金凸点，该方式的问题是生产效率低，同时后续的倒装工艺需要特殊的设备和工艺，对倒装用的基板也有要求，必须是表面pad厚金处理。
发明内容
本发明要解决的技术问题在于克服现有技术中的芯片封装结构复杂，制备效率低的缺陷。
鉴于此，本发明提供一种芯片封装结构，包括：
基板；
依次设置在所述基板上的待封装芯片和转接板，所述待封装芯片的第一表面与所述基板电连接，与所述第一表面相对的第二表面与所述转接板电连接。
可选地，所述转接板包括重布线层，所述重布线层贴合设置所述转接板靠近所述第二表面的一侧。
可选地，所述第二表面上设置有若干连接部，所述待封装芯片通过所述连接部与所述重布线层电连接。
可选地，还包括设置在所述重布线层表面的信号端，所述信号端分别与所述重布线层以及所述基板连接。
可选地，还包括覆盖所述转接板的裸露表面并延伸至所述基板上的封装层。
可选地，所述待封装芯片为单颗裸芯片或背金芯片。
本发明还提供一种芯片封装方法，包括以下步骤：
提供转接板；
将待封装芯片阵列与所述转接板固定连接，其中，待封装芯片的第二表面与所述转接板贴合设置；
切割固定后的所述待封装芯片阵列与所述转接板，以形成单个所述待封装芯片；
将所述待封装芯片倒装至基板上，其中，所述待封装芯片与所述第二表面相对的第一表面与所述基板贴合。
可选地，在将待封装芯片阵列与所述转接板固定连接的步骤之前，还包括：
在所述转接板表面形成重布线层；
按照预设位置，在所述重布线层表面排布信号端，所述预设位置与基板对应设置。
可选地，所述在所述转接板表面形成重布线层的步骤，包括：
在所述转接板表面形成金属层；
按照所述第二表面上的连接部的分布，对所述金属层图案化形成所述重布线层，所述待封装芯片通过所述连接部与所述重布线层连接。
可选地，所述将所述待封装芯片倒装至基板上的步骤之后，还包括，
在所述转接板的裸露表面上形成封装层，并将所述封装层延伸至所述基板上。
本发明技术方案，具有如下优点：
1.本发明提供的芯片封装结构，通过把待倒装芯片贴装在转接板上，即待封装芯片设置在基板与转接板之间，即可采用标准的倒装工艺实现芯片封装，且封装结构简单，易于工业制备；制备效率高，适用于批量生产。
2.本发明提供的芯片封装结构，通过在转接板表面设置重布线层，能够实现转接板与待封装芯片的电连接，实现待封装芯片的IO引脚在转接板表面的重分布，增大引脚之间的距离，降低了与基板贴装时的短路风险。
3.本发明提供的芯片封装结构，通过在待封装芯片的第二表面设置若干与转接板的重布线层连接的连接部，能够实现导线尺寸设计的优化，有助于提升高频信号的传输性能。
4.本发明提供的芯片封装结构，通过转接板能够解决单颗裸芯片实现高效率倒装封装的问题；解决了含背金芯片或者芯片正面必须向上的芯片实现倒装的问题。
5.本发明提供的芯片封装方法，通过将待封装芯片阵列倒装至转接板表面，再切割成单个待封装芯片，最后将待封装芯片倒装至基板上，整个芯片倒装的工艺制备过程采用标准量产工艺，包括带重布线层和信号端的转接板，Chip to Chip或者Chip to Wafer的量产贴装工艺，生产效率和成本均可控。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中芯片封装结构的一个具体示意的结构示意图；
图2为本发明实施例2中芯片封装方法的一个具体示意的方法流程图；
图3a至图3h为本发明实施例2中芯片封装方法的一个具体示意的制备工艺结构流程图；
附图标记：10-基板；20-待倒装芯片；21-连接部；22-背金层；30-转接板；31-重布线层；40-信号端；50-封装层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
需要说明的是，本发明中的待封装芯片可以是单颗裸芯片，可以是含背金芯片，或者是正面必须向上的芯片。本发明提出一种能够满足上述芯片倒装需求的通用解决方法，即把需要封装的芯片贴装在转接板上。
在本发明实施例的描述中，待封装芯片20以背金芯片为例进行详细描述，其余芯片的封装结构与封装方法与背金芯片相同，即在封装结构或封装方法中，将背金芯片替换成对应的待封装芯片即可。
实施例1
本发明实施例提供一种芯片封装结构，如图1所示，包括基板10，以及依次设置在基板10上的背金芯片20和转接板30。其中，背金芯片20的第一表面(即背金面)与基板10电连接，背金芯片20的第二表面(即正面，与背金面相对的表面)与转接板30电连接。
通过把背金芯片20贴装在转接板30上，即背金芯片20设置在基板10与转接板30之间且背金面与基板10电连接，正面朝上，即可采用标准的倒装工艺实现芯片封装，且封装结构简单，易于工业制备；制备效率高，适用于批量生产。
如图1所示，背金芯片20的第二表面上设置有若干连接部21，用于实现背金芯片20与转接板30的电连接。其中，连接部21为用于封装的压焊点。
其中，对应于背金芯片20的连接部21，在转接板30在与背金芯片20贴合的表面上设置有重布线层31，即重布线层31与背金芯片20的第二表面上设置的连接部21对应设置，重布线层31用于实现背金芯片20的IO引脚在转接板30表面的重分布，增大IO引脚之间的距离，降低了与基板10贴装时的短路风险，提高了封装产品的成品率。
此外，在转接板30的重布线层31表面设置有信号端40，该信号端40分别与重布线层31以及基板10连接。其中，信号端40凸点，用于将背金芯片20的接线端子引到封装芯片的边沿，便于芯片引脚的连接。
通过在背金芯片20的第二表面设置若干与转接板30的重布线层31连接的连接部21，能够实现导线尺寸设计的优化，有助于提升高频信号的传输性能。
如图1所示，转接板30与基板10之间空间内设置有填充物，在转接板30的裸露表面上还覆盖有封装层50，该封装层50延伸至基板10上。例如，可以通过underfil填充，塑封，陶瓷管壳封盖或散热盖贴片等实现芯片的封装。
作为本实施例的一种可替换实施方式，背金芯片20可以为单颗裸芯片，也可以为其他在封装结构中，正面必须朝上的芯片。
作为本实施例的中可选实施方式，转接板30可以为硅转接板，也可以为陶瓷转接板等等。
作为本实施例的一种可选实施方式，重布线层31可以用其他导电结构替换，只需保证其能够实现待封装芯片的IO引脚的重新分布即可。
作为本实施例的一种可选实施方式，连接部21可以为金属引线，也可以为凸点，或者其它能够实现的电连接的结构。
作为本实施例的一种可选实施方式，信号端40可以为金属引线，也可以为焊球，或是其它能够实现电连接的结构。
实施例2
本发明实施例提供一种芯片封装方法，如图2所示，该方法包括以下步骤：
步骤S10，提供转接板。
转接板30为硅转接板，图3a示出了转接板30的俯视图，转接板30的后续加工工艺可以通过晶圆工艺实现。具体地，包括以下步骤：
步骤S11，在转接板30表面形成重布线层31。
通过晶圆工艺实现转接板30表面的重布线层31的制作，与待封装芯片20表面的IO引脚一一对应，通过整面光刻工艺，实现线宽小间距的重布线层31的设计。
其中，在转接板30表面形成重布线层31具体可以包括：
在转接板30表面形成金属层，即在晶圆表面形成金属层；按照待封装芯片20第二表面上的连接部21的分布，对该金属层图案化形成重布线层31，使得待封装芯片20通过连接部21与该重布线层31连接。
如图3a所示，转接板30采用晶圆制备，其俯视图为圆形。图3a中单个矩形框的位置为后续工艺中，单个芯片的位置。其中，对于重布线层31的图案化与待封装芯片20第二表面上的连接部21对应。图3b示出了在转接板30表面设置重布线层31的剖视图。
步骤S12，按照预设位置，在重布线层表面排布信号端，其中，预设位置与基板对应设置。
如图3c所示，在重布线层31表面按照预设位置排布信号端40，其中，设计排布信号端40的位置与基板10对应。例如，信号端40可以为焊球或凸点，对应地可以通过晶圆工艺制作焊球或凸点。
步骤S20，将待封装芯片阵列与转接板固定连接，其中，待封装芯片的第二表面与转接板贴合设置。
如图3d所示，待封装芯片20为背金芯片，该背金芯片20包括背金面，与背金面相对的为正面，在背金芯片20的正面设置有若干连接部21。其中，连接部21与转接板30上的重布线层31对应设置。
如图3e所示，若干待封装芯片20形成待封装芯片阵列，将该待封装芯片阵列的背金面朝上，倒装至转接板30表面。其中，待封装芯片20的第二表面(即与背金面对应的正面)与转接板30贴合设置。
具体地，可以通过Chip to Chip工艺或者Chip to Wafer工艺(包括导电胶、焊接或者其他贴装方式)，把待封装阵列贴装在转接板30对应的位置，实现待封装芯片20与转接板30的固定连接。
步骤S30，切割固定后的待封装芯片阵列与转接板，以形成单个待封装芯片。
将完成固定好的转接板30与待封装芯片阵列切割成单个芯片，已形成单个待封装芯片。其中，图3f示出了待封装芯片阵列20与转接板30固定连接之后的俯视图，图中每个大的矩形框内具有一个小的矩形框，其中，小的矩形框表示单个待封装芯片20。具体在切割时，可以沿着大的矩形边框进行切割，实现待封装芯片20的分离。
其中，切割完成之后的待封装芯片20与转接板30固定连接，此时，待封装芯片20的背金面22朝上。
步骤S40，将待封装芯片倒装至基板上，其中，待封装芯片与第二表面相对的第一表面与基板贴合。
如图3g所示，将与转接板30固定连接的待封装芯片20的背金面22朝下，倒装至基板10表面。即，待封装芯片20的背金面22与基板10贴合设置。
此外，还需要对贴合完成之后的待封装芯片20进行封装，如图3h所示，在转接板的裸露表面上形成封装层50，并将封装层50延伸至基板10上。
例如，可以通过underfil填充，塑封，陶瓷管壳封盖或散热盖贴片等实现芯片的封装。
本实施例提供的芯片封装方法，具有如下有益效果：
a.解决单颗裸片实现高效率倒装封装的问题；
b.解决了含背金芯片或者芯片正面必须向上的芯片实现倒装的问题；
c.本方案通过转接板与待封装芯片连接，实现IO引脚在转接板表面重分布，增大引脚之间的距离,降低了与基板贴装的短路风险；
d.通过硅转接板实现IO引脚重分布，导线尺寸设计更加优化，有助于提升高频信号的传输性能；
e.整个工艺制备过程采用标准量产工艺，包括带重布线层和信号端的硅转接板、Chip to Chip或者Chip to Wafer贴装工艺，生产效率和成本均可控。
未在本实施例中详细描述的芯片封装结构，请参照实施例1，在此不再赘述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
基板；
依次设置在所述基板上的待封装芯片和转接板，所述待封装芯片的第一表面与所述基板电连接，与所述第一表面相对的第二表面与所述转接板电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述转接板包括重布线层，所述重布线层贴合设置所述转接板靠近所述第二表面的一侧。
3.根据权利要求2所述的芯片倒装结构，其特征在于，所述第二表面上设置有若干连接部，所述待封装芯片通过所述连接部与所述重布线层电连接。
4.根据权利要求2所述的芯片封装结构，其特征在于，还包括设置在所述重布线层表面的信号端，所述信号端分别与所述重布线层以及所述基板连接。
5.根据权利要求3所述的芯片封装结构，其特征在于，还包括覆盖所述转接板的裸露表面并延伸至所述基板上的封装层。
6.根据权利要求1至5中任一项所述的芯片封装结构，其特征在于，所述待封装芯片为单颗裸芯片或背金芯片。
7.一种芯片封装方法，其特征在于，包括以下步骤：
提供转接板；
将待封装芯片阵列与所述转接板固定连接，其中，待封装芯片的第二表面与所述转接板贴合设置；
切割固定后的所述待封装芯片阵列与所述转接板，以形成单个所述待封装芯片；
将所述待封装芯片倒装至基板上，其中，所述待封装芯片与所述第二表面相对的第一表面与所述基板贴合。
8.根据权利要求7所述的芯片封装方法，其特征在于，在将待封装芯片阵列与所述转接板固定连接的步骤之前，还包括：
在所述转接板表面形成重布线层；
按照预设位置，在所述重布线层表面排布信号端，所述预设位置与基板对应设置。
9.根据权利要求8所述的芯片封装方法，其特征在于，所述在所述转接板表面形成重布线层的步骤，包括：
在所述转接板表面形成金属层；
按照所述第二表面上的连接部的分布，对所述金属层图案化形成所述重布线层，所述待封装芯片通过所述连接部与所述重布线层连接。
10.根据权利要求7至9中任一项所述的芯片封装方法，其特征在于，所述将所述待封装芯片倒装至基板上的步骤之后，还包括，
在所述转接板的裸露表面上形成封装层，并将所述封装层延伸至所述基板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810129292.7A CN108389838A (zh) | 2018-02-08 | 2018-02-08 | 一种芯片封装结构及芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810129292.7A CN108389838A (zh) | 2018-02-08 | 2018-02-08 | 一种芯片封装结构及芯片封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108389838A true CN108389838A (zh) | 2018-08-10 |
Family
ID=63075353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810129292.7A Pending CN108389838A (zh) | 2018-02-08 | 2018-02-08 | 一种芯片封装结构及芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389838A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296008A (zh) * | 2012-02-22 | 2013-09-11 | 中国科学院微电子研究所 | Tsv或tgv转接板，3d封装及其制备方法 |
| CN104659004A (zh) * | 2014-12-30 | 2015-05-27 | 华天科技（西安）有限公司 | 一种PoP封装结构及其制造方法 |
| CN105870109A (zh) * | 2016-05-19 | 2016-08-17 | 苏州捷研芯纳米科技有限公司 | 一种2.5d集成封装半导体器件及其加工方法 |
-
2018
- 2018-02-08 CN CN201810129292.7A patent/CN108389838A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296008A (zh) * | 2012-02-22 | 2013-09-11 | 中国科学院微电子研究所 | Tsv或tgv转接板，3d封装及其制备方法 |
| CN104659004A (zh) * | 2014-12-30 | 2015-05-27 | 华天科技（西安）有限公司 | 一种PoP封装结构及其制造方法 |
| CN105870109A (zh) * | 2016-05-19 | 2016-08-17 | 苏州捷研芯纳米科技有限公司 | 一种2.5d集成封装半导体器件及其加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109860136A (zh) | 集成扇出封装件及其形成方法 | |
| US7928551B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7723159B2 (en) | Package-on-package using through-hole via die on saw streets | |
| US8445325B2 (en) | Package-in-package using through-hole via die on saw streets | |
| CN102347253B (zh) | 在接触焊盘上形成再分布层的方法和半导体器件 | |
| US7750452B2 (en) | Same size die stacked package having through-hole vias formed in organic material | |
| CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
| CN108878297A (zh) | 芯片封装结构及其制备方法 | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| CN106876363A (zh) | 3d连接的扇出型封装结构及其工艺方法 | |
| CN104409437A (zh) | 双面bump芯片包封后重布线的封装结构及其制作方法 | |
| CN109935561A (zh) | 一种氮化镓器件及氮化镓器件的封装方法 | |
| CN107507816A (zh) | 扇出型晶圆级多层布线封装结构 | |
| CN208796987U (zh) | 一种引线框架及其超薄型小外形倒装封装件 | |
| CN105140374A (zh) | 一种免打线led封装结构及其制备方法 | |
| CN208608186U (zh) | 芯片封装结构 | |
| CN108389838A (zh) | 一种芯片封装结构及芯片封装方法 | |
| CN105990298A (zh) | 一种芯片封装结构及其制备方法 | |
| CN104201168B (zh) | 一种芯片倾斜堆叠的圆片级封装单元及封装方法 | |
| CN102244021B (zh) | Low-k芯片封装方法 | |
| CN109494164A (zh) | 一种制备小型化开关滤波器的方法 | |
| CN108206175A (zh) | 一种多芯片封装结构及其制造方法 | |
| CN104112811B (zh) | 一种led的封装方法 | |
| CN211238232U (zh) | 用于晶圆级封装的金属焊线互连结构 | |
| KR101488606B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180810 |