CN208796987U - 一种引线框架及其超薄型小外形倒装封装件 - Google Patents

一种引线框架及其超薄型小外形倒装封装件 Download PDF

Info

Publication number
CN208796987U
CN208796987U CN201821177410.3U CN201821177410U CN208796987U CN 208796987 U CN208796987 U CN 208796987U CN 201821177410 U CN201821177410 U CN 201821177410U CN 208796987 U CN208796987 U CN 208796987U
Authority
CN
China
Prior art keywords
chip
lead frame
leadframes
interior pin
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821177410.3U
Other languages
English (en)
Inventor
慕蔚
李习周
陈志祥
李琦
张易勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201821177410.3U priority Critical patent/CN208796987U/zh
Application granted granted Critical
Publication of CN208796987U publication Critical patent/CN208796987U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种引线框架及其超薄型小外形倒装封装件，属于微电子封装技术领域。其中引线框架包括若干呈矩阵式排列的引线框架单元，引线框架单元的内引脚设置为沙漏形排布，能够利用塑封料将芯片上的焊料凸点与内引脚上的电镀焊盘牢牢固定，减少热膨胀引力引起内引脚移动，导致电镀焊盘与内引脚接触不良的现象。应用该引线框架单元结合先进的倒装焊和3D堆叠封装技术取代传统的SOP/TSSOP封装技术，且采用可保证高可靠性的适配性工艺路线进行生产，可以得到电阻、电感和寄生电容值低，芯片内部阻性损耗和开关损耗小、发热量低的超薄型小外形倒装封装件，提高了高频封装产品的使用频率范围。

Description

一种引线框架及其超薄型小外形倒装封装件
技术领域
本实用新型涉及微电子封装技术领域，具体涉及一种引线框架及其超薄型小外形倒装封装件，特别涉及一种引线框架及其超薄型小外形倒装堆叠封装件。
背景技术
小外形封装（Small Outline Package，SOP），是指外引脚从封装体两侧引出呈翼状的表面贴装器件，其封装结构分为嵌入式和外露式两种，引脚节距为1.27mm，并且衍生出带散热片的小尺寸封装（HSOP）、裸露焊盘的小外形封装（ESOP）、微小形封装（MSOP）、甚小外形封装（VSOP）、缩小型封装（SSOP）、薄的缩小型SOP封装（TSSOP）、裸露焊盘的薄的微小形封装（EMSOP）、裸露焊盘的薄的缩小型封装（ETSSOP）等封装结构。这些衍生封装结构的引脚节距为1.27-0.40mm。传统的SOP封装是通过打线键合（Wire-Bond，WB）的方式将晶圆芯片和封装体内部引脚连接起来，但打线键合所用键合线通常是18-38μm的金线、铜线或其它合金线，受其限制，这种封装体既不能通过太大的电流，也不能很好地进行热传导及信号输出，且该键合方式在超薄型堆叠封装中存在WB焊线外露、交缠及焊线高度空间不够的问题，极大地限制了该封装件的应用。倒装封装（Flip Chip，FC）是一种先进的微电子组装与封装技术，极大地降低了芯片的电阻、电感和寄生电容值，并减少了芯片内部的阻性损耗和开关损耗，应用频率高，可更好地降低发热量。该封装件具有失效率低、密度高、小型化、节省空间、成本较低等优点，并可缩短产品上市时间，降低投资风险。但该倒装封装形式只能用于带焊料凸点的芯片，且单一带焊料凸点的芯片之间不能进行堆叠封装，极大的限制了普通芯片的应用范围，且不利于堆叠封装产品的形成。
实用新型内容
本实用新型的目的是为了克服上述已有技术的缺陷，结合打线键合和倒装封装的优点，提供一种引线框架及其超薄型小外形倒装封装件，在满足超薄小外形封装要求的前提下改善封装产品的电学性能。
本实用新型的目的是通过以下技术方案实现的：一种引线框架，包括若干呈矩阵式排列的引线框架单元，引线框架单元中部为芯片安装区；该引线框架单元的内引脚呈沙漏形排布，内引脚上表面设有若干与芯片的焊料凸点相配合的电镀焊盘，内引脚远离电镀焊盘一端端部设有镀银层；引线框架单元外引脚上设有镀锡层，用于与外部线路电性连接。
上述引线框架单元的内引脚为8个，4个一组上下排布。
作为本实用新型引线框架的一个优选结构，该引线框架长228.29±5.00 mm，宽50.80±5.00mm，厚0.110-0.127 mm；包括384个引线框架单元，且该引线框架单元呈12排32列排布，标记为FC-SOP016L。该结构相对于其他长、宽、厚及引线框架单元排布形式的引线框架来说，既可以满足芯片FC封装，又可满足于芯片FC+WB混合堆叠封装，解决WB焊线高度空间不够的难题。如单个芯片厚度50-75μm，两芯片加上胶膜片厚度约为120-170μm，完全满足焊线封装的高度空间要求，降低了焊线难度。
本实用新型应用上述引线框架单元可形成倒装焊封装的超薄型小外形倒装封装件，该封装件厚度为0.80-1.40mm，其包括第一芯片和一上述的引线框架单元；其中，第一芯片设于芯片安装区，第一芯片的第一表面上设有若干焊料凸点，该焊料凸点与内引脚上表面的电镀焊盘一一对应接合，引线框架单元与第一芯片的第二表面外部包覆塑封体，外引脚暴露于塑封体之外。
本实用新型应用上述引线框架单元也可形成倒装焊→打线键合堆叠封装的超薄型小外形倒装封装件，该封装件厚度为0.80-1.40mm，其包括第一芯片和一上述的引线框架单元；其中，第一芯片设于芯片安装区，第一芯片的第一表面上设有若干焊料凸点，该焊料凸点与内引脚上表面的电镀焊盘一一对应接合；所述第一芯片的第二表面上还通过第一胶膜片与第二芯片的第一表面粘接，第二芯片的第二表面通过第一键合线与镀银层连接；引线框架单元、第一键合线及第二芯片的第二表面外部包覆塑封体，外引脚暴露于塑封体之外。
本实用新型应用上述引线框架单元还可形成倒装焊→打线键合→二次倒装焊堆叠封装的超薄型小外形倒装封装件，该封装件厚度为0.80mm-1.40mm，包括第一芯片和一上述的引线框架单元；其中，第一芯片设于芯片安装区，第一芯片的第一表面上设有若干焊料凸点，该焊料凸点与内引脚上表面的电镀焊盘一一对应接合；第一芯片的第二表面上还通过第一胶膜片与第二芯片的第一表面粘接，第二芯片的第二表面通过第一键合线与镀银层连接；第二芯片的第二表面设有若干焊料凸点，该焊料凸点与第三芯片的第一表面一一接合；引线框架单元、第一键合线及第三芯片的第二表面外部包覆塑封体，外引脚暴露于塑封体之外。
本实用新型应用上述引线框架单元还可形成倒装焊→打线键合→二次倒装焊→打线键合的堆叠封装的超薄型小外形倒装封装件，该封装件厚度为0.80mm-1.40mm，包括第一芯片和一上述的引线框架单元；其中，第一芯片设于芯片安装区，第一芯片的第一表面上设有若干焊料凸点，该焊料凸点与内引脚上表面的电镀焊盘一一对应接合；所述第一芯片的第二表面上还通过第一胶膜片与第二芯片的第一表面粘接，第二芯片的第二表面通过第一键合线与镀银层连接；所述第二芯片的第二表面设有若干焊料凸点，该焊料凸点与第三芯片的第一表面一一接合；所述第三芯片的第二表面通过第二胶膜片与第四芯片的第一表面粘接，第四芯片的第二表面通过第二键合线与镀银层连接；引线框架单元、第一键合线、第二键合线及第四芯片的第二表面外部包覆塑封体，外引脚暴露于塑封体之外。
相对于现有技术，本实用新型的有益效果是：
1、本实用新型提供了一种适用于FC-SOP/FC-TSSOP封装结构的引线框架，且结合SOP/TSSOP封装技术、FC封装技术、芯片减薄与堆叠封装技术，形成了FC-SOP/FC-TSSOP封装件或FC-SOP/FC-TSSOP引线键合堆叠封装件。既可以满足芯片FC封装，又可满足于芯片FC+WB混合堆叠封装，解决了单一打线键合方式在超薄型堆叠封装中存在焊线外露、交缠及焊线高度空间不够的问题。
2、本实用新型引线框架采用能够满足高精度、高可靠性的多排矩阵式引线框架，用先进的倒装焊和3D堆叠封装技术取代传统的SOP/TSSOP封装技术，且采用可保证高可靠性的适配性工艺路线进行生产，其结构合理，降低了电阻、电感和寄生电容值，并减少了芯片内部的阻性损耗和开关损耗，可更好地降低发热量，增加了高频封装产品的使用频率范围。
3、本实用新型的引线框架，将引线框架单元的内引脚设计为沙漏形排布，且在内引脚上进行多焊盘设置，一方面可以利用塑封料将芯片上的焊料凸点与内引脚上的电镀焊盘牢牢固定，减少热膨胀引力引起内引脚移动，导致电镀焊盘与内引脚接触不良的现象，另一方面可大大增加引线框架铜合金基材与塑封料的结合力，有助于封装件密封性和防水防潮性能的提高。
4、本实用新型的引线框架，其引线框架单元的内引脚为8个，4个一组上下排布。用于同各种设计结构的芯片焊料凸点相配合，扩大该引线框架的应用范围，增强其普适性。
附图说明
图1为本实用新型FC-SOP016L引线框架的结构示意图；
图2为本实用新型引线框架单元的结构示意图；
图3为本实用新型引线框架单元中引脚焊盘及镀锌层的结构示意图；
图4为本实用新型实施例1中封装件的纵剖视图；
图5为本实用新型实施例2中封装件的纵剖视图；
图6为本实用新型实施例3中封装件的纵剖视图；
图7为本实用新型实施例4中封装件的纵剖视图；
附图标记：1、引线框架单元；2、内引脚；3、电镀焊盘；4、镀银层；5、第一芯片；6、焊料凸点；7、外引脚；8、镀锡层；9、塑封体；10、第一胶膜片；11、第二芯片；12、第一键合线；13、第三芯片；14、第二胶膜片；15、第二键合线；16、第四芯片。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步说明。
如图1-3所示，一种FCSOP016L引线框架，该引线框架长228.29±5.00 mm，宽50.80±5.00mm，厚0.110 -0.127mm；包括384个呈12排32列排布的引线框架单元1。引线框架单元1中部为芯片安装区；该引线框架单元1包括8个内引脚2，该内引脚2四个一组上下排布呈沙漏形，内引脚2上表面设有17个与芯片的焊料凸点6相配合的电镀焊盘3，内引脚2远离电镀焊盘3一端端部设有镀银层4；引线框架单元1外引脚7上设有镀锡层8，用于与外部线路电性连接。
利用以上引线框架单元1可形成如下实施例所述的超薄型小外形倒装封装件。
实施例1
如图4所示，一种超薄型小外形倒装封装件，其厚度为0.80-1.40mm，通过晶圆减薄和倒装封装过程实现封装件厚度超薄化，包括第一芯片5和一上述的引线框架单元1；其中，第一芯片5设于芯片安装区，第一芯片5的第一表面上设有若干焊料凸点6，该焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合，引线框架单元1与第一芯片5的第二表面外部包覆塑封体9，外引脚7暴露于塑封体9之外。该封装件的生产方法如下：
步骤1，引线框架设计：设计一种如图1所示的引线框架；
步骤2，晶圆减薄：晶圆来料检验合格后，先在晶圆第一表面贴膜，然后采用全自动减薄机将原始晶圆依次进行粗磨、精磨减薄至200μm，清洗干净，以消除应力；
步骤3，晶圆划片：晶圆第一表面揭膜后在晶圆第二表面贴膜，并使用机械或激光划片机进行防裂片划片；
步骤4，倒装焊→回流焊→自动包封：使用倒装焊上芯机，使第一芯片5的焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合，待整条引线框架全部倒装上芯后，送至回流焊工序，在10温区和温度曲线图下进行回流焊，使焊料凸点6与电镀焊盘3牢固结合；回流焊后自动传送至全自动包封系统，进行防离层、防翘曲整体塑封，并自动去除废料；
步骤5，固化：塑封后的引线框架半成品，在150℃下烘烤5h进行固化；
步骤6，锡化：对于镀银引线框架，固化后传送到锡化工序，在外引脚7底面镀上11.50±3.50μm镀锡层4，并在175℃下烘烤1h，消除应力防止锡须生长；
步骤7，打印：使用全自动或半自动激光打印机在塑封体表面打印产品标记；
步骤8，切割分离：采用机械方法，将打印后的引线框架成品进行切割分离，形成本实施例所述的单个超薄型小外形倒装封装件，并剔除外观不合格品后装盒；
步骤9，测试：在自动测试分选机上，按设定的测试程序进行测试分选，并传递自动分类装管或编带；
步骤10，包装入库：测试完产品经检验后，按防静电防潮要求包装后入库。
实施例2
如图5所示，本实用新型的超薄型小外形倒装封装件，其厚度为0.80-1.40mm，通过晶圆减薄和倒装封装过程实现封装件厚度超薄化，包括第一芯片5和一上述的引线框架单元1。其中，第一芯片5设于芯片安装区，第一芯片5的第一表面上设有若干焊料凸点6，该焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合。第一芯片5的第二表面上还通过第一胶膜片10与第二芯片11的第一表面粘接，第二芯片11的第二表面通过第一键合线12与镀银层4连接；引线框架单元1、第一键合线12及第二芯片11的第二表面外部包覆塑封体9，外引脚7暴露于塑封体9之外。该封装件的生产方法如下：
步骤1，同实施例1；
步骤2，晶圆减薄：晶圆来料检验合格后，先在晶圆第一表面贴膜，然后采用全自动减薄机将第一芯片5以及第二芯片11所在的晶圆分别依次进行粗磨、精磨减薄至150μm和100μm，清洗干净，以消除应力；
步骤3，晶圆划片：晶圆第一表面揭膜后先在第一芯片5所在的晶圆第二表面粘贴减薄胶膜，在第二芯片11所在的晶圆第二表面粘贴第一胶膜片10，然后分别采用机械或激光划片进行防裂片划片；
步骤4，倒装焊→回流焊→上芯→键合→自动包封：使用倒装焊上芯机，使第一芯片5的焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合，待整条引线框架全部倒装上芯后，送至回流焊工序，在10温区和温度曲线图下进行回流焊，使焊料凸点6与电镀焊盘3牢固结合，回流焊后进行等离子清洗；等离子清洗后将第二芯片11通过第一胶膜片10粘贴于第一芯片5的第二表面，并进行防离层烘烤。然后从第二芯片11向镀银层4高低弧焊线，形成第一键合线12。最后自动传送至全自动包封系统，进行防离层、防翘曲整体塑封，并自动去除废料；
步骤5-步骤10，同实施例1。
实施例3
如图6所示，一种超薄型小外形倒装封装件，其厚度为0.80-1.40mm，通过晶圆减薄和倒装封装过程实现封装件厚度超薄化，包括第一芯片5和一上述的引线框架单元1；其中，第一芯片5设于芯片安装区，第一芯片5的第一表面上设有若干焊料凸点6，该焊料凸点6与内引脚上2表面的电镀焊盘3一一对应接合。第一芯片5的第二表面上还通过第一胶膜片10与第二芯片11的第一表面粘接，第二芯片11的第二表面通过第一键合线12与镀银层8连接。第二芯片11的第二表面设有若干焊料凸点6，该焊料凸点6与第三芯片13的第一表面一一接合；引线框架单元1、第一键合线12及第三芯片13的第二表面外部包覆塑封体9，外引脚7暴露于塑封体9之外。该封装件的生产方法如下：
步骤1，同实施例1；
步骤2，晶圆减薄：晶圆来料检验合格后，先在晶圆第一表面贴膜，然后采用全自动减薄机将第一芯片5以及第三芯片11所在的晶圆分别依次进行粗磨、精磨减薄至100μm；将第二IC芯片7第一表面贴膜后，依次进行粗磨、精磨及抛光减薄至50μm，最后分别清洗干净，以消除应力；
步骤3，晶圆划片：晶圆第一表面揭膜后先在第一芯片5和第三芯片11所在的晶圆第二表面粘贴减薄胶膜，在第二芯片11所在的晶圆第二表面粘贴第一胶膜片10，然后分别采用机械或激光划片进行防裂片划片；
步骤4，倒装焊→回流焊→上芯→键合→第二次倒装焊→自动包封：使用倒装焊上芯机，使第一芯片5的焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合，待整条引线框架全部倒装上芯后，送至回流焊工序，在10温区和温度曲线图下进行回流焊，使焊料凸点6与电镀焊盘3牢固结合，回流焊后进行等离子清洗；等离子清洗后将第二芯片11通过第一胶膜片10粘贴于第一芯片5的第二表面，并进行防离层烘烤。然后从第二芯片11向镀银层4高低弧焊线，形成第一键合线12。最后在第二IC芯片11上通过第三芯片11上的焊料凸点6倒装焊第三芯片11，第二次倒装焊后的半成品引线框架自动传送到回流焊炉，在10温区和温度曲线图下进行第二次回流焊。第二次回流焊后自动传送至全自动包封系统，进行防离层、防翘曲整体塑封，并自动去除废料；
步骤5-步骤10，同实施例1。
实施例4
如图7所示，本实施例的超薄型小外形倒装封装件，其厚度为0.80-1.40mm，通过晶圆减薄和倒装封装过程实现封装件厚度超薄化，包括第一芯片5和一上述的引线框架单元1；其中，第一芯片5设于芯片安装区，第一芯片5的第一表面上设有若干焊料凸点6，该焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合。第一芯片5的第二表面上还通过第一胶膜片10与第二芯片11的第一表面粘接，第二芯片11的第二表面通过第一键合线12与镀银层4连接。第二芯片11的第二表面设有若干焊料凸点6，该焊料凸点6与第三芯片13的第一表面一一接合。第三芯片13的第二表面通过第二胶膜片14与第四芯片16的第一表面粘接，第四芯片16的第二表面通过第二键合线15与镀银层4连接。引线框架单元1、第一键合线12、第二键合线15及第四芯片16的第二表面外部包覆塑封体9，外引脚7暴露于塑封体9之外。该封装件的生产方法如下：
步骤1，同实施例1；
步骤2，晶圆减薄：晶圆来料检验合格后，先在晶圆第一表面贴膜，然后采用全自动减薄机将第一芯片5以及第三芯片11所在的晶圆分别依次进行粗磨、精磨减薄至100μm；将第二IC芯片7第一表面贴膜后，依次进行粗磨、精磨及抛光减薄至50μm，最后分别清洗干净，以消除应力；
步骤3，晶圆划片：晶圆第一表面揭膜后先在第一芯片5和第三芯片11所在的晶圆第二表面粘贴减薄胶膜，在第二芯片11所在的晶圆第二表面粘贴第一胶膜片10，然后分别采用机械或激光划片进行防裂片划片；
步骤4，倒装焊→回流焊→上芯→键合→第二次倒装焊→上芯→键合→自动包封：使用倒装焊上芯机，使第一芯片5的焊料凸点6与内引脚2上表面的电镀焊盘3一一对应接合，待整条引线框架全部倒装上芯后，送至回流焊工序，在10温区和温度曲线图下进行回流焊，使焊料凸点6与电镀焊盘3牢固结合，回流焊后进行等离子清洗；等离子清洗后将第二芯片11通过第一胶膜片10粘贴于第一芯片5的第二表面，并进行防离层烘烤。然后从第二芯片11向镀银层4高低弧焊线，形成第一键合线12。最后在第二IC芯片11上通过第三芯片11上的焊料凸点6倒装焊第三芯片11，第二次倒装焊后的半成品引线框架自动传送到回流焊炉，在10温区和温度曲线图下进行第二次回流焊。回流焊后进行等离子清洗，等离子清洗后将第四芯片16通过第二胶膜片14粘贴于第三芯片13的第二表面，并进行防离层烘烤。然后从第四芯片16向镀银层4高低弧焊线，形成第二键合线15。最后自动传送至全自动包封系统，进行防离层、防翘曲整体塑封，并自动去除废料；
步骤5-步骤10，同实施例1。

Claims (7)

1.一种引线框架，包括若干呈矩阵式排列的引线框架单元（1），引线框架单元（1）中部为芯片安装区，其特征在于：所述引线框架单元（1）的内引脚（2）呈沙漏形排布，内引脚（2）上表面设有若干与芯片的焊料凸点（6）相配合的电镀焊盘（3），内引脚（2）远离电镀焊盘（3）一端端部设有镀银层（4）；所述引线框架单元（1）外引脚（7）上设有镀锡层（8），用于与外部线路电性连接。
2.如权利要求1所述的一种引线框架，其特征在于：所述引线框架单元（1）的内引脚（2）为8个，4个一组上下排布。
3.如权利要求1所述的一种引线框架，其特征在于：所述引线框架长228.29±5.00 mm，宽50.80±5.00mm，厚0.110 -0.127 mm；包括呈12排32列排布的共384个引线框架单元（1）。
4.一种超薄型小外形倒装封装件，其特征在于：该封装件厚度为0.80-1.40mm，包括第一芯片（5）和一如权利要求1-3任一项所述的引线框架，所述第一芯片（5）设于引线框架单元（1）的芯片安装区，第一芯片（5）的第一表面上设有若干焊料凸点（6），该焊料凸点（6）与内引脚（2）上表面的电镀焊盘（3）一一对应接合，引线框架单元（1）与第一芯片（5）的第二表面外部包覆塑封体（9），外引脚（7）暴露于塑封体（9）之外。
5.一种超薄型小外形倒装封装件，其特征在于：该封装件厚度为0.80-1.40mm，包括第一芯片（5）和一如权利要求1-3任一项所述的引线框架，所述第一芯片（5）设于引线框架单元（1）的芯片安装区，第一芯片（5）的第一表面上设有若干焊料凸点（6），该焊料凸点（6）与内引脚（2）上表面的电镀焊盘（3）一一对应接合；所述第一芯片（5）的第二表面上还通过第一胶膜片（10）与第二芯片（11）的第一表面粘接，第二芯片（11）的第二表面通过第一键合线（12）与镀银层（4）连接；引线框架单元（1）、第一键合线（12）及第二芯片（11）的第二表面外部包覆塑封体（9），外引脚（7）暴露于塑封体（9）之外。
6.一种超薄型小外形倒装封装件，其特征在于：该封装件厚度为0.80-1.40mm，包括第一芯片（5）和一如权利要求1-3任一项所述的引线框架，所述第一芯片（5）设于引线框架单元（1）的芯片安装区，第一芯片（5）的第一表面上设有若干焊料凸点（6），该焊料凸点（6）与内引脚（2）上表面的电镀焊盘（3）一一对应接合；所述第一芯片（5）的第二表面上还通过第一胶膜片（10）与第二芯片（11）的第一表面粘接，第二芯片（11）的第二表面通过第一键合线（12）与镀银层（4）连接；所述第二芯片（11）的第二表面设有若干焊料凸点（6），该焊料凸点（6）与第三芯片（13）的第一表面一一接合；引线框架单元（1）、第一键合线（12）及第三芯片（13）的第二表面外部包覆塑封体（9），外引脚（7）暴露于塑封体（9）之外。
7.一种超薄型小外形倒装封装件，其特征在于：该封装件厚度为0.80-1.40mm，包括第一芯片（5）和一如权利要求1-3任一项所述的引线框架，所述第一芯片（5）设于引线框架单元（1）的芯片安装区，第一芯片（5）的第一表面上设有若干焊料凸点（6），该焊料凸点（6）与内引脚（2）上表面的电镀焊盘（3）一一对应接合；所述第一芯片（5）的第二表面上还通过第一胶膜片（10）与第二芯片（11）的第一表面粘接，第二芯片（11）的第二表面通过第一键合线（12）与镀银层（4）连接；所述第二芯片（11）的第二表面设有若干焊料凸点（6），该焊料凸点（6）与第三芯片（13）的第一表面一一接合；所述第三芯片（13）的第二表面通过第二胶膜片（14）与第四芯片（16）的第一表面粘接，第四芯片（16）的第二表面通过第二键合线（15）与镀银层（4）连接；引线框架单元（1）、第一键合线（12）、第二键合线（15）及第四芯片的第二表面外部包覆塑封体（9），外引脚（7）暴露于塑封体（9）之外。
CN201821177410.3U 2018-07-24 2018-07-24 一种引线框架及其超薄型小外形倒装封装件 Active CN208796987U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821177410.3U CN208796987U (zh) 2018-07-24 2018-07-24 一种引线框架及其超薄型小外形倒装封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821177410.3U CN208796987U (zh) 2018-07-24 2018-07-24 一种引线框架及其超薄型小外形倒装封装件

Publications (1)

Publication Number Publication Date
CN208796987U true CN208796987U (zh) 2019-04-26

Family

ID=66203150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821177410.3U Active CN208796987U (zh) 2018-07-24 2018-07-24 一种引线框架及其超薄型小外形倒装封装件

Country Status (1)

Country Link
CN (1) CN208796987U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037185A (zh) * 2018-07-24 2018-12-18 天水华天科技股份有限公司 一种引线框架及其超薄型小外形倒装封装件
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN110600447A (zh) * 2019-08-01 2019-12-20 长电科技（宿迁）有限公司 一种新型引线框架结构及封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037185A (zh) * 2018-07-24 2018-12-18 天水华天科技股份有限公司 一种引线框架及其超薄型小外形倒装封装件
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN110323198B (zh) * 2019-07-26 2024-04-26 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN110600447A (zh) * 2019-08-01 2019-12-20 长电科技（宿迁）有限公司 一种新型引线框架结构及封装结构

Similar Documents

Publication Publication Date Title
CN103022021B (zh) 半导体装置及其制造方法
TWI379367B (en) Chip packaging method and structure thereof
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
US20100044861A1 (en) Semiconductor die support in an offset die stack
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
CN109003948A (zh) 一种双面三维堆叠封装结构及封装方法
US7247933B2 (en) Thin multiple semiconductor die package
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
CN108011608A (zh) 一种应用于声表面波滤波器的晶圆级封装结构及封装工艺
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102231376A (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102222658A (zh) 多圈排列ic芯片封装件及其生产方法
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
CN207765441U (zh) 一种引线框架及其超薄型fc-sot封装件
CN214588813U (zh) 一种反折弯内绝缘产品的封装结构
CN109037185A (zh) 一种引线框架及其超薄型小外形倒装封装件
CN115966522A (zh) 一种带围坝内埋式芯片封装结构及封装方法
CN212542425U (zh) 一种半导体封装件
CN203839371U (zh) 一种dram双芯片堆叠封装结构
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN206789534U (zh) 高可靠性芯片封装结构
CN103325693A (zh) 一种采用塑封技术优化fcbga封装的封装件及其制作工艺

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant