CN107507824A - 一种带有电磁屏蔽功能的封装结构及其制备方法 - Google Patents

一种带有电磁屏蔽功能的封装结构及其制备方法 Download PDF

Info

Publication number
CN107507824A
CN107507824A CN201710822599.0A CN201710822599A CN107507824A CN 107507824 A CN107507824 A CN 107507824A CN 201710822599 A CN201710822599 A CN 201710822599A CN 107507824 A CN107507824 A CN 107507824A
Authority
CN
China
Prior art keywords
substrate
substrate module
interface unit
metal routing
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710822599.0A
Other languages
English (en)
Inventor
张正
彭洋洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shang Rui Microelectronics (shanghai) Co Ltd
Smarter Microelectronics Shanghai Co Ltd
Original Assignee
Shang Rui Microelectronics (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shang Rui Microelectronics (shanghai) Co Ltd filed Critical Shang Rui Microelectronics (shanghai) Co Ltd
Priority to CN201710822599.0A priority Critical patent/CN107507824A/zh
Publication of CN107507824A publication Critical patent/CN107507824A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明实施例提供了一种带有电磁屏蔽功能的封装结构及其制备方法，所述封装结构包括：基板以及基板上的至少由裸片、金属走线组成的器件、塑封材料和导电涂层；还包括：用于接地的跨基板模组设置的连接器件；所述连接器件的一端与基板上表面设置的所述金属走线相连，另一端的侧截面与所述导电涂层的内表面相连；所述连接器件被所述塑封材料包裹。

Description

一种带有电磁屏蔽功能的封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种带有电磁屏蔽功能的封装结构及其制备方法。
背景技术
随着电子系统越来越复杂，系统集成度越来越高，电子芯片的组成部分，诸如：晶体管、集成电路、半导体器件等部件的尺寸也越来越小，间距也越来越近。各部件之间的串扰问题变的更加突显，在电子系统设计中，各部件之间的隔离成为系统设计中不可缺少的重要考虑因素。
带有电磁屏蔽功能是封装作为解决系统隔离的一个重要方案，可以在芯片封装级实现屏蔽，解决部件之间的干扰，提供各部件之间的隔离。
一般带有电磁屏蔽功能的封装结构外部包裹有导电涂层，导电涂层材料为银、锡、铜、锌或者其他金属材料及合金，也可以为导电树脂等其他导电涂层。
所述导电涂层与地的连接方式一般为：导电涂层18通过放置在基板10上的接地导体12与基板上的地相连，如图1所示；或者，导电涂层18通过基板中裸露于外部的金属(图2中到地通孔或金属走线19)与地相连，如图2所示。
对于图1所示的结构，在制备过程中有作业时间长，精度要求高的问题。而且，由于接地结构(接地导体12)是通过锡膏或导电胶通过回流焊的方式加热固化之后形成，可能形成高度的差异，导致切割时切不到准确位置，影响接地。
对于图2所示的结构，在制备过程中一般需要在基板边缘植入接地孔，基板在切割后将接地金属(到地通孔或金属走线19)裸露出来，与导电涂层18形成连接。此方式对孔工艺要求高，切割中有把基板中通孔拉裂的风险。另外，由于孔的直径受限于基板尺寸，无法设计太大，在切割过程中，存在切割对位不准的风险，造成与导电涂层的接触失效。
发明内容
有鉴于此，本发明实施例期望提供一种带有电磁屏蔽功能的封装结构及其制备方法，工艺简单且可达到屏蔽效果。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种带有电磁屏蔽功能的封装结构，包括：基板以及基板上的至少由裸片、金属走线组成的器件、塑封材料和导电涂层；还包括：用于接地的跨基板模组设置的连接器件；
所述连接器件的一端与基板上表面设置的所述金属走线相连，另一端的侧截面与所述导电涂层的内表面相连；所述连接器件被所述塑封材料包裹。
其中，所述连接器件为导电器件。
可选的，所述导电器件为包含但不限于以下任一种器件：
绑定线、金属块、表面贴装器件SMD。
本发明实施例还提供了一种带有电磁屏蔽功能的封装结构的制备方法，该方法包括：
在预设基板上设置至少由裸片、金属走线组成的器件；所述基板由至少两个基板模组组成；
跨基板模组设置连接器件，所述连接器件的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连；
采用塑封材料对所述基板进行封装；
对所述基板进行切割，露出每个基板模组中连接器件的侧截面；
为每个基板模组设置导电涂层。
一个实施例中，所述跨基板模组设置连接器件，包括：
在所述第一基板模组和所述第二基板模组之间进行绑定线键合操作，所述绑定线的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连。
其中，所述绑定线为一根、或为两根及以上。
一个实施例中，所述跨基板模组设置连接器件，包括：
在所述第一基板模组和所述第二基板模组之间贴装导电器件，所述导电器件的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连。
可选的，所述设置导电涂层的方式包括但不限于如下方式：
电镀、溅射、涂布、化学镀。
本发明实施例提供的带有电磁屏蔽功能的封装结构及其制备方法，所述封装结构包括：基板以及基板上的至少由裸片、金属走线组成的器件、塑封材料和导电涂层；还包括：用于接地的跨基板模组设置的连接器件；所述连接器件的一端与基板上表面设置的所述金属走线相连，另一端的侧截面与所述导电涂层的内表面相连；所述连接器件被所述塑封材料包裹。本发明实施例的封装结构在制备过程中，只需跨基板模组设置连接器件，之后进行常规的切割和导电涂层的设置，操作过程简单，相对现有实现方式难道大大降低，可制造性强，且可节约生产成本。
附图说明
图1为现有封装结构的结构示意图一；
图2为现有封装结构的结构示意图二；
图3为本发明实施例所述封装结构的结构示意图；
图4为本发明实施例所述封装结构的制备方法流程示意图；
图5(a)-5(f)为本发明实施例一所述封装结构的制备过程示意图；
图6(a)-6(f)为本发明实施例二所述封装结构的制备过程示意图。
附图标记说明：
10-基板；11-金属走线；12-接地导体；13-穿孔；14-裸片；15-银胶；16-引线；17-塑封材料；18-导电涂层；19-到地通孔或金属走线；20-连接器件；20a-绑定线；20b-导电器件。
具体实施方式
下面结合附图和实施例对本发明进行描述。
本发明实施例提供了一种带有电磁屏蔽功能的封装结构，如图3所示，包括：基板10以及基板10上的至少由裸片14、金属走线11组成的器件、塑封材料17和导电涂层18；还包括：用于接地的跨基板模组设置的连接器件20；
所述连接器件20的一端与基板上表面设置的所述金属走线11相连，另一端的侧截面与所述导电涂层18的内表面相连；所述连接器件20被所述塑封材料包裹。
本发明实施例中，所述连接器件20为导电器件。
可选的，所述导电器件为包含但不限于以下任一种器件：
绑定线、金属块、表面贴装器件(SMD)。
本发明实施例还提供了一种所述带有电磁屏蔽功能的封装结构的制备方法，如图4所示，该方法包括：
步骤401：在预设基板上设置至少由裸片、金属走线组成的器件；所述基板由至少两个基板模组组成；
步骤402：跨基板模组设置连接器件，所述连接器件的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连；
步骤403：采用塑封材料对所述基板进行封装；
步骤404：对所述基板进行切割，露出每个基板模组中连接器件的侧截面；
步骤405：为每个基板模组设置导电涂层。
一个实施例中，所述跨基板模组设置连接器件，包括：
在所述第一基板模组和所述第二基板模组之间进行绑定线键合操作，所述绑定线的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连。
可选的，所述绑定线为一根、或为两根及以上。
一个实施例中，所述跨基板模组设置连接器件，包括：
在所述第一基板模组和所述第二基板模组之间贴装导电器件，所述导电器件的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连。
可选的，所述设置导电涂层的方式包括但不限于如下方式：
电镀、溅射、涂布、化学镀。
需要说明的是，本发明实施例的封装方案适用于各封装形式，包含但不限于LGA，QFN，BGA等。
下面结合场景实施例对本发明进行描述。
实施例一
图5为本实施例所述封装结构的制备过程示意图，如图5所示，包括：
步骤501：获取整版基板，如图5(a)所示；
步骤502：在基板上进行裸片及其他有源及无源器件的组装，本实施例中只将正装裸片进行示意，其他如倒装裸片、贴片器件的组装也在本实施例范围之中；如图5(b)所示；
步骤503：进行跨基板模组器件放置，本实施例中为跨基板模组进行绑定线20a键合；为达到实际屏蔽效果，绑定线可为多根；如图5(c)所示；
步骤504：对基板模组进行封装；如图5(d)所示；
步骤505：对基板模组进行切割，露出跨基板模组的绑定线部分；如图5(e)所示，侧面露出绑定线的侧截面；
步骤506：对基板模组设置导电涂层，并将导电图层与露出的绑定线侧截面部分相连，实现导电涂层接地。如图5(f)所示。
实施例二
图6为本实施例所述封装结构的制备过程示意图，如图6所示，包括：
步骤601：获取整版基板，如图6(a)所示；
步骤602：在基板上进行裸片及其他有源及无源器件的组装，本实施例中只将正装裸片进行示意，其他如倒装裸片、贴片器件的组装也在本实施例范围之中；图6(b)所示；
步骤603：进行跨基板模组器件放置，本实施例中为跨基板模组进行导电器件20b贴装；导电器件通过贴片的方式跨接于各基板模组；如图6(c)所示；
其中，所述导电器件的材料可以为铜、金、铝等各种金属及其合金，以及其他导电材料。
步骤604：对基板模组进行封装；如图6(d)所示；
步骤605：对基板模组进行切割，露出跨基板模组的导电器件部分；如图6(e)所示；
步骤606：对基板模组设置导电涂层，并将导电图层与露出的导电器件侧截面部分相连，实现导电涂层接地。如图6(f)所示。
本发明实施例的封装结构在制备过程中，只需跨基板模组设置连接器件，之后进行常规的切割和导电涂层的设置，操作过程简单，相对现有实现方式难道大大降低，可制造性强，且可节约生产成本。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种带有电磁屏蔽功能的封装结构，包括：基板以及基板上的至少由裸片、金属走线组成的器件、塑封材料和导电涂层；其特征在于，还包括：用于接地的跨基板模组设置的连接器件；
所述连接器件的一端与基板上表面设置的所述金属走线相连，另一端的侧截面与所述导电涂层的内表面相连；所述连接器件被所述塑封材料包裹。
2.根据权利要求1所述的封装结构，其特征在于，所述连接器件为导电器件。
3.根据权利要求2所述的封装结构，其特征在于，所述导电器件为包含但不限于以下任一种器件：
绑定线、金属块、表面贴装器件SMD。
4.一种带有电磁屏蔽功能的封装结构的制备方法，其特征在于，该方法包括：
在预设基板上设置至少由裸片、金属走线组成的器件；所述基板由至少两个基板模组组成；
跨基板模组设置连接器件，所述连接器件的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连；
采用塑封材料对所述基板进行封装；
对所述基板进行切割，露出每个基板模组中连接器件的侧截面；
为每个基板模组设置导电涂层。
5.根据权利要求4所述的方法，其特征在于，所述跨基板模组设置连接器件，包括：
在所述第一基板模组和所述第二基板模组之间进行绑定线键合操作，所述绑定线的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连。
6.根据权利要求5所述的方法，其特征在于，所述绑定线为一根、或为两根及以上。
7.根据权利要求4所述的方法，其特征在于，所述跨基板模组设置连接器件，包括：
在所述第一基板模组和所述第二基板模组之间贴装导电器件，所述导电器件的一端与第一基板模组中基板上表面设置的金属走线相连，另一端与第二基板模组中基板上表面设置的金属走线相连。
8.根据权利要求4所述的方法，其特征在于，所述设置导电涂层的方式包括但不限于如下方式：
电镀、溅射、涂布、化学镀。
CN201710822599.0A 2017-09-13 2017-09-13 一种带有电磁屏蔽功能的封装结构及其制备方法 Pending CN107507824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710822599.0A CN107507824A (zh) 2017-09-13 2017-09-13 一种带有电磁屏蔽功能的封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710822599.0A CN107507824A (zh) 2017-09-13 2017-09-13 一种带有电磁屏蔽功能的封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107507824A true CN107507824A (zh) 2017-12-22

Family

ID=60695437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710822599.0A Pending CN107507824A (zh) 2017-09-13 2017-09-13 一种带有电磁屏蔽功能的封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107507824A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847383A (en) * 2007-05-30 2008-12-01 Advanced Semiconductor Eng EMI shielded semiconductor package and method for manufacturing the same
CN103022011A (zh) * 2011-09-23 2013-04-03 国碁电子(中山)有限公司 半导体封装结构及其制造方法
CN103493198A (zh) * 2012-09-11 2014-01-01 华为终端有限公司 电子器件及电子器件制造方法
CN204118065U (zh) * 2014-10-24 2015-01-21 苏州日月新半导体有限公司 采用引线键合的仿形屏蔽结构
CN104409447A (zh) * 2014-12-03 2015-03-11 三星半导体(中国)研究开发有限公司 包含嵌入式电容器的半导体封装件及其制备方法
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
CN105990317A (zh) * 2015-02-25 2016-10-05 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽层和半导体装置和其制造方法
CN106340506A (zh) * 2016-10-20 2017-01-18 江苏长电科技股份有限公司 一种半导体封装结构及其制作方法
CN207199616U (zh) * 2017-09-13 2018-04-06 尚睿微电子（上海）有限公司 一种带有电磁屏蔽功能的封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847383A (en) * 2007-05-30 2008-12-01 Advanced Semiconductor Eng EMI shielded semiconductor package and method for manufacturing the same
CN103022011A (zh) * 2011-09-23 2013-04-03 国碁电子(中山)有限公司 半导体封装结构及其制造方法
CN103493198A (zh) * 2012-09-11 2014-01-01 华为终端有限公司 电子器件及电子器件制造方法
CN204118065U (zh) * 2014-10-24 2015-01-21 苏州日月新半导体有限公司 采用引线键合的仿形屏蔽结构
CN104409447A (zh) * 2014-12-03 2015-03-11 三星半导体(中国)研究开发有限公司 包含嵌入式电容器的半导体封装件及其制备方法
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
CN105990317A (zh) * 2015-02-25 2016-10-05 晟碟信息科技（上海）有限公司 具有电磁干扰屏蔽层和半导体装置和其制造方法
CN106340506A (zh) * 2016-10-20 2017-01-18 江苏长电科技股份有限公司 一种半导体封装结构及其制作方法
CN207199616U (zh) * 2017-09-13 2018-04-06 尚睿微电子（上海）有限公司 一种带有电磁屏蔽功能的封装结构

Similar Documents

Publication Publication Date Title
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
US9673150B2 (en) EMI/RFI shielding for semiconductor device packages
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8614120B2 (en) Semiconductor chip package and method of making same
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
US8822844B1 (en) Shielding and potting for electrical circuits
CN205645792U (zh) 电子封装体
CN104851862A (zh) 电子设备
US10600743B2 (en) Ultra-thin thermally enhanced electro-magnetic interference shield package
TW201719851A (zh) 電磁遮罩封裝結構及其製造方法
CN101681852A (zh) 具有互连导电体的倒装芯片及其制作方法
CN114783888B (zh) 一种芯片封装体外露焊脚及其加工方法
US8377749B1 (en) Integrated circuit transmission line
CN207199616U (zh) 一种带有电磁屏蔽功能的封装结构
CN105280624A (zh) 电子装置模块及其制造方法
CN106711123A (zh) 半导体封装件及其制造方法
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
US10645807B1 (en) Component attach on metal woven mesh
CN103348460A (zh) 具有增强的引线裂纹的用于电子装置的分接带及其制造方法
EP3660887A1 (en) Method for forming a semiconductor package
CN107507824A (zh) 一种带有电磁屏蔽功能的封装结构及其制备方法
US6424541B1 (en) Electronic device attachment methods and apparatus for forming an assembly
CN105244327A (zh) 电子装置模块及其制造方法
CN108461456A (zh) 电子封装构件及其制作方法
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination