CN103348460A - 具有增强的引线裂纹的用于电子装置的分接带及其制造方法 - Google Patents

具有增强的引线裂纹的用于电子装置的分接带及其制造方法 Download PDF

Info

Publication number
CN103348460A
CN103348460A CN2011800665211A CN201180066521A CN103348460A CN 103348460 A CN103348460 A CN 103348460A CN 2011800665211 A CN2011800665211 A CN 2011800665211A CN 201180066521 A CN201180066521 A CN 201180066521A CN 103348460 A CN103348460 A CN 103348460A
Authority
CN
China
Prior art keywords
lead
wire
electronic installation
tape splicing
branch tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800665211A
Other languages
English (en)
Other versions
CN103348460B (zh
Inventor
俞大成
具汉谟
林埈永
朴起台
洪大基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103348460A publication Critical patent/CN103348460A/zh
Application granted granted Critical
Publication of CN103348460B publication Critical patent/CN103348460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种用于具有引线裂纹的电子装置的分接带和一种制造所述分接带的方法。根据本发明，通过在将要从内部引线连接到外部引线的窄电路图案上形成切割部分，并且在树脂涂覆部分内进一步形成所述切割部分而不是弯曲部分，可以避免在窄配线宽度处出现的裂纹。所述分接带可以包括：形成在电介质衬底上的第一引线和第二引线；以及形成在所述第一引线和所述第二引线之一上的切割部分，其中，所述切割部分形成在树脂涂覆部分内。

Description

具有增强的引线裂纹的用于电子装置的分接带及其制造方法
技术领域
本发明涉及具有增强的引线裂纹的用于电子装置的分接带及其制造方法。
背景技术
近来，在半导体装置的技术领域中，已经有变薄、微型化、高度集成、高速和多定位的趋势。为了实现这些目标，已经广泛地使用带承载膜（tapecarrier film），在其上，在作为用于安装半导体芯片的配线基板的薄膜带材料上形成配线图案。
半导体芯片被安装在带承载膜上，并且被封装，并且称其为薄膜封装（TCP）。在使用带承载膜来制造薄膜封装的情况下，能够在一致地连接半导体芯片和带承载膜上的引线时使用卷带式自动接合（TAB）的技术，并且因此称其为分接带。
在用于电子部件的现有的分接带中，从内部引线连接到外部引线的配线图案具有窄的配线宽度，并且因此因为弯曲性能弱而形成裂纹。
发明内容
技术问题
本发明要解决的技术问题涉及提供一种用于电子装置的分接带和一种制造所述分接带的方法，其中，相对于连接配置，通过在窄电路图案上形成切割部分（以下称为“切割部分”）并且在树脂涂覆部分内形成所述切割部分而不是弯曲部分，可以解决引线裂纹问题。
技术解决方案
通过以下方式来解决该技术问题：在将要从第一引线连接到第二引线的窄电路图案上形成切割部分，并且在树脂涂覆部分内形成所述切割部分而不是弯曲部分，可以解决在窄配线宽度上出现的裂纹。
另外，在将要从电介质衬底的所述第一引线连接到所述第二引线的电路图案上形成切割部分，在所述电介质衬底中，设置了引线图案之间的不同间隔的至少一个或多个部分。
有益效果
根据本发明，通过在将要从第一引线连接到第二引线的窄电路图案上形成切割部分，并且在树脂涂覆部分内形成所述切割部分而不是弯曲部分，可以解决在窄配线宽度上出现的裂纹。
技术有益效果不限于此，并且应当理解的事，以上并未阐明的其他效果对于本领域的普通技术人员是显而易见的。
附图说明
通过下面结合附图的说明，本发明的某些示例性实施例的上述方面和其他方面、特征和优点将更清楚，在附图中：
图1是根据本发明的实施例的分接带的配线图案的部分分解平面图；并且
图2是图1所示的配线图案的部分分解平面图。
<附图标号>
110：基膜
111：定位孔
120：配线图案
121：第一引线
122：第二引线
123：连接部分
130：树脂涂覆部分
140：切割部分（图案弯曲形成部分）
141：第一引线图案
142：第二引线图案
143：连接图案
具体实施方式
下面参考附图详细描述本发明的示例性实施例。在任何可能的情况下，在整个说明书中相同的附图标号用于表示相同的元件，并且将省略其重复的说明。可以明白，虽然在本文中使用词语“第一”、“第二”等来描述各种元素，但是这些元素不应当被这些词语限制。这些词语仅用于将一个元素与另一个元素相区别。
图1是根据本发明的一个实施例的分接带的配线图案的部分分解平面图，并且图2是如图1中所示的配线图案的部分分解平面图。
如图1所示，根据本发明的分接带可以包括：在电介质衬底110上形成的第一引线121和第二引线122；以及，在第一引线和第二引线之一上形成的切割部分140。根据本发明的切割部分140指的是在第一引线121和第二引线122的连接部分上的切割形式的连接图案（图2中的143）。电介质衬底110可以使用利用诸如聚酰亚胺树脂的电介质材料形成的基膜。
此外，参考如图1所示的部分分解的配线图案120，根据本发明的分接带可以包括用于安装的芯片的部分和用于埋设电子装置芯片的树脂涂覆部分130。特别地，可以在树脂涂覆部分上布置根据本发明的切割部分140。
另外，将参考图1和2来描述根据本发明的分接带的详细构造。
可以在电介质衬底110上形成诸如铜箔的导电薄膜，并且然后，可以使用光蚀刻来形成配线图案。在此，可以在电介质衬底110的两个边缘以预定距离形成多个定位孔111。
同时，配线图案120可以包括：第二引线122；使用内部引线接合（ILB）电连接至半导体芯片；第一引线121，用于电连接到在基板外部的端子；以及，连接部分123，其形成为用于连接第一引线121和第二引线122的连接图案。
另外，考虑到将要连接到半导体芯片的细间距的连接端子，第二引线122形成为具有较窄的宽度，并且考虑到将要连接到在基板外部的端子而不是直接地对应于半导体芯片的细间距，第一引线121形成为具有较宽的宽度。连接部分123可以形成为切割形式以具有用于连接具有窄宽度的第二引线122和具有宽宽度的第一引线121的预定长度。
在此，可以将第二引线122形成为将要从内部引线连接到外部引线的配线图案，从而具有很窄的配线宽度。因此，在以直线的方式形成用于直接地连接第一引线和第二引线的配线图案的情况下，与在现有技术相同，弯曲性能会很弱并且由此产生裂纹。
为了克服该缺陷，在本发明中，通过在第二引线122的电路图案上形成切割部分140以加宽配线宽度，并且通过在树脂涂覆部分130内形成切割部分140而不是弯曲部分，可以解决或避免裂纹问题。
在第二引线122的电路图案的更详细描述中，如图2所示，提供了：第二引线图案142，形成为具有比第一引线图案141较窄的宽度；第一引线图案141，形成为具有比第二引线图案142较宽的宽度；以及，连接图案143，用于基于在切割部分140而以切割形式连接第一引线图案141与第二引线图案142之间的部分。此时，可以在树脂涂覆部分130内形成切割部分140，而不形成弯曲部分。
通过以下方式可以避免引线裂纹：在配线宽度比其他部分较窄的位置处，也就是说，将要从第一引线（例如，内部引线）连接到第二引线（例如，外部引线）的第二引线122的电路图案处形成切割部分，并且在IC接合后在树脂涂覆部分中形成所述切割部分；并且，在树脂涂覆部分的外部不用接合IC的情况下，设计作为现有引线配线图案的两倍的引线配线图案。
此外，通过使用Cu、Ni、Pd、Au、Sn、Ag、Co的一种、二元合金或三元合金在第一引线和第二引线的电路图案表面上将电镀处理层进一步形成为单层或多层，可以保护电路图案，并且可以提高引线配线图案的导电性。
-用于电子装置的分接带的制造方法
参见图1和2，将描述用于电子装置的分接带的制造方法。
首先，可以在电介质衬底110的一个表面上形成导电薄膜。此时，可以将该导电薄膜在电介质膜的整个表面上形成为溅射金属层。可以通过溅射Cu、Ni、Pd、Au、Sn、Ag、Co之一来形成金属层。另外，可以使用Cu、Ni、Pd、Au、Sn、Ag、Co的一种、二元合金或三元合金将电镀处理层进一步形成为单层或多层。
接下来，可以通过选择性地蚀刻导电薄膜来形成配线图案，其中，将要从第一引线（内部引线）连接到第二引线（外部引线）的电路图案上形成切割部分140，从而具有较窄的配线宽度。
这里，可以基于切割部分140将电路图案分为第一引线图案141和第二引线图案142，并且该电路图案可以包括连接图案，所述连接图案用于基于切割部分140来切割并连接第一和第二引线141、142之间的部分。此时，第一引线图案141的配线宽度可以比第二引线图案142的配线宽度宽。切割部分140可以形成在树脂涂覆部分内，而不是弯曲部分。
根据本发明的用于电子装置的分接带和分接带的制造方法，可以通过以下方式来实现本发明的技术目的：在将要从第一引线连接到第二引线的窄电路图案上形成切割部分，并且在树脂涂覆部分内形成切割部分而不是弯曲部分。
可以通过在将要安装在树脂涂覆部分130内的电子装置芯片上涂覆树脂来封装根据本发明的分接带。将要涂覆在树脂涂覆部分130上的树脂可以是具有粘性的封装材料，包括环氧基树脂、环氧树脂、固化材料或无机填充剂。
虽然已经参考本发明的示例性实施例示出并描述了本发明，但是本领域内的技术人员可以明白，在不脱离由所附的权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明的范围不受本发明的详细说明限定，而是由所附权利要求书来限定，并且在所述范围内的所有差别将被解释为被包括在本发明中。

Claims (18)

1.一种用于电子装置的分接带，包括：
形成在电介质衬底上的第一引线和第二引线；以及
形成在所述第一引线和所述第二引线之一上的切割部分。
2.根据权利要求1所述的用于电子装置的分接带，其中，所述切割部分形成在所述第一引线和所述第二引线的连接部分上。
3.根据权利要求2所述的用于电子装置的分接带，其中，在所述第一引线和所述第二引线中设置至少一个或多个不同的图案之间的间隔。
4.根据权利要求2所述的用于电子装置的分接带，其中，与将要在所述电介质衬底上形成的芯片安装部分对应的树脂涂覆部分被设置，并且所述树脂涂覆部分中包括所述切割部分。
5.根据权利要求4所述的用于电子装置的分接带，其中，所述切割部分包括连接图案，用于以切割形式连接所述第一引线和所述第二引线。
6.根据权利要求5所述的用于电子装置的分接带，其中，在所述第一引线和所述第二引线中，所述第一引线的图案宽度比所述第二引线的图案宽度宽。
7.根据权利要求6所述的用于电子装置的分接带，其中，所述用于电子装置的分接带进一步包括：将要安装在所述芯片安装部分上的电子装置芯片；以及将要被涂覆来用于掩埋所述树脂涂覆部分中所述电子装置的周界的树脂。
8.根据权利要求7所述的用于电子装置的分接带，其中，所述电介质衬底是聚酰亚胺膜。
9.根据权利要求8所述的用于电子装置的分接带，其中，所述树脂包括环氧树脂。
10.根据权利要求8所述的用于电子装置的分接带，其中，使用Cu、Ni、Pd、Au、Sn、Ag、Co的一种、二元合金或三元合金在所述第一引线和所述第二引线的电路图案表面上进一步形成单层或多层的电镀处理层。
11.一种制造用于电子装置的分接带的方法，包括：
在电介质膜的一个表面上形成导电薄膜；
选择性地蚀刻所述导电薄膜以形成配线图案；并且
在将要从所述第一引线连接到所述第二引线的连接部分上形成切割部分。
12.根据权利要求11所述的制造用于电子装置的分接带的方法，其中，所述形成切割部分包括：选择地蚀刻导电薄膜，并且形成用于以切割形式连接所述第一引线和所述第二引线的连接图案。
13.根据权利要求12所述的制造用于电子装置的分接带的方法，其中，所述形成切割部分包括：将其上安装电子装置的、将要涂覆树脂的树脂涂覆部分中包括的连接图案的连接部分图案化。
14.根据权利要求12所述的制造用于电子装置的分接带的方法，其中，所述选择性地蚀刻导电薄膜以形成配线图案包括：基于所述切割部分将所述第一引线图案的配线宽度形成为比所述第二引线图案的配线宽度宽。
15.根据权利要求14所述的制造用于电子装置的分接带的方法，其中，所述选择性地蚀刻导电薄膜以形成配线图案包括：按照光刻法，在所述导电薄膜上涂覆光刻胶，并且在曝光显影后对涂覆有所述光刻胶的所述导电薄膜进行刻蚀。
16.根据权利要求13所述的制造用于电子装置的分接带的方法，进一步包括：在所述树脂涂覆部分内安装电子装置芯片；并且在将要从所述第一引线连接到所述第二引线的连接部分上形成切割部分后，涂覆用于掩埋所述电子装置芯片的树脂。
17.根据权利要求11所述的制造用于电子装置的分接带的方法，其中，所述在电介质膜的一个表面上形成导电薄膜包括：使用Cu、Ni、Pd、Au、Sn、Ag、Co的一种、二元合金或三元合金来进一步形成单层或多层的电镀处理层。
18.根据权利要求17所述的制造用于电子装置的分接带的方法，其中，通过使用Cu、Ni、Pd、Au、Sn、Ag、Co之一进行溅射来形成所述导电薄膜。
CN201180066521.1A 2011-01-31 2011-10-12 具有增强的引线裂纹的用于电子装置的分接带 Active CN103348460B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110009610A KR101259844B1 (ko) 2011-01-31 2011-01-31 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR10-2011-0009610 2011-01-31
PCT/KR2011/007580 WO2012105740A1 (en) 2011-01-31 2011-10-12 Tap tape for electronic devices with reinforced lead crack and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN103348460A true CN103348460A (zh) 2013-10-09
CN103348460B CN103348460B (zh) 2016-12-21

Family

ID=46602929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180066521.1A Active CN103348460B (zh) 2011-01-31 2011-10-12 具有增强的引线裂纹的用于电子装置的分接带

Country Status (6)

Country Link
US (2) US20130308289A1 (zh)
JP (1) JP6109078B2 (zh)
KR (1) KR101259844B1 (zh)
CN (1) CN103348460B (zh)
TW (1) TW201232733A (zh)
WO (1) WO2012105740A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102144378B1 (ko) 2013-08-27 2020-08-13 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102251684B1 (ko) 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US10317018B2 (en) * 2015-09-01 2019-06-11 Lg Innotek Co., Ltd. Lighting device
KR102466918B1 (ko) 2017-12-27 2022-11-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
KR20210026659A (ko) * 2019-08-30 2021-03-10 엘지이노텍 주식회사 센서 구동 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269953A (ja) * 1988-09-05 1990-03-08 Nec Corp フィルムキャリヤーテープの製造方法
US5304512A (en) * 1991-12-25 1994-04-19 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device, and molding apparatus and molding material for the process
JPH09129671A (ja) * 1995-10-30 1997-05-16 Toshiba Corp 半導体パッケージ
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
KR20040080741A (ko) * 2003-03-13 2004-09-20 삼성전자주식회사 테이프 캐리어 패키지(ｔｃｐ)용 탭 테이프
JP2006073966A (ja) * 2004-09-06 2006-03-16 Mitsui Mining & Smelting Co Ltd プリント配線基板および半導体装置
US20070034404A1 (en) * 2005-08-12 2007-02-15 Samsung Electronics Co., Ltd. Tab tape for tape carrier package

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US6759732B1 (en) * 1990-04-24 2004-07-06 Seiko Epson Corporation Semiconductor device with circuit cell array and arrangement on a semiconductor chip
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
JP2727862B2 (ja) * 1992-04-28 1998-03-18 日本電気株式会社 接続テープおよびフィルムキャリア型ｉｃならびに接続方法
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3350352B2 (ja) * 1996-05-27 2002-11-25 富士通株式会社 配線パターンを有する半導体装置の支持基体
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JPH11288981A (ja) * 1998-04-02 1999-10-19 Toppan Printing Co Ltd Ｔａｂ用フィルムキャリアテープ及びその製造方法
JP3311675B2 (ja) * 1998-06-02 2002-08-05 三井金属鉱業株式会社 フィルムキャリアテープ
JP3640155B2 (ja) * 1999-01-26 2005-04-20 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
JP4443694B2 (ja) * 1999-11-02 2010-03-31 シャープ株式会社 配線パターンを有する半導体装置の支持基体および液晶表示装置
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP2007059627A (ja) * 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
CN201007989Y (zh) * 2007-02-06 2008-01-16 北京京东方光电科技有限公司 左右摆式排线结构
JP4337898B2 (ja) * 2007-03-29 2009-09-30 セイコーエプソン株式会社 半導体装置
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269953A (ja) * 1988-09-05 1990-03-08 Nec Corp フィルムキャリヤーテープの製造方法
JP2555878B2 (ja) * 1988-09-05 1996-11-20 日本電気株式会社 フィルムキャリヤーテープの製造方法
US5304512A (en) * 1991-12-25 1994-04-19 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device, and molding apparatus and molding material for the process
JPH09129671A (ja) * 1995-10-30 1997-05-16 Toshiba Corp 半導体パッケージ
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
KR20040080741A (ko) * 2003-03-13 2004-09-20 삼성전자주식회사 테이프 캐리어 패키지(ｔｃｐ)용 탭 테이프
JP2006073966A (ja) * 2004-09-06 2006-03-16 Mitsui Mining & Smelting Co Ltd プリント配線基板および半導体装置
US20070034404A1 (en) * 2005-08-12 2007-02-15 Samsung Electronics Co., Ltd. Tab tape for tape carrier package

Also Published As

Publication number Publication date
US20160254219A1 (en) 2016-09-01
US10020248B2 (en) 2018-07-10
WO2012105740A1 (en) 2012-08-09
CN103348460B (zh) 2016-12-21
US20130308289A1 (en) 2013-11-21
KR101259844B1 (ko) 2013-05-03
KR20120088332A (ko) 2012-08-08
JP2014504034A (ja) 2014-02-13
TW201232733A (en) 2012-08-01
JP6109078B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
CN108807304B (zh) 半导体封装元件
CN102623438B (zh) 半导体装置
TW201719851A (zh) 電磁遮罩封裝結構及其製造方法
US9269677B2 (en) Fabrication method of packaging substrate
CN103348460A (zh) 具有增强的引线裂纹的用于电子装置的分接带及其制造方法
CN105474388B (zh) 电磁干扰互连低的裸片封装体
US20130133940A1 (en) System in package module and method of fabricating the same
US20110045668A1 (en) Method of manufacturing wafer level device package
EP3017461B1 (en) A substrate less die package having wires with dielectric and metal coatings and the method of manufacturing the same
CN109727933B (zh) 一种半导体封装方法及半导体封装器件
CN207199616U (zh) 一种带有电磁屏蔽功能的封装结构
JP2011187683A (ja) 配線基板及び半導体装置
CN103985684A (zh) 晶片封装结构及其制作方法
CN108022909B (zh) 在电子芯片与载体衬底之间形成电连接的方法和电子器件
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
CN109994462B (zh) 芯片封装结构及其封装方法
CN207781650U (zh) 可贴装磁敏器件及制造工艺
CN101958292A (zh) 印刷电路板、封装件及其制造方法
CN110277366A (zh) 衬底结构、半导体封装结构和半导体工艺
CN107507824A (zh) 一种带有电磁屏蔽功能的封装结构及其制备方法
TWM506365U (zh) 晶粒封裝用的混合阻抗引線
JP2012059864A (ja) 半導体装置用テープキャリア及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant