KR101457939B1 - 탭 테이프 및 그 제조방법 - Google Patents

탭 테이프 및 그 제조방법 Download PDF

Info

Publication number
KR101457939B1
KR101457939B1 KR1020090105177A KR20090105177A KR101457939B1 KR 101457939 B1 KR101457939 B1 KR 101457939B1 KR 1020090105177 A KR1020090105177 A KR 1020090105177A KR 20090105177 A KR20090105177 A KR 20090105177A KR 101457939 B1 KR101457939 B1 KR 101457939B1
Authority
KR
South Korea
Prior art keywords
pattern
metal pattern
metal
base film
region
Prior art date
Application number
KR1020090105177A
Other languages
English (en)
Other versions
KR20110048399A (ko
Inventor
홍대기
조동국
구한모
임준영
박기태
조상기
유대성
송낙호
김주철
조재승
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090105177A priority Critical patent/KR101457939B1/ko
Priority to TW99104964A priority patent/TWI467708B/zh
Priority to US12/710,926 priority patent/US8791370B2/en
Priority to JP2010037648A priority patent/JP5411019B2/ja
Priority to CN201010121334.6A priority patent/CN102054792B/zh
Priority to CN201510187668.6A priority patent/CN104900537B/zh
Publication of KR20110048399A publication Critical patent/KR20110048399A/ko
Priority to JP2013189311A priority patent/JP5782079B2/ja
Priority to US14/304,526 priority patent/US9105631B2/en
Application granted granted Critical
Publication of KR101457939B1 publication Critical patent/KR101457939B1/ko
Priority to US14/791,862 priority patent/US10020280B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전자소자용 탭 테이프 및 그 제조방법에 관한 것으로, 본 발명의 구성은 베이스 필름상에 형성되는 배선패턴과 금속도금층을 포함하는 탭 테이프에 있어서, 베이스필름의 양폭 방향에 스프로켓 홀을 포함하는 이송영역을 구비하되, 상기 이송영역에 베이스필름이 노출되는 노출영역을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 드라이브 IC와 칩/드라이브 IC와 패널 간에 어셈블리 진행시 구동 롤러에 의해 마찰이 발생하는 스프로켓 홀 부위에 Cu 또는 금속층이 존재하지 않아 Cu 파티클 등의 이물이 발생하지 않으며, 이로 인해 신뢰성 있는 제품을 형성할 수 있는 효과가 있다.
스프로켓 홀, 선택적 에칭

Description

탭 테이프 및 그 제조방법{Carrier tape for TAB-package and Manufacturing method thereof}
본 발명은 탭 테이프 및 그 제조방법에 관한 것이다.
반도체 패키지에는 여러 형태가 존재하고 있으나, 특히 내부 접속 방식으로 이너 리드 본딩(Inner Lead Bonding; ILB) 기술을 사용하는 등 독자적인 실장 방식으로 진보하여 온 기술이 탭(TAB; Tape Automated Bonding) 기술이다.
탭 기술은 패키지 조립공정을 릴 대 릴(reel to reel)로 연속하여 제조하는 기술로서, 이 기술로서 제조된 패키지를 통상적으로 탭 패키지라고 한다. 탭 패키지는 칩 온 필름(Chip On Film; 이하, 'COF'라 한다.) 패키지와 테이프 캐리어 패키지(Tape Carrier Package: 이하, 'TCP'라 한다.)로 나눌 수 있다. TCP는 베이스 필름 내에 반도체 칩을 탑재하는 디바이스 홀이 있으나, COF는 디바이스 홀이 없이 베이스 필름상에 형성되는 패키징 방식이다. 특히, 상기 TCP는 구동 칩의 범프(Bump)와 TCP의 이너리드(inner lead)를 열 압착을 통해 접합하고 수지로 밀봉하는 기술을 활용한다.
종래기술에 따른 탭 패키지(1)는, 도 1a에 도시된 바와 같이, 탭 테이프(20) 의 배선 패턴(23)에 반도체 칩(10)이 이너 리드 본딩된 구조를 갖는다. 그리고 이너 리드 본딩된 부분은 언더필 공정에 의해 액상의 성형 수지(30)로 보호된다.
반도체 칩(10)의 활성 면에는 입/출력 패드(14, 16)가 형성되어 있으며, 입/출력 패드(14, 16) 수의 증가에 따라서 그에 대응할 수 있도록 입/출력 패드(14, 16)의 미세 피치화 되고, 입/출력 패드(14, 16)는 활성 면(12)의 가장자리 둘레에 형성된 에지 패드 형 반도체 칩으로 구현되고 있다. 그리고 탭 테이프(20)는 베이스 필름(21; base film) 위에 배선 패턴(23)이 형성된 구조를 갖는다. 베이스 필름(21)의 중심부분에서 반도체 칩(10)이 배선 패턴(23)에 이너 리드 본딩되어 실장 되며, 베이스 필름(21)의 양측의 가장자리를 따라서 소정의 간격을 두고 스프로켓 홀(29; sprocket hole)이 형성되어 있다. 배선 패턴(23)은 반도체 칩(10)을 중심으로 베이스 필름(21)의 일측으로 뻗어 있는 입력 단자 패턴(25)과, 베이스 필름(21)의 타측으로 뻗어 있는 출력 단자 패턴(27)을 포함한다. 한편, 입력 단자 패턴(25) 중 전원 공급용 및 접지용 입력 패드(14a)에 연결되는 입력 단자 패턴들(25a)은 일단은 전원 공급용 및 접지용 입력 패드들(14a)에 각기 이너 리드 본딩되며, 일단의 후단부에서 전원 공급용과 접지용으로 각기 쇼트 처리된다.
그러나 상술한 구조의 탭 패키지를 구성하는 탭 테이프는 베이스 필름의 한쪽면에 형성되는 도전성 금속층(이를 테면, Cu 층, Cu+Sn 층)이 형성되므로, 디스플레이 장비 구동시 Cu 표면 또는 Sn표면의 스크레치가 필연적으로 발생하게 되며, 이로 인해 이물질이 발생하여 전이됨으로 인한 불량이 발생하기 쉬우며, 특히 패널과 드라이브 IC 어셈블리 시에 이러한 Cu 덩어리가 용출됨으로 인하여 패널 공 정 생산성 저하 및 이물 불량증가로 인한 신뢰성이 떨어지게 되는 문제가 발생하였다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 드라이브 IC와 칩/드라이브 IC와 패널 간에 어셈블리 진행시 구동롤러에 의해 마찰이 발생하는 스프로켓 홀 부위에 Cu 또는 금속패턴층이 존재하지 않아 Cu 파티클 등의 이물이 발생하지 않으며, 이로 인해 신뢰성 있는 제품을 구현하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명은, 베이스 필름상에 형성되는 배선패턴과 금속도금층을 포함하는 탭 테이프에 있어서, 베이스필름의 양폭 방향에 스프로켓홀을 포함하는 이송영역을 구비하되, 상기 이송영역에 베이스필름이 노출되는 노출영역을 포함하는 것을 특징으로 하는 탭 테이프를 제공할 수 있도록 한다.
특히, 상술한 탭 테이프의 상기 이송영역은, 상기 스프로켓 홀 외부영역에 형성되는 금속도금층 패턴이 구비될 수 있다.
이 경우, 상기 금속도금층 패턴은, 상기 스프로켓 홀에 인접하는 패턴영역으로 형성하거나, 상기 스프로켓 홀에 이격되는 패턴영역으로 형성할 수 있다. 특히 스프로켓 홀에 이격되는 패턴영역은 상기 스프로켓 홀과 이격되는 도금라인을 적어도 1 이상 포함하는 구조로 형성할 수 있다.
상술한 구조의 본 발명에 따른 탭 테이프에서의 상기 금속도금층을 형성하는 금속은, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용할 수 있다.
상술한 본 발명에 따른 탭 테이프는 다음과 같은 제조공정으로 제조될 수 있다.
구체적으로 본 발명에 따른 탭 테이프의 제조방법은, 베이스필름상에 스프로켓 홀과 입출력 단자패턴을 포함하는 회로패턴을 형성하되, 상기 베이스 필름의 양폭에 형성된 이송영역에 노출영역을 형성하는 것을 특징으로 하는 탭 테이프의 제조방법을 제공할 수 있다.
특히, 상술한 공정에서의 상기 회로패턴의 형성단계는, 절연성 필름의 표면활성화처리 후, 포토리소그라피를 통해 회로패턴을 형성하되, 상기 이송영역은 선택적 식각을 통해 노출영역을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
이 경우, 상기 표면활성화 처리는, 상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 형성할 수 있다.
아울러, 상기 노출영역의 형성은, a 1)포토레지스트를 도포하는 단계; a 2)상기 이송영역에 선택적 제거영역 패턴을 구비한 포토마스크를 이용하여 노광 현상하여 금속도금층 패턴을 형성하는 단계;를 포함하여 이루어질 수 있다.
본 발명에 따르면, 드라이브 IC와 칩/드라이브 IC와 패널 간에 어셈블리 진행시 구동롤러에 의해 마찰이 발생하는 스프로켓 홀 부위에 Cu층 또는 금속층이 존재 하지 않아 Cu 파티클 등의 이물이 발생하지 않으며, 이로 인해 신뢰성 있는 제품을 형성할 수 있는 효과가 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다.
본 발명은 탭 테이프의 이송영역의 금속층을 선택적으로 식각 제거하여 베이스필름 영역이 노출되는 노출영역을 형성함으로써, 금속 파티클의 발생을 원천적으로 제거하여 제품의 신뢰성을 높이는 것을 그 요지로 한다.
도 2a를 참조하면, 이는 본 발명에 따른 탭(TAB)테이프의 개략적인 구성을 도시한 것으로, 도 1a에서 상술한 바 있는 TAB 테이프의 일반적인 구성을 도시한 것으로, 특히 스프로켓 홀(150)을 포함하는 이송영역(X)를 구비하는 것을 도시한 것이다. 또한, 본 발명에 따른 탭 테이프는 상술한 TCP 또는 COF의 어느 구조에서나 사용할 수 있으며, 특히 COF 패키지에서 사용되는 것을 바람직한 일례로 설명하기로 한다.
본 발명에 따른 탭 패키지를 구성하는 탭 테이프는 크게 출력 및 입력 회로패턴(130, 140)과, 이너리드 영역(120)으로 칩이 실장되는 영역, 그리고 추후 롤에 의해 이송이 되도록 스프로켓 홀(150)이 형성된 이송영역(X)를 포함하여 이루어진다.
본 발명에 따른 상기 이송영역(X)는 종래의 이송영역을 구성하는 층의 형성 구조면에서 큰 차이가 있다. 즉, 종래의 이송영역은 탭 테이프 전체가 Cu 또는 Sn의 금속층으로 형성되며, 이 금속층은 이송영역 전체에 성막된 구조로 이루어지며, 이는 공정에서 필연적으로 형성되는 공정인바 추후 이물의 형성이 많음은 상술한 바와 같다. 그러나 본 발명에서는 이 이송영역 내에 베이스필름이 노출되는 구조, 즉, Cu 또는 Sn 등의 금속패턴층이 형성되지 않는 영역이 존재하도록 하는 구조를제안함으로써, 이물의 문제를 현저하게 감소시킬 수 있다.
구체적으로는 도 2b를 참조하면, 이는 본 발명에 따른 이송영역의 형성구조를 도시한 것이다.
(a)에 도시된 구조를 참조하면, 이는 본 발명에 따른 이송영역(X)은 베이스필름이 노출되는 노출영역(160)과 일정한 간격으로 형성되는 스프로켓 홀(150)을 포함하고 있다. 그리고 상기 스프로켓 홀과 이격되는 일정 거리에 도금라인(170)이 적어도 1 이상 형성되는 구조로 구현할 수 있다. 즉 스프로켓 홀 주변에 금속도금층 패턴을 형성시킬 수 있으며, 본 실시예에서는 이 '금속도금층 패턴'이 도금라인(170)의 구조로 형성된 것을 예시한 것이다.
(b)를 스프로켓 홀 주변 영역에 '금속도금층 패턴'으로 스프로켓 홀을 둘러싸는 구조(171)가 형성된 구조를 도시한 것이다. 도시된 구조에서는 규칙적으로 스프로켓홀(150)의 주위 전체를 둘러싸는 구조를 예시하였으나, 상기 스프로켓 홀의 주변 부의 적어도 하나 이상에만 이러한 구조를 형성하는 것도 가능함은 물론이다.
즉, 본 발명에 따른 '금속도금층 패턴'은 상기 스프로켓 홀 외부영역에 형성되는 금속도금층 패턴을 형성하되, 스프로켓 홀에 인접하거나 이격되는 형태의 패 턴구조를 모두 포함하는 개념이다. 즉, 기존의 이송영역 전체에 형성되는 금속층을 선택적으로 제거하고, 베이스필름의 이송작업시 롤에 감기는 기계적 강도를 확보하기 위한 '금속도금층 패턴'을 제외하고는 모두 베이스필름이 노출되도록 제거되는 노출영역을 확보하는 것을 그 요지로 하며, 이러한 노출영역의 형성패턴의 변경은 본 발명의 요지에 포함됨은 자명하다 할 것이다.
(c)에 도시된 것은 상술한 '금속도금층 패턴'을 스프로켓 홀 외부에 인접하는 도금라인(172)으로 형성한 예를 도시한 것이다. 물론, (d)에 도시된 것처럼, 상기 이송영역의 금속층을 모두 제거하여 이송영역 전체를 노출영역으로 형성하는 것도 가능하며, 이는 베이스 필름의 두께를 조절하여 기계적 강도를 확보할 수 있게 된다.
도 2c는 상술한 본 발명에 따른 이송영역의 노출영역 또는 금속도금층 패턴을 형성하는 공정을 도시한 공정도이다.
본 발명에 따른 탭 테이프의 제조공정은 크게 베이스필름 상에 스프로켓 홀과 입출력 단자패턴을 포함하는 회로패턴을 형성하는 1단계와 상기 베이스 필름의 양폭에 형성된 이송영역에 노출영역을 형성하는 2단계를 포함하여 이루어진다.
구체적으로, 상기 1단계는, 우선, 베이스필름(110) 상에 금속층(111) 또는 금속도금층(112)를 형성한다. 물론 이 경우 기계적 펀칭 공정에 의해 스프라켓 홀(H)이 형성된 이송영역(X)까지 금속층 또는 금속도금층이 형성되게 된다(S 1단계).
이후 금속층(111) 또는 금속도금층(112)의 상부 면에 포토레지스트(113)을 도포하고, 노광마스크를 매개로 노광, 현상의 공정을 수행하여 패턴(113)을 형성한다(S 2단계). 특히, 이 경우 상기 이송영역에 해당하는 포토레지스트는 노광시 차광을 통해 도시된 것처럼 포토레지스트 현상시 감광패턴이 제거되도록 한다.(물론, 음성감광제를 사용하는 경우에는 반대로 노광이 이루어지게 함은 자명하다 할 것이다.)
이후, 상기 포토레지스트 패턴을 에칭마스크로 하여 금속층 또는 금속도금층(112)를 에칭하며, 이 경우 상기 이송영역(X)의 베이스필름(110)의 표면이 노출되도록 함이 바람직하다(S 3단계). 특히, 본 단계에서는 상기 이송영역(X)의 노광패턴을 형성함에 있어, 포토레지스트를 전부 현상 제거하는 것이 아니라, 필요한 소정의 패턴을 형성하여 선택적으로 패터닝을 수행한 후 현상하여, 본 에칭 단계에서 이송영역상에 노출영역과 동시에 금속도금층 패턴을 형성할 수 있도록 할 수 있다. 상기 금속도금층 패턴의 구현례는 도 2b를 통해 설명한 바 있다.
에칭 공정 후 남은 포토레지스트를 제거하여 본 발명에 따른 탭 테이프를 완성하게 된다(S 4 단계). 즉 본 발명은 크게 탭 테이프를 구성하는 이송영역의 금속층 또는 금속도금층을 선택적으로 또는 전면 제거하여 베이스필름이 노출되는 노출영역을 형성함으로써, 금속 이물의 발생을 현저하게 감소시킬 수 있는 장점이 있다.
도 3은 본 발명에 따른 제조공정에 의한 이송영역의 실제 생산 제품의 이미지를 도시한 것이다.
(a)는 이송영역(X1)에 Cu 또는 Cu+Sn 층이 그대로 형성된 종래의 탭 테이프 이미지를 실사로 나타낸 것이며, 그 우측에 제시한 것은 스프라켓 홀 주변에 이물이 발생하는 정도가 많은 것을 도시한 것이다.
(b)는 본 발명에 따른 이송영역(X2)에 노출영역을 형성하고, 도금라인으로 구성되는 금속도금층 패턴이 형성된 구조를 도시한 것으로, 우측에 보이는 스프로켓 홀 주변의 확대 이미지를 통해 확인할 수 있듯이, Sn 등의 금속 이물이 거의 발생하지 않음을 확인할 수 있다.
(c)는 본 발명에 따른 이송영역(X3)에 노출영역을 형성하고, 스프로켓 홀과 인접하는 주변부에 금속도금층 패턴을 형성한 구조를 도시한 것으로, 우측에 우측에 보이는 스프로켓 홀 주변의 확대 이미지를 통해 확인할 수 있듯이, 역시 Sn 등의 금속 이물이 거의 발생하지 않음을 확인할 수 있다.
(d)는 본 발명에 따른 이송영역(X4)의 금속층을 전체적으로 제거한 구조를 도시한 것으로, Sn 등의 이물이 거의 발생하지 않음을 알 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 TAB 테이프 패키지를 도시한 개념도이다.
도 2a 및 도 2b는 본 발명에 따른 TAB 테이프의 구성도 및 이를 구성하는 이송영역의 확대도이다.
도 2c는 본 발명에 따른 TAB 테이프의 제조공정도를 도시한 것이다.
도 3은 종래 TAB 테이프와 본 발명에 따른 제조공정에 의한 TAB 테이프의 이송영역에서의 이물의 발생 정도를 도시한 이미지 사진이다.

Claims (10)

  1. 베이스 필름 상에 형성되는 배선패턴과 금속패턴을 포함하는 탭 테이프에 있어서,
    상기 베이스필름의 양폭 방향에 스프로켓홀을 포함하는 이송영역(X)을 구비하되,
    상기 이송영역에 베이스필름이 노출되는 노출영역을 포함하고,
    상기 이송영역 내에 형성되며, 상기 이송영역 안쪽의 상기 스프로켓 홀 외부영역에 배치되며, 상기 이송영역의 길이방향을 따라 연장 형성되는 금속 패턴을 더 포함하며,
    상기 금속 패턴은 상호 인접하는 스프로켓 홀 사이의 영역을 제외한 영역에 배치되고,
    상기 금속패턴이 존재하는 이외의 이송영역 전표면은 베이스필름 표면이 노출되는 탭 테이프.
  2. 청구항 1에 있어서,
    상기 금속 패턴은,
    상기 이송영역의 길이 방향을 따라 연장 형성되는 한 쌍의 금속패턴이며,
    상기 한 쌍의 금속패턴 사이와, 서로 이웃하는 스프로켓 홀 사이의 영역의 전(全)표면은, 상기 베이스필름이 노출되는 구조인 탭 테이프.
  3. 청구항 2에 있어서,
    상기 금속 패턴은,
    상기 스프로켓 홀의 최외각 부분에 상기 금속 패턴이 닿는 부분이 존재하도록 인접하는 탭 테이프.
  4. 청구항 2에 있어서,
    상기 금속 패턴은,
    상기 스프로켓 홀의 최외각 부분과 상기 금속 패턴이 이격되는 패턴인 탭 테이프.
  5. 청구항 4에 있어서,
    상기 금속 패턴은,
    상기 스프로켓 홀과 이격되는 라인구조의 패턴을 적어도 1 이상 포함하는 구조로 형성되는 탭 테이프.
  6. 청구항 3 내지 5 중 어느 한 항에 있어서,
    상기 금속 패턴을 형성하는 금속은,
    Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하는 것을 특징으로 하는 탭 테이프.
  7. 베이스필름인 절연성 필름에 표면 활성화처리를 수행하여 금속층을 형성하고,
    상기 금속층 상에 포토레지스트를 도포하고, 포토리소그라피를 통해 스프로켓 홀과 입출력 단자패턴을 포함하는 회로패턴을 형성하고,
    상기 절연성 필름의 양폭에 형성된 이송영역에 베이스 필름이 노출되는 노출영역을 형성하되,
    상기 이송영역 안쪽의 상기 스프로켓 홀 외부영역에 금속 패턴이 더 포함하도록 선택적 식각을 통해 구현하되,
    상기 금속 패턴은 상기 이송영역의 길이방향을 따라 연장 형성되며,
    상기 금속 패턴은 상호 인접하는 스프로켓 홀 사이의 영역을 제외한 영역에 배치되고,
    상기 금속 패턴이 존재하는 이외의 이송 영역 전표면은 상기 베이스필름이 노출되도록 구현하는 탭 테이프의 제조방법.
  8. 청구항 7에 있어서,
    상기 베이스필름인 절연성 필름에 표면 활성화처리를 수행하여 금속층을 형성하는 것은,
    상기 금속층은 도금으로 구현되는 도금처리층인 탭테이프의 제조방법.
  9. 청구항 8에 있어서,
    상기 표면활성화 처리는,
    상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 형성하는 것을 특징으로 하는 탭 테이프의 제조방법.
  10. 청구항 9에 있어서,
    상기 스프로켓 홀 외부영역에 형성되는 금속 패턴을 더 포함하도록 선택적 식각을 통해 구현하는 것은,
    상기 이송영역에 내측에 금속 패턴을 구현하되,
    상기 스프로켓 홀의 최외각 부분에 상기 금속 패턴이 닿거나 이격되는 패턴으로 선택적 식각을 수행하거나,
    상기 스프로켓 홀과 이격되며 상기 이송영역(X)의 길이방향을 따라 형성되는 라인구조의 금속패턴으로 선택적 식각을 수행하는 것인 탭 테이프의 제조방법.
KR1020090105177A 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법 KR101457939B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020090105177A KR101457939B1 (ko) 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법
TW99104964A TWI467708B (zh) 2009-11-02 2010-02-22 用於捲帶式封裝之載體帶及其製造方法
JP2010037648A JP5411019B2 (ja) 2009-11-02 2010-02-23 Ｔａｂテープ及びその製造方法
CN201010121334.6A CN102054792B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法
US12/710,926 US8791370B2 (en) 2009-11-02 2010-02-23 Carrier tape for tab-package and manufacturing method thereof
CN201510187668.6A CN104900537B (zh) 2009-11-02 2010-02-23 用于tab封装的载带及其制造方法
JP2013189311A JP5782079B2 (ja) 2009-11-02 2013-09-12 Ｔａｂテープ
US14/304,526 US9105631B2 (en) 2009-11-02 2014-06-13 Carrier tape for tab-package and manufacturing method thereof
US14/791,862 US10020280B2 (en) 2009-11-02 2015-07-06 Method of manufacturing a carrier tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105177A KR101457939B1 (ko) 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120088649A Division KR101331397B1 (ko) 2012-08-13 2012-08-13 탭 테이프 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110048399A KR20110048399A (ko) 2011-05-11
KR101457939B1 true KR101457939B1 (ko) 2014-11-10

Family

ID=43924186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105177A KR101457939B1 (ko) 2009-11-02 2009-11-02 탭 테이프 및 그 제조방법

Country Status (5)

Country Link
US (3) US8791370B2 (ko)
JP (2) JP5411019B2 (ko)
KR (1) KR101457939B1 (ko)
CN (2) CN102054792B (ko)
TW (1) TWI467708B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101259844B1 (ko) 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
DE102011018342A1 (de) * 2011-04-20 2012-10-25 Heraeus Materials Technology Gmbh & Co. Kg Verfahren zur Herstellung einer bereichsweise beschichteten Trägerstruktur
JP6182928B2 (ja) 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP6843676B2 (ja) * 2017-03-30 2021-03-17 日本発條株式会社 剤料供給方法及び対象構造体
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
KR102662861B1 (ko) * 2018-07-13 2024-05-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
KR102597160B1 (ko) * 2018-07-13 2023-11-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
CN111429810B (zh) * 2019-01-09 2022-02-11 昆山工研院新型平板显示技术中心有限公司 可拉伸器件及可拉伸器件的制作方法
CN110210143A (zh) * 2019-06-05 2019-09-06 爱驰汽车有限公司 基于cms系统的端子图或线束布线图的显示方法、系统及装置
CN110519930A (zh) * 2019-08-27 2019-11-29 江苏上达电子有限公司 一种防止cof卷带生产中产生金属异物的方法
US11425820B1 (en) * 2021-02-19 2022-08-23 Synaptics Incorporated Technologies for mounting display driver integrated circuit chips on display panels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054883A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 칩 온 필름 및 그 제조방법
KR20030077408A (ko) * 2002-03-25 2003-10-01 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
JP2009238926A (ja) 2008-03-26 2009-10-15 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54143161U (ko) * 1978-03-27 1979-10-04
JPS54143161A (en) 1978-04-27 1979-11-08 Mitsubishi Electric Corp Stereoscopic image display device
US4899174A (en) * 1988-08-05 1990-02-06 Eastman Kodak Company Method of making LED array printhead with tab bonded wiring
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
JPH0529394A (ja) 1991-07-19 1993-02-05 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JPH0595025A (ja) 1991-10-01 1993-04-16 Sharp Corp テープ・キヤリア・パツケージ用テープフイルム
JP3520186B2 (ja) * 1996-09-30 2004-04-19 東芝マイクロエレクトロニクス株式会社 フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3859451B2 (ja) * 2001-02-13 2006-12-20 三井金属鉱業株式会社 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
WO2004016290A2 (en) * 2002-08-19 2004-02-26 Pappas Surgical Instruments Llc Pathogen resistant carbide surgical tools
JP3638276B2 (ja) 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4178392B2 (ja) 2003-03-18 2008-11-12 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
CN1809270A (zh) 2004-09-29 2006-07-26 三井金属矿业株式会社 电子元件安装用的薄膜载体带及柔性基板
JP4117892B2 (ja) 2004-09-29 2008-07-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
JP2007059627A (ja) * 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
CN101545602B (zh) 2008-03-28 2011-06-22 富士迈半导体精密工业（上海）有限公司 路灯系统
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054883A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 칩 온 필름 및 그 제조방법
KR20030077408A (ko) * 2002-03-25 2003-10-01 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
JP2009238926A (ja) 2008-03-26 2009-10-15 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法

Also Published As

Publication number Publication date
US10020280B2 (en) 2018-07-10
US20150311176A1 (en) 2015-10-29
JP2011097000A (ja) 2011-05-12
JP5782079B2 (ja) 2015-09-24
US20110100687A1 (en) 2011-05-05
US20140291004A1 (en) 2014-10-02
KR20110048399A (ko) 2011-05-11
TWI467708B (zh) 2015-01-01
US9105631B2 (en) 2015-08-11
JP5411019B2 (ja) 2014-02-12
CN102054792B (zh) 2015-05-20
CN102054792A (zh) 2011-05-11
US8791370B2 (en) 2014-07-29
CN104900537B (zh) 2018-02-02
TW201117330A (en) 2011-05-16
JP2013243416A (ja) 2013-12-05
CN104900537A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
KR101457939B1 (ko) 탭 테이프 및 그 제조방법
US6479756B2 (en) Flexible wiring substrate and its manufacturing method
JP4302944B2 (ja) めっき引込線がない印刷回路基板の製造方法
US9269677B2 (en) Fabrication method of packaging substrate
GB2362031A (en) Flip-chip type semiconductor device with stress absorbing laYer made of resin
US6744120B1 (en) Flexible interconnect substrate of a tape-shaped semiconductor device, semiconductor device and circuit board
KR101148099B1 (ko) 탭 테이프 및 그 제조방법
JP3750113B2 (ja) 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2009135403A (ja) 半導体パッケージ用基板およびこれを有する半導体パッケージ
JP2004031667A (ja) Ｃｏｆフィルムキャリアテープ及びその製造方法
KR101331397B1 (ko) 탭 테이프 및 그 제조방법
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JP3865594B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法、製造装置及び製造金型
US11373942B2 (en) Semiconductor devices
TWI766532B (zh) 可撓性線路基板
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP2008205172A (ja) Ｃｏｆキャリアテープ、ｃｏｆキャリアテープの製造方法、およびｃｏｆ型半導体装置の製造方法
JP2008227194A (ja) 半導体装置用テープキャリア及び半導体装置用テープキャリアの製造方法
JPH0964225A (ja) 半導体装置
KR20110039127A (ko) 칩 온 필름 패키지 및 그 제조방법
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프
JP2008177467A (ja) 半導体装置用ｔａｂテープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E801 Decision on dismissal of amendment
A107 Divisional application of patent
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120813

Effective date: 20140331

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 6