JPH0964225A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0964225A JPH0964225A JP24090995A JP24090995A JPH0964225A JP H0964225 A JPH0964225 A JP H0964225A JP 24090995 A JP24090995 A JP 24090995A JP 24090995 A JP24090995 A JP 24090995A JP H0964225 A JPH0964225 A JP H0964225A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- insulator layer
- semiconductor
- conductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 プレス加工又は／及びエッチング加工により
形成された導体回路パターン内有した半導体チップ搭載
基板を用ることにより、信頼性の高いＢＧＡ型の半導体
装置を低コストで提供することにある。 【構成】 半導体チップ搭載基板と、前記半導体チップ
搭載基板面に搭載された半導体チップと、前記複数の導
体リードと半導体チップ表面上に形成された複数の電極
パッドとを接続し、電気的導通回路を形成する複数のボ
ンディングワイヤと、前記半導体チップ搭載面側を密封
する樹脂封止部材と、複数のソルダーボールから成る半
導体装置であって、前記半導体チップ搭載基板が、前記
ワイヤ・ボンディング・パッド及び前記半導体チップ搭
載ステージを露出させる開口部を設けた第１の絶縁体層
と前記外部接続端子ランドを露出させる複数の導通穴を
備えた第２の絶縁体層とを具備し、前記第１の絶縁体層
と第２の絶縁体層の間に内有する、プレス加工又は／及
びエッチング加工で形成された導体回路パターンを具備
する構成されている。
形成された導体回路パターン内有した半導体チップ搭載
基板を用ることにより、信頼性の高いＢＧＡ型の半導体
装置を低コストで提供することにある。 【構成】 半導体チップ搭載基板と、前記半導体チップ
搭載基板面に搭載された半導体チップと、前記複数の導
体リードと半導体チップ表面上に形成された複数の電極
パッドとを接続し、電気的導通回路を形成する複数のボ
ンディングワイヤと、前記半導体チップ搭載面側を密封
する樹脂封止部材と、複数のソルダーボールから成る半
導体装置であって、前記半導体チップ搭載基板が、前記
ワイヤ・ボンディング・パッド及び前記半導体チップ搭
載ステージを露出させる開口部を設けた第１の絶縁体層
と前記外部接続端子ランドを露出させる複数の導通穴を
備えた第２の絶縁体層とを具備し、前記第１の絶縁体層
と第２の絶縁体層の間に内有する、プレス加工又は／及
びエッチング加工で形成された導体回路パターンを具備
する構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、片面をトランスファー
・モールドしたＢＧＡ（ボール・グリッド・アレイ）型
の半導体装置に係る、詳細には、プレス加工又は／及び
エッチング加工で形成されたリードフレームの導体回路
パターンを用いた半導体チップ搭載基板の構造に関す
る。
・モールドしたＢＧＡ（ボール・グリッド・アレイ）型
の半導体装置に係る、詳細には、プレス加工又は／及び
エッチング加工で形成されたリードフレームの導体回路
パターンを用いた半導体チップ搭載基板の構造に関す
る。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩ等の半導体装置は、
半導体チップの微細化及び半導体装置のダウン・サィジ
ング化、低コスト化に対応してＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄＡｒｒａｙ）と称され、半導体装置の複数の外部接
続端子に格子状に配列されたソルダー・ボールを用い、
これを実装基板上に設けたマウンティング・パッドに一
括実装する方法が提案されている。
半導体チップの微細化及び半導体装置のダウン・サィジ
ング化、低コスト化に対応してＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄＡｒｒａｙ）と称され、半導体装置の複数の外部接
続端子に格子状に配列されたソルダー・ボールを用い、
これを実装基板上に設けたマウンティング・パッドに一
括実装する方法が提案されている。
【０００３】この実装方法によれば、前記複数のソルダ
ー・ボールのそれぞれに対応して設けた実装基板上の複
数のマウンティング・パッドに半導体装置の位置決めを
行って載置した後、加熱し、前記ソルダー・ボールをリ
フローすることにより、前記実装基板上に形成されたマ
ウンティング・パッドに一括接続されるので半導体装置
の実装が容易となり、高密度の実装が可能になるという
利点がある。
ー・ボールのそれぞれに対応して設けた実装基板上の複
数のマウンティング・パッドに半導体装置の位置決めを
行って載置した後、加熱し、前記ソルダー・ボールをリ
フローすることにより、前記実装基板上に形成されたマ
ウンティング・パッドに一括接続されるので半導体装置
の実装が容易となり、高密度の実装が可能になるという
利点がある。
【０００４】この種のＢＧＡ型の半導体装置には、片面
若しくは両面に銅箔を圧着したポリイミド樹脂テープ又
はガラス・クロス・エポキシ樹脂部材（一例として、Ｆ
Ｒ−４）部材から成り、複数の導体リードと半導体チッ
プ搭載ステージを具備する導体回路パターンを有する半
導体チップ搭載基板と、前記半導体チップ搭載基板に搭
載された半導体チップと、前記半導体チップ面に形成さ
れた電極パッドと前記導体リードのワイヤボンデングパ
ッドとを接続して電気的導通回路を形成するボンデング
ワイヤと、前記半導体チップの搭載面側を封止する樹脂
封止部材と、前記導体回路パターンの導体リードの外部
接続端子ランドに電気的に接続され、半導体チップを外
部接続するためのソルダーボールとから構成されたもの
がある。ここで、前記導体リードは一端部にワイヤボン
デングパッドを設け、他端部には外部接続端子ランドを
具備するもである。（例えば、米国特許公報第５，２１
６，２７８号参照）。
若しくは両面に銅箔を圧着したポリイミド樹脂テープ又
はガラス・クロス・エポキシ樹脂部材（一例として、Ｆ
Ｒ−４）部材から成り、複数の導体リードと半導体チッ
プ搭載ステージを具備する導体回路パターンを有する半
導体チップ搭載基板と、前記半導体チップ搭載基板に搭
載された半導体チップと、前記半導体チップ面に形成さ
れた電極パッドと前記導体リードのワイヤボンデングパ
ッドとを接続して電気的導通回路を形成するボンデング
ワイヤと、前記半導体チップの搭載面側を封止する樹脂
封止部材と、前記導体回路パターンの導体リードの外部
接続端子ランドに電気的に接続され、半導体チップを外
部接続するためのソルダーボールとから構成されたもの
がある。ここで、前記導体リードは一端部にワイヤボン
デングパッドを設け、他端部には外部接続端子ランドを
具備するもである。（例えば、米国特許公報第５，２１
６，２７８号参照）。
【０００５】
【発明が解決しようする課題】しかしながら、上記の従
来例に係るＢＧＡ型の半導体装置にあっては、前記半導
体素子搭載基板は、片面又は両面に銅箔層を備えたポリ
イミド樹脂テープ又はガラス・クロス・エポキシ樹脂部
材が使用されており、前記部材の銅箔層をエツチング法
により、中央部に半導体素子搭載パッドを設け、該半導
体チップ搭載パッドを取り囲むように放射状に離間配列
された複数の導体リードから成る導体回路パターンとか
ら構成されているので、半導体チップ搭載基板を形成す
る作業が複雑となり、半導体装置の生産効率を阻害する
と共に、新たな設備を必要とする等の製造コストを増加
させるという経済性の問題が生じていた。
来例に係るＢＧＡ型の半導体装置にあっては、前記半導
体素子搭載基板は、片面又は両面に銅箔層を備えたポリ
イミド樹脂テープ又はガラス・クロス・エポキシ樹脂部
材が使用されており、前記部材の銅箔層をエツチング法
により、中央部に半導体素子搭載パッドを設け、該半導
体チップ搭載パッドを取り囲むように放射状に離間配列
された複数の導体リードから成る導体回路パターンとか
ら構成されているので、半導体チップ搭載基板を形成す
る作業が複雑となり、半導体装置の生産効率を阻害する
と共に、新たな設備を必要とする等の製造コストを増加
させるという経済性の問題が生じていた。
【０００６】そこで、発明者は、薄板条材からプレス加
工又は／及びエッチング加工で形成されたリードフレー
ムの単一の導体回路パターンから成る半導体チップ搭載
基板を用いることにより低コストの半導体装置を提供す
ることを試みた。
工又は／及びエッチング加工で形成されたリードフレー
ムの単一の導体回路パターンから成る半導体チップ搭載
基板を用いることにより低コストの半導体装置を提供す
ることを試みた。
【０００７】だが、前記リードフレームの導体回路パタ
ーンを半導体チップ搭載基板として用いる際に、前記導
体回路パターンの複数の導体リードを相互に一体的に保
持するために形成されたタムバーを除去した導体回路パ
ターンを形成する必要があった。
ーンを半導体チップ搭載基板として用いる際に、前記導
体回路パターンの複数の導体リードを相互に一体的に保
持するために形成されたタムバーを除去した導体回路パ
ターンを形成する必要があった。
【０００８】しかしながら、前記タムバーを除去した前
記導体回路パターンの複数の導体リードが片持ち（フリ
ー・スタンディング）の状態となり、前記リードフレー
ムの加工履歴により生じる内部残留応力の解放により、
導体リード間に寄りや反り等の変形が生じ、さらに、そ
の表面処理加工工程等の後工程における搬送、手作業に
より損傷が発生して前記導体リードの初期の形状寸法を
維持できないという問題があった。
記導体回路パターンの複数の導体リードが片持ち（フリ
ー・スタンディング）の状態となり、前記リードフレー
ムの加工履歴により生じる内部残留応力の解放により、
導体リード間に寄りや反り等の変形が生じ、さらに、そ
の表面処理加工工程等の後工程における搬送、手作業に
より損傷が発生して前記導体リードの初期の形状寸法を
維持できないという問題があった。
【０００９】
【発明の目的】本発明の目的とするところは、プレス加
工又は／及びエッチング加工により形成された導体回路
パターンの両面側から絶縁性部材を圧着して導体回路パ
ターンの初期の形状寸法を維持するように構成された半
導体チップ搭載基板を用ることにより、信頼性の高いＢ
ＧＡ型の半導体装置を低コストで提供することにある。
工又は／及びエッチング加工により形成された導体回路
パターンの両面側から絶縁性部材を圧着して導体回路パ
ターンの初期の形状寸法を維持するように構成された半
導体チップ搭載基板を用ることにより、信頼性の高いＢ
ＧＡ型の半導体装置を低コストで提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成させる
請求項１記載の半導体装置は、半導体素子搭載ステージ
と一端部に前記ワイヤ・ボンディング・パッド、他端部
に外部接続端子ランドを有する複数の導体リードとから
成る導体回路パターンを具備する半導体チップ搭載基板
と、前記半導体チップ搭載基板面に搭載された半導体チ
ップと、前記複数の導体リードと半導体チップ表面上に
形成された複数の電極パッドとを接続し、電気的導通回
路を形成するボンディングワイヤと、前記半導体チップ
搭載面側を密封する樹脂封止部材と、複数のソルダーボ
ールから成る外部接続端子を具備した半導体装置であっ
て、前記半導体チップ搭載基板が、前記ワイヤ・ボンデ
ィング・パッド及び前記半導体チップ搭載ステージを露
出させる開口部を設けた第１の絶縁体層と前記外部接続
端子ランドを露出させる複数の導通穴を備えた第２の絶
縁体層とを具備し、前記第１の絶縁体層と第２の絶縁体
層の間に内有する、プレス加工又は／及びエッチング加
工で形成されたリードフレームの導体回路パターンを具
備する構成されている。
請求項１記載の半導体装置は、半導体素子搭載ステージ
と一端部に前記ワイヤ・ボンディング・パッド、他端部
に外部接続端子ランドを有する複数の導体リードとから
成る導体回路パターンを具備する半導体チップ搭載基板
と、前記半導体チップ搭載基板面に搭載された半導体チ
ップと、前記複数の導体リードと半導体チップ表面上に
形成された複数の電極パッドとを接続し、電気的導通回
路を形成するボンディングワイヤと、前記半導体チップ
搭載面側を密封する樹脂封止部材と、複数のソルダーボ
ールから成る外部接続端子を具備した半導体装置であっ
て、前記半導体チップ搭載基板が、前記ワイヤ・ボンデ
ィング・パッド及び前記半導体チップ搭載ステージを露
出させる開口部を設けた第１の絶縁体層と前記外部接続
端子ランドを露出させる複数の導通穴を備えた第２の絶
縁体層とを具備し、前記第１の絶縁体層と第２の絶縁体
層の間に内有する、プレス加工又は／及びエッチング加
工で形成されたリードフレームの導体回路パターンを具
備する構成されている。
【００１１】また、請求項２記載の半導体装置は、請求
項１記載の半導体装置にあって、前記第１及び第２の絶
縁体層は、光硬化性ドライフィルム・ソルダーレジスト
で形成された構成とされている。
項１記載の半導体装置にあって、前記第１及び第２の絶
縁体層は、光硬化性ドライフィルム・ソルダーレジスト
で形成された構成とされている。
【００１２】また、請求項３記載の半導体装置は、請求
項１記載の半導体装置にあって、前記半導体回路パター
ンは、全面にＮＩ下地層と、該ＮＩ下地層上の前記ワイ
ヤボンディング領域と外部接続端子ランドにＡｇ、Ｐｄ
等の貴金属の部分めっき皮膜層を設けた構成とされてい
る。
項１記載の半導体装置にあって、前記半導体回路パター
ンは、全面にＮＩ下地層と、該ＮＩ下地層上の前記ワイ
ヤボンディング領域と外部接続端子ランドにＡｇ、Ｐｄ
等の貴金属の部分めっき皮膜層を設けた構成とされてい
る。
【００１３】また、請求項４記載の半導体装置は、請求
項１記載の半導体装置にあって、前記第２の絶縁体層に
は、複数のアンカーホールを散在させて成る構成とされ
ている。
項１記載の半導体装置にあって、前記第２の絶縁体層に
は、複数のアンカーホールを散在させて成る構成とされ
ている。
【００１４】
【作用】請求項１、２、３記載の半導体装置にあって
は、プレス加工又は／及びエッチング加工により形成さ
れた導体回路パターンの両面側から絶縁性部材を圧着し
て導体回路パターンの初期の形状寸法を維持するように
構成された半導体チップ搭載基板を用いているので、前
記絶縁部材が前記導体回路パターンのそれぞれの間隙に
充填されてこれを一体的に連結保持し、前記導体リード
間の位置ずれの発生を防ぐと共に、加工履歴により生じ
たリードフレーム部材内に滞有した内部残留応力の解放
を抑制することができる。これによって、従来技術で用
いたダムバーと同様な機能を有し、前記導体回路パター
ンを初期状態の寸法精度に維持することが可能となる。
は、プレス加工又は／及びエッチング加工により形成さ
れた導体回路パターンの両面側から絶縁性部材を圧着し
て導体回路パターンの初期の形状寸法を維持するように
構成された半導体チップ搭載基板を用いているので、前
記絶縁部材が前記導体回路パターンのそれぞれの間隙に
充填されてこれを一体的に連結保持し、前記導体リード
間の位置ずれの発生を防ぐと共に、加工履歴により生じ
たリードフレーム部材内に滞有した内部残留応力の解放
を抑制することができる。これによって、従来技術で用
いたダムバーと同様な機能を有し、前記導体回路パター
ンを初期状態の寸法精度に維持することが可能となる。
【００１５】さらに、前記半導体チップ搭載基板の導体
回路パターンに、金属条材からプレス加工又は／及びエ
ッチング加工により形成された導体回路パターンを具備
するリードフレームが用いられているので、前記半導体
チップ搭載基板の生産効率を著しく向上させることがで
きると共に、複数の前記半導体チップ搭載基板を連結支
持した短冊状又は帯状の半導体チップ搭載基板フレーム
として用いることができる。これによって、半導体装置
の製造コストを著しく低減させることが可能となる。
回路パターンに、金属条材からプレス加工又は／及びエ
ッチング加工により形成された導体回路パターンを具備
するリードフレームが用いられているので、前記半導体
チップ搭載基板の生産効率を著しく向上させることがで
きると共に、複数の前記半導体チップ搭載基板を連結支
持した短冊状又は帯状の半導体チップ搭載基板フレーム
として用いることができる。これによって、半導体装置
の製造コストを著しく低減させることが可能となる。
【００１６】また、請求項４記載の半導体装置にあって
は、前記第２の絶縁体層には、複数のアンカーホールを
散在させているので、ＯＭＰＡＣ（オーバー・モールド
・パッケージ）の剥離の発生を防ぎ密着性を著しく向上
させることができる。
は、前記第２の絶縁体層には、複数のアンカーホールを
散在させているので、ＯＭＰＡＣ（オーバー・モールド
・パッケージ）の剥離の発生を防ぎ密着性を著しく向上
させることができる。
【００１７】
【実施例】続いて、添付した図面を参照しつつ本発明に
係る半導体装置の一実施例につき詳細に説明する。
係る半導体装置の一実施例につき詳細に説明する。
【００１８】まず、図１は本発明の実施例に係る半導体
装置の構成を説明する要部断面図である。図に示すよう
に、本発明の一実施例に係る半導体装置１０は、第１の
絶縁体層２３と第２の絶縁体層２６との間に、導体回路
パターン１３を内有した半導体チップ搭載基板１４と、
前記半導体チップ搭載基板１４に導電性接着剤層１５を
介して接合された半導体チップ１６と、前記半導体チッ
プ１６と前記導体回路パターン１３とを電気的に接続
し、電気的導通回路を形成する複数のボンディンクワイ
ヤ１８と、前記半導体チップ１６の搭載面側を密封する
樹脂封止部材１９と、前記半導体素子搭載面の反対面側
に、導体回路パターン１３に接続した状態で突出した複
数のソルダーボールとから成る構成とされている。
装置の構成を説明する要部断面図である。図に示すよう
に、本発明の一実施例に係る半導体装置１０は、第１の
絶縁体層２３と第２の絶縁体層２６との間に、導体回路
パターン１３を内有した半導体チップ搭載基板１４と、
前記半導体チップ搭載基板１４に導電性接着剤層１５を
介して接合された半導体チップ１６と、前記半導体チッ
プ１６と前記導体回路パターン１３とを電気的に接続
し、電気的導通回路を形成する複数のボンディンクワイ
ヤ１８と、前記半導体チップ１６の搭載面側を密封する
樹脂封止部材１９と、前記半導体素子搭載面の反対面側
に、導体回路パターン１３に接続した状態で突出した複
数のソルダーボールとから成る構成とされている。
【００１９】ここで、前記導体回路パターン１３は、導
電性金属条材（板厚０．０７〜０．２５mm）の一例であ
る銅条材から、プレス加工により、吊りリード１２ａで
支持された半導体チップ搭載ステージ１２と該ステージ
１２を取り囲むように配列された複数のワイヤ・ボンデ
ングパッド２１と前記パッド２１から放射状に延在し、
エリア・アレイ状に配置された複数の外部接続端子ラン
ド２４に電気的に接続する複数の導体リード１１と（図
４参照）を有する構成とされている。また、前記導体回
路パターン１３は、プレス加工に限らずエッチング加工
で形成されたものを用いることもできる。
電性金属条材（板厚０．０７〜０．２５mm）の一例であ
る銅条材から、プレス加工により、吊りリード１２ａで
支持された半導体チップ搭載ステージ１２と該ステージ
１２を取り囲むように配列された複数のワイヤ・ボンデ
ングパッド２１と前記パッド２１から放射状に延在し、
エリア・アレイ状に配置された複数の外部接続端子ラン
ド２４に電気的に接続する複数の導体リード１１と（図
４参照）を有する構成とされている。また、前記導体回
路パターン１３は、プレス加工に限らずエッチング加工
で形成されたものを用いることもできる。
【００２０】さらに、前記第１の絶縁体層２３は、前記
半導体チップ搭載ステージ１２と前記複数のワイヤ・ボ
ンデングパッド２１とを露出するように形成された開口
部２２と前記開口部２２の周辺に散在する複数のアンカ
ーホール２２ａとが形成されており、さらに、前記第２
の絶縁体層２６には、前記複数の外部接続端子ランド２
４に対応し、これを露出するように形成された複数の導
通穴２５を有する。これによって、前記樹脂封止部材１
９と前記導体回路パターン１３との剥離を防止し、それ
らの密着度を向上させることが可能となる。
半導体チップ搭載ステージ１２と前記複数のワイヤ・ボ
ンデングパッド２１とを露出するように形成された開口
部２２と前記開口部２２の周辺に散在する複数のアンカ
ーホール２２ａとが形成されており、さらに、前記第２
の絶縁体層２６には、前記複数の外部接続端子ランド２
４に対応し、これを露出するように形成された複数の導
通穴２５を有する。これによって、前記樹脂封止部材１
９と前記導体回路パターン１３との剥離を防止し、それ
らの密着度を向上させることが可能となる。
【００２１】さらに、前記半導体チップ搭載基板１４
は、前記第１の絶縁体層２３と第２の絶縁体層２６の一
例として光硬化性のドライフィルム・フォトレジストが
用いられており、前記光硬化性のドライフィルム・フォ
トレジストで前記導体回路パターン１３をサンドイッチ
（内有）した構成とされている。これによって、前記導
体回路パターン１３の間隙に前記レジストが充填硬化さ
れて前記パターン１３を一体化し、初期状態の形状寸法
が維持されると共に、レジストマスク２３、２６によ
り、前記導体回路パターン１３を被覆保護し、封止樹脂
封止部材１９との密着性をさらに向上させることができ
る。
は、前記第１の絶縁体層２３と第２の絶縁体層２６の一
例として光硬化性のドライフィルム・フォトレジストが
用いられており、前記光硬化性のドライフィルム・フォ
トレジストで前記導体回路パターン１３をサンドイッチ
（内有）した構成とされている。これによって、前記導
体回路パターン１３の間隙に前記レジストが充填硬化さ
れて前記パターン１３を一体化し、初期状態の形状寸法
が維持されると共に、レジストマスク２３、２６によ
り、前記導体回路パターン１３を被覆保護し、封止樹脂
封止部材１９との密着性をさらに向上させることができ
る。
【００２２】また、前記半導体チップ１６の表面には、
複数の電極パッド１７を有し、ボンディングワイヤ１８
を介して前記電極パッド１７のそれぞれに対応する前記
複数のワイヤ・ボンデングパッド２１とを電気的に接続
し、電気的導通回路が形成されている。
複数の電極パッド１７を有し、ボンディングワイヤ１８
を介して前記電極パッド１７のそれぞれに対応する前記
複数のワイヤ・ボンデングパッド２１とを電気的に接続
し、電気的導通回路が形成されている。
【００２３】次に、本発明の一実施例に係るリードフレ
ーム２７の構成について説明する。
ーム２７の構成について説明する。
【００２４】図４は、本発明の半導体装置の一実施例に
係る単一の導体回路パターン１３を連結したリードフレ
ーム２７を示す平面図である。
係る単一の導体回路パターン１３を連結したリードフレ
ーム２７を示す平面図である。
【００２５】図によれば、本発明の一実施例に係るリー
ドフレーム２７は、帯状の導電性金属材料の一例である
銅合金条材（板厚０．１５mm）から、慣用のプレス加工
により、複数の吊りリード１２ａで支持された半導体チ
ップ搭載ステージ１２と前記搭載ステージ１２を取り囲
むように配列され、ボンデングワイヤ１８（図１参照）
を介して電気的導通回路を形成するための複数の導体リ
ード１１とからなり、前記複数の導体リード１１の先端
部がつながるように連結片１１ａを残した単一の導体回
路パターン１３と、前記導体回路パターン１３を一体的
に支持し、所要数の位置決め基準孔を幅方向に離間配置
したサイドレール２９をその両端側に備えた構成とされ
ている。これによって、従来のポリイミドテープ又はガ
ラスクロス・エポキシ樹脂部材の片面若しくは両面に設
けた銅箔をエッチング加工して形成する導体回路パター
ンに比べて、生産効率が向上し、製造コストの削減が可
能となる。
ドフレーム２７は、帯状の導電性金属材料の一例である
銅合金条材（板厚０．１５mm）から、慣用のプレス加工
により、複数の吊りリード１２ａで支持された半導体チ
ップ搭載ステージ１２と前記搭載ステージ１２を取り囲
むように配列され、ボンデングワイヤ１８（図１参照）
を介して電気的導通回路を形成するための複数の導体リ
ード１１とからなり、前記複数の導体リード１１の先端
部がつながるように連結片１１ａを残した単一の導体回
路パターン１３と、前記導体回路パターン１３を一体的
に支持し、所要数の位置決め基準孔を幅方向に離間配置
したサイドレール２９をその両端側に備えた構成とされ
ている。これによって、従来のポリイミドテープ又はガ
ラスクロス・エポキシ樹脂部材の片面若しくは両面に設
けた銅箔をエッチング加工して形成する導体回路パター
ンに比べて、生産効率が向上し、製造コストの削減が可
能となる。
【００２６】次に、本発明の一実施例に係る半導体チッ
プ搭載基板フレーム２８の構成について説明する。
プ搭載基板フレーム２８の構成について説明する。
【００２７】図２は、本発明の半導体装置の一実施例に
係る単一の半導体チップ搭載基板を連接した状態を示す
半導体チップ搭載フレームの平面図であり、図３は、本
発明の半導体装置の一実施例に係る半導体チップ搭載基
板フレームの構成を示す断面図である。
係る単一の半導体チップ搭載基板を連接した状態を示す
半導体チップ搭載フレームの平面図であり、図３は、本
発明の半導体装置の一実施例に係る半導体チップ搭載基
板フレームの構成を示す断面図である。
【００２８】図によれば、本発明の一実施例に係る半導
体チップ搭載フレーム２８は、前記リードフレーム２７
の両面側から、光硬化性のドライフィルム・フォトレジ
ストと呼ばれるフォトレジスト部材を用いて、導体回路
パターン１３の間隙に前記フォトレジストが埋め込ま
れ、且つ前記導体回路パターン間に埋め込まれたフォト
レジスト同士もそれぞれ連続されるように前記フォトレ
ジストがその両面にも所定厚みでラミネート（真空圧
着）され、第１の絶縁体層２３及び第２の絶縁体層２６
の形成を行って、前記第１の絶縁体層２３及び第２の絶
縁体層２６にリソグラフィによるパターニングを行い前
記第１の絶縁体層２３に、前記ステージ１２及び前記複
数のワイヤ・ボンデングパッド２１を露出させる前記開
口部２２と前記開口部２２の周辺に散在する複数のアン
カーホール２２ａとを形成し、さらに、前記第２の絶縁
体層２６には、前記複数の外部接続端子ランド２４に対
応し、これを露出するように形成された複数の導通穴２
５の形成を行って後、プレス加工により、前記タイバー
（連結片）１１ａを除去する加工を行い所定の紫外線に
よりフォトレジストをＵＶ硬化させた前記サイドレール
２９に所要数の単一の半導体チップ搭載基板１４を連結
した短冊状又は帯状の構成とされている。ここで、前記
レジストマスクの形成を、光硬化性ドライフィルムフォ
トレジストマスクを写真法を用いて説明したが、慣用の
シルクスクリーン印刷法を用いても形成することができ
る。
体チップ搭載フレーム２８は、前記リードフレーム２７
の両面側から、光硬化性のドライフィルム・フォトレジ
ストと呼ばれるフォトレジスト部材を用いて、導体回路
パターン１３の間隙に前記フォトレジストが埋め込ま
れ、且つ前記導体回路パターン間に埋め込まれたフォト
レジスト同士もそれぞれ連続されるように前記フォトレ
ジストがその両面にも所定厚みでラミネート（真空圧
着）され、第１の絶縁体層２３及び第２の絶縁体層２６
の形成を行って、前記第１の絶縁体層２３及び第２の絶
縁体層２６にリソグラフィによるパターニングを行い前
記第１の絶縁体層２３に、前記ステージ１２及び前記複
数のワイヤ・ボンデングパッド２１を露出させる前記開
口部２２と前記開口部２２の周辺に散在する複数のアン
カーホール２２ａとを形成し、さらに、前記第２の絶縁
体層２６には、前記複数の外部接続端子ランド２４に対
応し、これを露出するように形成された複数の導通穴２
５の形成を行って後、プレス加工により、前記タイバー
（連結片）１１ａを除去する加工を行い所定の紫外線に
よりフォトレジストをＵＶ硬化させた前記サイドレール
２９に所要数の単一の半導体チップ搭載基板１４を連結
した短冊状又は帯状の構成とされている。ここで、前記
レジストマスクの形成を、光硬化性ドライフィルムフォ
トレジストマスクを写真法を用いて説明したが、慣用の
シルクスクリーン印刷法を用いても形成することができ
る。
【００２９】これによって、従来技術のリードフレーム
と一体成形されたダムバーと同様の機能有し、導体回路
パターン１３の初期の形状寸法を維持すると共に、絶縁
性が著しく向上し、封止樹脂部材１９との密着性著しく
を向上させることができる。
と一体成形されたダムバーと同様の機能有し、導体回路
パターン１３の初期の形状寸法を維持すると共に、絶縁
性が著しく向上し、封止樹脂部材１９との密着性著しく
を向上させることができる。
【００３０】さらに、前記サイドレール２９に穿孔され
た位置決め基準孔３０により、後工程のの搬送及び位置
決めを効率的に行うことができる。
た位置決め基準孔３０により、後工程のの搬送及び位置
決めを効率的に行うことができる。
【００３１】次に、本発明の一実施例に係る半導体装置
１０の形成について説明する。
１０の形成について説明する。
【００３２】短冊状の前記半導体チップ搭載基板フレー
ム２８を、図示していない慣用の半導体装置の組立ライ
ンに間欠供給し、前記位置決め用基準孔３０により、前
記半導体チップ搭載基板フレーム２８を位置決めし、露
出した前記半導体チップ搭載ステージ１２に導電性接着
剤１５（例えば、Ａｇペースト）を介在させて半導体チ
ップ１６を順次接合する半導チッブ１６のボンディング
加工と、ボンディング・ワイヤ１８の一端部を複数のワ
イヤボンディング・パッド２１の一つに接続し、他端部
を前記半導体チップ１３に設けた複数の電極パッド１７
の一つに接続して電気的導通回路を形成するワイヤボン
ディング加工を行って、前記半導体チップ１６、前記ボ
ンディング・ワイヤ１８、導体回路パターン１３とを、
エポキシ樹脂材２４により、半導体チップ搭載面側のみ
を樹脂封止するトランスファ・モールドを行って後、前
記エリア・アレイ状に露出した前記複数の外部接続端子
ランド２４上に、導通穴を介してソルダー・ボール２０
が接続された状態で前記ソルダー・マスク面側に突出状
態に形成を行い単一の半導体装置を連接したフレームか
形成される、しかる後、単一の半導体装置を前記サイド
レール２９から個々に分離して図１に示す半導体装置１
０が完成される。
ム２８を、図示していない慣用の半導体装置の組立ライ
ンに間欠供給し、前記位置決め用基準孔３０により、前
記半導体チップ搭載基板フレーム２８を位置決めし、露
出した前記半導体チップ搭載ステージ１２に導電性接着
剤１５（例えば、Ａｇペースト）を介在させて半導体チ
ップ１６を順次接合する半導チッブ１６のボンディング
加工と、ボンディング・ワイヤ１８の一端部を複数のワ
イヤボンディング・パッド２１の一つに接続し、他端部
を前記半導体チップ１３に設けた複数の電極パッド１７
の一つに接続して電気的導通回路を形成するワイヤボン
ディング加工を行って、前記半導体チップ１６、前記ボ
ンディング・ワイヤ１８、導体回路パターン１３とを、
エポキシ樹脂材２４により、半導体チップ搭載面側のみ
を樹脂封止するトランスファ・モールドを行って後、前
記エリア・アレイ状に露出した前記複数の外部接続端子
ランド２４上に、導通穴を介してソルダー・ボール２０
が接続された状態で前記ソルダー・マスク面側に突出状
態に形成を行い単一の半導体装置を連接したフレームか
形成される、しかる後、単一の半導体装置を前記サイド
レール２９から個々に分離して図１に示す半導体装置１
０が完成される。
【００３３】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、プレス加工又は／及びエッチング加工によ
り形成された導体回路パターンを第１、第２の絶縁体層
で連結一体化し、前記導体リードパターンの形状及び寸
法を初期の状態に維持する構成としているので、従来の
ＢＧＡ型の半導体装置と同等の高密度のＢＧＡ型の半導
体装置を低コストで提供することができる。
置によれば、プレス加工又は／及びエッチング加工によ
り形成された導体回路パターンを第１、第２の絶縁体層
で連結一体化し、前記導体リードパターンの形状及び寸
法を初期の状態に維持する構成としているので、従来の
ＢＧＡ型の半導体装置と同等の高密度のＢＧＡ型の半導
体装置を低コストで提供することができる。
【００３４】さらに、ソルダー・レジスト・マスク層１
８で導体回路パターン１５を被覆しているので、搬送や
整列などの加工工程の取り扱いによって生じていた微細
な導体回路パターンを物理的な変形や化学的な損傷から
保護し、高品質の半導体装置を低コストで提供すること
ができる。
８で導体回路パターン１５を被覆しているので、搬送や
整列などの加工工程の取り扱いによって生じていた微細
な導体回路パターンを物理的な変形や化学的な損傷から
保護し、高品質の半導体装置を低コストで提供すること
ができる。
【００３５】さらに、本発明の半導体装置によれば、プ
レス加工又は／及びエッチング加工により形成された導
体回路パターンを用ているので、半導体装置の生産性を
向上させることができる。
レス加工又は／及びエッチング加工により形成された導
体回路パターンを用ているので、半導体装置の生産性を
向上させることができる。
【図１】本発明の実施例に係る半導体装置を示す断面図
である。
である。
【図２】本発明の実施例に係る半導体装置に用いた半導
体チップキャリアを示す平面図である。
体チップキャリアを示す平面図である。
【図３】本発明の実施例に係る半導体装置に用いた半導
体チップキャリアを示す断面図である。
体チップキャリアを示す断面図である。
１０ 半導体装置 １１ 導体リード １１ａ タイバー（連結片） １２ 半導体チップ搭載ステージ １２ａ 吊りリード １３ 導体回路パターン １４ 半導体チップ搭載基板 １５ 導電性接着剤層 １６ 半導体チップ １７ 電極パッド １８ ボンディングワイヤ １９ 樹脂封止部材 ２０ ソルダーボール ２１ ワイヤボンディングパッド ２２ 第１の開口部 ２２ａ アンカーホー ２３ 第１の絶縁体層 ２４ 外部接続端子ランド ２５ 導通穴 ２６ 第２の絶縁体層 ２７ リードフレーム ２８ 半導体チップ搭載基板フレーム ２９ サイドレール ３０ 位置決め基準孔
【手続補正書】
【提出日】平成７年１２月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体装置を示す断面図
である。
である。
【図２】本発明の実施例に係る半導体装置に用いた半導
体チップキャリアを示す平面図である。
体チップキャリアを示す平面図である。
【図３】本発明の実施例に係る半導体装置に用いた半導
体チップキャリアを示す断面図である。
体チップキャリアを示す断面図である。
【図４】本発明の実施例に係る半導体装置に用いたリー
ドフレームを示す平面図である。
ドフレームを示す平面図である。
【符号の説明】 １０ 半導体装置 １１ 導体リード １１ａ タイバー（連結片） １２ 半導体チップ搭載ステージ １２ａ 吊りリード １３ 導体回路パターン １４ 半導体チップ搭載基板 １５ 導電性接着剤層 １６ 半導体チップ １７ 電極パッド １８ ボンディングワイヤ １９ 樹脂封止部材 ２０ ソルダーボール ２１ ワイヤボンディングパッド ２２ 第１の開口部 ２２ａ アンカーホール ２３ 第１の絶縁体層 ２４ 外部接続端子ランド ２５ 導通穴 ２６ 第２の絶縁体層 ２７ リードフレーム ２８ 半導体チップ搭載基板フレーム ２９ サイドレール ３０ 位置決め基準孔
Claims (4)
- 【請求項１】 半導体素子搭載ステージと一端部に前記
ワイヤ・ボンディング・パッド、他端部に外部接続端子
ランドを有する複数の導体リードとから成る導体回路パ
ターンを具備する半導体チップ搭載基板と、前記半導体
チップ搭載基板面に搭載された半導体チップと、前記複
数の導体リードと半導体チップ表面上に形成された複数
の電極パッドとを接続し、電気的導通回路を形成するボ
ンディングワイヤと、前記半導体チップ搭載面側を密封
する樹脂封止部材と、複数のソルダーボールから成る外
部接続端子を具備した半導体装置であって、 前記半導体チップ搭載基板が、前記ワイヤ・ボンディン
グ・パッド及び前記半導体チップ搭載ステージを露出さ
せる開口部を設けた第１の絶縁体層と前記外部接続端子
ランドを露出させる複数の導通穴を備えた第２の絶縁体
層とを具備し、前記第１の絶縁体層と第２の絶縁体層の
間に内有する、プレス加工又は／及びエッチング加工で
形成されたリードフレームの導体回路パターンを具備す
る構成としたことを特徴とする半導体装置。 - 【請求項２】 前記第１及び第２の絶縁体層は、光硬化
性ドライフィルム・ソルダー・レジストから成ることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記半導体回路パターンは、全面にＮＩ
下地層を形成した後、ＮＩ下地層上の前記ワイヤボンデ
ィングパッドと外部接続端子ランドに部分にＡｇ、Ｐｄ
等の貴金属めっき皮膜層を有することを特徴とする請求
項１記載の半導体装置。 - 【請求項４】 前記第１の絶縁体層は、複数のアンカー
ホールを散在させて成る構成としたことを特徴とする請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24090995A JP3115807B2 (ja) | 1995-08-25 | 1995-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24090995A JP3115807B2 (ja) | 1995-08-25 | 1995-08-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964225A true JPH0964225A (ja) | 1997-03-07 |
| JP3115807B2 JP3115807B2 (ja) | 2000-12-11 |
Family
ID=17066483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24090995A Expired - Fee Related JP3115807B2 (ja) | 1995-08-25 | 1995-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115807B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110127199A (ko) * | 2009-02-12 | 2011-11-24 | 오스람 옵토 세미컨덕터스 게엠베하 | 납땜 중지층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법 |
| WO2013075384A1 (en) * | 2011-11-25 | 2013-05-30 | Jiangsu Changjiang Electronics Technology Co. Ltd | Ball grid array (bga) packaging structures and method for manufacruring the same |
| US20200273720A1 (en) * | 2019-02-27 | 2020-08-27 | Texas Instruments Incorporated | Laser ablation surface treatment for microelectronic assembly |
-
1995
- 1995-08-25 JP JP24090995A patent/JP3115807B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110127199A (ko) * | 2009-02-12 | 2011-11-24 | 오스람 옵토 세미컨덕터스 게엠베하 | 납땜 중지층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법 |
| JP2012517709A (ja) * | 2009-02-12 | 2012-08-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構造および半導体構造の製造方法 |
| US8710609B2 (en) | 2009-02-12 | 2014-04-29 | Osram Opto Semiconductors Gmbh | Semiconductor arrangement with a solder resist layer |
| WO2013075384A1 (en) * | 2011-11-25 | 2013-05-30 | Jiangsu Changjiang Electronics Technology Co. Ltd | Ball grid array (bga) packaging structures and method for manufacruring the same |
| US20200273720A1 (en) * | 2019-02-27 | 2020-08-27 | Texas Instruments Incorporated | Laser ablation surface treatment for microelectronic assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3115807B2 (ja) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100596549B1 (ko) | 반도체장치와그제조방법및반도체패키지 | |
| US7993967B2 (en) | Semiconductor package fabrication method | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP3870704B2 (ja) | 半導体装置 | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| US20040106235A1 (en) | Method for manufacturing circuit devices | |
| JP3115807B2 (ja) | 半導体装置 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JP3869693B2 (ja) | 半導体装置の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP3115802B2 (ja) | 半導体装置 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
| JP3706082B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JPH11345895A (ja) | 半導体装置、リードフレーム、及びそれらの製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |