JP2002270725A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002270725A JP2002270725A JP2001072215A JP2001072215A JP2002270725A JP 2002270725 A JP2002270725 A JP 2002270725A JP 2001072215 A JP2001072215 A JP 2001072215A JP 2001072215 A JP2001072215 A JP 2001072215A JP 2002270725 A JP2002270725 A JP 2002270725A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductive material
- semiconductor device
- conductive
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
(57)【要約】
【課題】 従来の基板実装型の半導体装置では、その構
造、材料特性により、熱伝導率は低下し、電気特性は劣
化するという課題があった。 【解決手段】 半導体装置として、表面が絶縁被覆され
た導電材の複数本を束として絶縁性接着剤で接着固定
し、それをスライシングして形成した異方導電性配線基
板２０を有し、その基板上の第１の導電材１１ａ上に半
導体素子２２が搭載され、基板上の電極パッド１９ａと
接続部材２３で接続され、外囲を封止樹脂２４で封止し
て半導体装置を構成しているので、基板上下面間の電気
抵抗およびインダクタンスが著しく小さくなり、また基
板上下面に一体で形成された第１の導電材１１ａ上に半
導体素子が搭載されているので、電気的、熱的、放熱性
に優れた半導体装置を実現できる。
造、材料特性により、熱伝導率は低下し、電気特性は劣
化するという課題があった。 【解決手段】 半導体装置として、表面が絶縁被覆され
た導電材の複数本を束として絶縁性接着剤で接着固定
し、それをスライシングして形成した異方導電性配線基
板２０を有し、その基板上の第１の導電材１１ａ上に半
導体素子２２が搭載され、基板上の電極パッド１９ａと
接続部材２３で接続され、外囲を封止樹脂２４で封止し
て半導体装置を構成しているので、基板上下面間の電気
抵抗およびインダクタンスが著しく小さくなり、また基
板上下面に一体で形成された第１の導電材１１ａ上に半
導体素子が搭載されているので、電気的、熱的、放熱性
に優れた半導体装置を実現できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、上面に半導体素子
を搭載するボンディングパッド部と、半導体素子上の電
極端子を接続部材で接続する電極パッドとを有した回路
基板を用いた半導体装置およびその製造方法に関するも
のであり、良好な電気的、熱的特性、高放熱特性を有す
る半導体装置およびその製造方法に関するものである。
を搭載するボンディングパッド部と、半導体素子上の電
極端子を接続部材で接続する電極パッドとを有した回路
基板を用いた半導体装置およびその製造方法に関するも
のであり、良好な電気的、熱的特性、高放熱特性を有す
る半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】以下、半導体パッケージの部品として使
用される一般的なプリント配線基板を用いた半導体装置
について説明する。
用される一般的なプリント配線基板を用いた半導体装置
について説明する。
【０００３】図６（ａ）〜図６（ｅ）は従来のＬＧＡ
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を
製造工法順に説明した図であり、図６（ａ）は平面図、
図６（ｂ）〜図６（ｅ）は図６（ａ）のＡ−Ａ１箇所の
主要な断面図である。
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を
製造工法順に説明した図であり、図６（ａ）は平面図、
図６（ｂ）〜図６（ｅ）は図６（ａ）のＡ−Ａ１箇所の
主要な断面図である。
【０００４】まず、図６（ａ）に示すようなプリント配
線基板１を製造するに当たり、上下両面に６〜３５［μ
ｍ］の厚さの銅箔が貼り付けられたエポキシ樹脂中にガ
ラスクロスを組み込んだ絶縁基材２を用意する。この絶
縁基材の所定位置にドリルやレーザーで所定の径のビア
ホールを形成する。次に形成したビアホールは側壁に無
電解メッキや電解メッキで銅の厚膜が形成される。その
際に、絶縁基材の上下面の銅箔は銅の厚膜メッキによっ
て接続される。次に絶縁基材の上下面の銅箔表面にドラ
イフィルムを加熱加圧して貼り付ける。ドライフィルム
は特定の波長の光に対して反応を生ずる材料であり、こ
のドライフィルム表面に所定の配線パターンが予め形成
されたフォトマスクを介して反応波長を有する光を照射
する。また絶縁基材の上下面の銅箔表面のドライフィル
ムに焼き付けられた配線パターンは、露光後にドライフ
ィルムの除去部を現像液で溶解除去する。そして除去後
にドライフィルムを加熱もしくは紫外線の照射により、
残った部分のドライフィルムを硬化する。このドライフ
ィルムをマスクにして硝酸や硫酸や塩酸等の銅箔腐食薬
品を銅箔表面に浸漬や噴霧で接触させて銅箔露出部分を
除去する。そして最後に薬品にさらされて硬化している
ドライフィルムを剥離液や酸素プラズマ中で溶解や二酸
化炭素にして取り除く。このようにして得られたプリン
ト配線基板１の上下面にソルダーレジスト膜をスクリー
ン印刷で形成し、ソルダーレジスト膜上にフォトマスク
を介して露光機でパターンを焼き付ける。そして、ソル
ダーレジスト膜の溶解部を現像液で溶解除去した後に加
熱硬化し、ソルダーレジスト膜が除去されたパターン開
口部の銅箔部表面に電解メッキでニッケル、金の順に所
定の厚みに堆積する。そしてプリント配線基板をプレス
や切断機による打ち抜きでフレーム形状や個片に分割す
る。このようにして従来の基板構造パッケージに使用さ
れるボンディングパッド、電極パッド、およびそれらを
上下面で接続するスルーホールを有したプリント配線基
板１は製造されていた。
線基板１を製造するに当たり、上下両面に６〜３５［μ
ｍ］の厚さの銅箔が貼り付けられたエポキシ樹脂中にガ
ラスクロスを組み込んだ絶縁基材２を用意する。この絶
縁基材の所定位置にドリルやレーザーで所定の径のビア
ホールを形成する。次に形成したビアホールは側壁に無
電解メッキや電解メッキで銅の厚膜が形成される。その
際に、絶縁基材の上下面の銅箔は銅の厚膜メッキによっ
て接続される。次に絶縁基材の上下面の銅箔表面にドラ
イフィルムを加熱加圧して貼り付ける。ドライフィルム
は特定の波長の光に対して反応を生ずる材料であり、こ
のドライフィルム表面に所定の配線パターンが予め形成
されたフォトマスクを介して反応波長を有する光を照射
する。また絶縁基材の上下面の銅箔表面のドライフィル
ムに焼き付けられた配線パターンは、露光後にドライフ
ィルムの除去部を現像液で溶解除去する。そして除去後
にドライフィルムを加熱もしくは紫外線の照射により、
残った部分のドライフィルムを硬化する。このドライフ
ィルムをマスクにして硝酸や硫酸や塩酸等の銅箔腐食薬
品を銅箔表面に浸漬や噴霧で接触させて銅箔露出部分を
除去する。そして最後に薬品にさらされて硬化している
ドライフィルムを剥離液や酸素プラズマ中で溶解や二酸
化炭素にして取り除く。このようにして得られたプリン
ト配線基板１の上下面にソルダーレジスト膜をスクリー
ン印刷で形成し、ソルダーレジスト膜上にフォトマスク
を介して露光機でパターンを焼き付ける。そして、ソル
ダーレジスト膜の溶解部を現像液で溶解除去した後に加
熱硬化し、ソルダーレジスト膜が除去されたパターン開
口部の銅箔部表面に電解メッキでニッケル、金の順に所
定の厚みに堆積する。そしてプリント配線基板をプレス
や切断機による打ち抜きでフレーム形状や個片に分割す
る。このようにして従来の基板構造パッケージに使用さ
れるボンディングパッド、電極パッド、およびそれらを
上下面で接続するスルーホールを有したプリント配線基
板１は製造されていた。
【０００５】図６（ａ）に示すように、製造されたプリ
ント配線基板１は、絶縁基材２の上下面にそれぞれボン
ディングパッド３と、電極パッド４と、各パッド３，４
を上下面で接続するスルーホールを備えており、各パッ
ド表面は金、銀の薄膜で被覆されているものである。ま
たボンディングパッド３は上面ボンディングパッドと下
面ボンディングパッドとよりなり、電極パッド４は上面
電極パッドと下面電極パッドとよりなるものである。ま
た基板面にはパッドを露出させてソルダーレジスト膜５
が形成されている。
ント配線基板１は、絶縁基材２の上下面にそれぞれボン
ディングパッド３と、電極パッド４と、各パッド３，４
を上下面で接続するスルーホールを備えており、各パッ
ド表面は金、銀の薄膜で被覆されているものである。ま
たボンディングパッド３は上面ボンディングパッドと下
面ボンディングパッドとよりなり、電極パッド４は上面
電極パッドと下面電極パッドとよりなるものである。ま
た基板面にはパッドを露出させてソルダーレジスト膜５
が形成されている。
【０００６】次に図６（ｂ）に示すように、図６（ａ）
で製造したような、絶縁基材２に対して、上面ボンディ
ングパッド３ａ、下面ボンディングパッド３ｂ、上面電
極パッド４ａ、下面電極パッド４ｂ、ボンディングパッ
ド、電極パッドの各パッドを基板の上下面で接続するス
ルーホール６を備えたプリント配線基板１を用意する。
で製造したような、絶縁基材２に対して、上面ボンディ
ングパッド３ａ、下面ボンディングパッド３ｂ、上面電
極パッド４ａ、下面電極パッド４ｂ、ボンディングパッ
ド、電極パッドの各パッドを基板の上下面で接続するス
ルーホール６を備えたプリント配線基板１を用意する。
【０００７】次に図６（ｃ）に示すように、ダイボンド
工程として、半導体素子７を銀ペースト等の導電性接着
剤８で上面ボンディングパッド３ａ上に接着する。そし
て１５０［℃］で１時間空気中で加熱して固着する。
工程として、半導体素子７を銀ペースト等の導電性接着
剤８で上面ボンディングパッド３ａ上に接着する。そし
て１５０［℃］で１時間空気中で加熱して固着する。
【０００８】次に図６（ｄ）に示すように、ワイヤーボ
ンド工程として、基板上に搭載した半導体素子７上の電
極端子（図示せず）と上面電極パッド４ａとの間を金属
細線（ワイヤー）のような接続部材９でワイヤーボンダ
ーを用いて接続する。この接続はプリント配線基板１の
加熱温度が２００［℃］で、接続部材９と半導体素子７
上の電極端子との接続荷重は２０［ｇｆ］、接続部材９
とプリント配線基板１の上面電極パッド４ａとの接続荷
重は１００［ｇｆ］で行う。その際、超音波振動を併用
して接続を行う。
ンド工程として、基板上に搭載した半導体素子７上の電
極端子（図示せず）と上面電極パッド４ａとの間を金属
細線（ワイヤー）のような接続部材９でワイヤーボンダ
ーを用いて接続する。この接続はプリント配線基板１の
加熱温度が２００［℃］で、接続部材９と半導体素子７
上の電極端子との接続荷重は２０［ｇｆ］、接続部材９
とプリント配線基板１の上面電極パッド４ａとの接続荷
重は１００［ｇｆ］で行う。その際、超音波振動を併用
して接続を行う。
【０００９】そして図６（ｅ）に示すように、外形モー
ルド工程として、トランスファーモールドもしくは印刷
封止で封止樹脂１０を所定のパッケージ外形に成型し
て、プリント配線基板１上面に設けられた半導体素子７
と接続部材９とを一体的に封止する。
ルド工程として、トランスファーモールドもしくは印刷
封止で封止樹脂１０を所定のパッケージ外形に成型し
て、プリント配線基板１上面に設けられた半導体素子７
と接続部材９とを一体的に封止する。
【００１０】以上のようにして、従来の一般的なプリン
ト配線基板を構造部品として保有するＬＧＡ型パッケー
ジの半導体装置を実現していた。またプリント配線基板
１の底面側の下面電極パッド４ｂ（ランド部）に金属製
のボール端子を設けることにより、ＢＧＡ（ボールグリ
ッドアレイ）型の半導体パッケージを実現していた。
ト配線基板を構造部品として保有するＬＧＡ型パッケー
ジの半導体装置を実現していた。またプリント配線基板
１の底面側の下面電極パッド４ｂ（ランド部）に金属製
のボール端子を設けることにより、ＢＧＡ（ボールグリ
ッドアレイ）型の半導体パッケージを実現していた。
【００１１】
【発明が解決しようとする課題】しかしながら従来の半
導体装置としてガラスエポキシ基板で構成されるプリン
ト配線基板型ＬＧＡ型パッケージでは、上面電極パッド
と下面電極パッドの接続や、上面ボンディングパッドと
下面ボンディングパッドの接続がビアホールを介して行
われていたため、ビアホール構造、各ビアホール内のメ
ッキ厚みのバラつきにより、電気抵抗や配線部のインダ
クタンスのバラつきを誘発するという問題があった。ま
た基板材料が有機物であるため、プリント配線基板の誘
電率が大きく高周波性能を求める半導体パッケージには
適さないのみならず、ビヤホールを介して外部の水分が
プリント配線基板の内部に浸入し、ワイヤーなどの接続
部材が接続されるプリント配線基板の上面電極パッド部
の銅箔層を腐食させるという電気的、耐湿的な問題もあ
った。
導体装置としてガラスエポキシ基板で構成されるプリン
ト配線基板型ＬＧＡ型パッケージでは、上面電極パッド
と下面電極パッドの接続や、上面ボンディングパッドと
下面ボンディングパッドの接続がビアホールを介して行
われていたため、ビアホール構造、各ビアホール内のメ
ッキ厚みのバラつきにより、電気抵抗や配線部のインダ
クタンスのバラつきを誘発するという問題があった。ま
た基板材料が有機物であるため、プリント配線基板の誘
電率が大きく高周波性能を求める半導体パッケージには
適さないのみならず、ビヤホールを介して外部の水分が
プリント配線基板の内部に浸入し、ワイヤーなどの接続
部材が接続されるプリント配線基板の上面電極パッド部
の銅箔層を腐食させるという電気的、耐湿的な問題もあ
った。
【００１２】またプリント配線基板はガラスエポキシで
構成されるため、熱伝導に関しても絶縁体である。これ
はプリント配線基板に高消費電力型の半導体素子を搭載
した場合、放熱性が著しく阻害されるために半導体素子
内の集積回路が形成される主面部で温度上昇が発生し、
主面部の温度が許容温度を越えて回路誤動作を誘発する
等の熱的問題もあった。
構成されるため、熱伝導に関しても絶縁体である。これ
はプリント配線基板に高消費電力型の半導体素子を搭載
した場合、放熱性が著しく阻害されるために半導体素子
内の集積回路が形成される主面部で温度上昇が発生し、
主面部の温度が許容温度を越えて回路誤動作を誘発する
等の熱的問題もあった。
【００１３】本発明は前記従来の課題を解決するもので
あり、配線基板を用いた半導体装置において、良好な電
気的、熱的特性を有する半導体装置およびその製造方法
を提供することを目的とする。
あり、配線基板を用いた半導体装置において、良好な電
気的、熱的特性を有する半導体装置およびその製造方法
を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、その上面と下面にわた
って一体で設けられ、外周を絶縁材被覆された第１の導
電材による第１の導体部材と、その上面と下面にわたっ
て一体で設けられ、外周を絶縁材被覆された第２の導電
材による複数の第２の導体部材と、前記第１の導体部
材、第２の導体部材を固定した絶縁性材料とによる配線
基板と、前記配線基板の上面の前記第１の導体部材上に
搭載された半導体素子と、前記半導体素子の電極端子
と、前記配線基板の上面に露出した前記第２の導体部材
の第２の導電材とを電気的に接続した接続部材と、前記
配線基板の上面の半導体素子と、前記配線基板上面の各
構成部材の外囲を封止した封止樹脂とよりなる半導体装
置である。
るために本発明の半導体装置は、その上面と下面にわた
って一体で設けられ、外周を絶縁材被覆された第１の導
電材による第１の導体部材と、その上面と下面にわたっ
て一体で設けられ、外周を絶縁材被覆された第２の導電
材による複数の第２の導体部材と、前記第１の導体部
材、第２の導体部材を固定した絶縁性材料とによる配線
基板と、前記配線基板の上面の前記第１の導体部材上に
搭載された半導体素子と、前記半導体素子の電極端子
と、前記配線基板の上面に露出した前記第２の導体部材
の第２の導電材とを電気的に接続した接続部材と、前記
配線基板の上面の半導体素子と、前記配線基板上面の各
構成部材の外囲を封止した封止樹脂とよりなる半導体装
置である。
【００１５】そして具体的には、第１の導電材は第２の
導電材よりも面積的に大きい半導体装置である。
導電材よりも面積的に大きい半導体装置である。
【００１６】また、配線基板はその上面に、第１の導体
部材の第１の導電材と接続した金属被膜からなるボンデ
ィングパッドと第２の導体部材の第２の導電材と接続し
た電極パッドとが設けられ、前記ボンディングパッド上
に半導体素子が搭載され、前記電極パッドと半導体素子
の電極とが接続部材で接続され、その下面に、第２の導
電部材の第２の導電材と接続し、上面の電極パッドと対
応した端子パッドが設けられている半導体装置である。
部材の第１の導電材と接続した金属被膜からなるボンデ
ィングパッドと第２の導体部材の第２の導電材と接続し
た電極パッドとが設けられ、前記ボンディングパッド上
に半導体素子が搭載され、前記電極パッドと半導体素子
の電極とが接続部材で接続され、その下面に、第２の導
電部材の第２の導電材と接続し、上面の電極パッドと対
応した端子パッドが設けられている半導体装置である。
【００１７】本発明の半導体装置の製造方法は、第１の
導電材の外囲を絶縁材で被覆した第１の導体部材と、前
記第１の導電材よりも細い細線状の第２の導電材の外囲
を絶縁材で被覆した第２の導体部材の複数とを束ねて配
列させて導体部材群を形成する工程と、前記導体部材群
を構成している各導体部材を絶縁性樹脂で互いに接着固
定して直方体状の基板ブロックを形成する工程と、前記
基板ブロックに対して所定の厚みでスライシングし、そ
の上下面内に第１の導電材とその外周を被覆した絶縁材
との断面、および複数の第２の導電材とそれら外周を各
々被覆した絶縁材との断面が配列された基板要素を形成
する工程と、前記基板要素の上面と下面とに金属被膜を
形成して配線基板を形成する工程と、前記配線基板の上
面に半導体素子を搭載する工程と、前記配線基板上の半
導体素子の電極と前記配線基板の上面の第２の導電材と
を接続部材で電気的に接続する工程と、前記配線基板の
上面の半導体素子、接続部材の外囲を封止樹脂で封止す
る工程とよりなる半導体装置の製造方法である。
導電材の外囲を絶縁材で被覆した第１の導体部材と、前
記第１の導電材よりも細い細線状の第２の導電材の外囲
を絶縁材で被覆した第２の導体部材の複数とを束ねて配
列させて導体部材群を形成する工程と、前記導体部材群
を構成している各導体部材を絶縁性樹脂で互いに接着固
定して直方体状の基板ブロックを形成する工程と、前記
基板ブロックに対して所定の厚みでスライシングし、そ
の上下面内に第１の導電材とその外周を被覆した絶縁材
との断面、および複数の第２の導電材とそれら外周を各
々被覆した絶縁材との断面が配列された基板要素を形成
する工程と、前記基板要素の上面と下面とに金属被膜を
形成して配線基板を形成する工程と、前記配線基板の上
面に半導体素子を搭載する工程と、前記配線基板上の半
導体素子の電極と前記配線基板の上面の第２の導電材と
を接続部材で電気的に接続する工程と、前記配線基板の
上面の半導体素子、接続部材の外囲を封止樹脂で封止す
る工程とよりなる半導体装置の製造方法である。
【００１８】前記構成の通り、本発明の半導体装置は、
その上面と下面とにわたって一体で設けられ、外周を絶
縁被覆された導電材による複数の導体部材と、それら導
体部材を固定した絶縁性材料とによる異方導電性配線基
板を用い、配線基板の上面に露出した導体部材の導電材
面に電極パッドと１個以上のボンディングパッドとを備
えているので、電気的、耐湿的、熱的課題が解決できる
ものである。特にボンディングパッド部は、一体の熱良
導体金属片（第１の導電材）で構成されているため、２
次実装基板への放熱性が飛躍的に改善されるものであ
る。
その上面と下面とにわたって一体で設けられ、外周を絶
縁被覆された導電材による複数の導体部材と、それら導
体部材を固定した絶縁性材料とによる異方導電性配線基
板を用い、配線基板の上面に露出した導体部材の導電材
面に電極パッドと１個以上のボンディングパッドとを備
えているので、電気的、耐湿的、熱的課題が解決できる
ものである。特にボンディングパッド部は、一体の熱良
導体金属片（第１の導電材）で構成されているため、２
次実装基板への放熱性が飛躍的に改善されるものであ
る。
【００１９】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００２０】まずはじめに本実施形態の半導体装置を構
成する配線基板の形態について説明する。本実施形態の
配線基板は概して、その上面と下面とにわたって一体で
設けられ、外周を絶縁材で被覆された導電材による複数
の導体部材と、それら複数の導体部材を結束固定した絶
縁性樹脂とによる異方導電性の配線基板である。
成する配線基板の形態について説明する。本実施形態の
配線基板は概して、その上面と下面とにわたって一体で
設けられ、外周を絶縁材で被覆された導電材による複数
の導体部材と、それら複数の導体部材を結束固定した絶
縁性樹脂とによる異方導電性の配線基板である。
【００２１】図１は本実施形態の異方導電性の配線基板
の製造方法を示す図である。
の製造方法を示す図である。
【００２２】まず図１（ａ）の部分的な斜視図に示すよ
うに、配線基板を構成する一構成要件である第１の導電
材１１ａと第２の導電材１１ｂとを用意する。第１，第
２の導電材１１ａ，１１ｂの材料としては、銅（Ｃ
ｕ）、銅合金、アルミニウム（Ａｌ）、アルミニウム合
金、ニッケル（Ｎｉ）、ニッケル合金、または金（Ａ
ｕ）などから選択された導電性金属である。またここで
は図示するように、例えば第２の導電材１１ｂはその断
面形状が円形（ｉ）または多角形（六角形（ii）、四角
形（iii）、三角形（iv）等）をなし、熱的、電気的に
良導体の材料で構成された素線（金属細線）であり、第
１の導電材１１ａも同様である。また第１の導電材１１
ａの線径は１〜１０［ｍｍ］、第２の導電材１１ｂの線
径は１０〜５００［μｍ］とし、第１の導電材１１ａは
第２の導電材１１ｂよりも断面積の大きいものである。
うに、配線基板を構成する一構成要件である第１の導電
材１１ａと第２の導電材１１ｂとを用意する。第１，第
２の導電材１１ａ，１１ｂの材料としては、銅（Ｃ
ｕ）、銅合金、アルミニウム（Ａｌ）、アルミニウム合
金、ニッケル（Ｎｉ）、ニッケル合金、または金（Ａ
ｕ）などから選択された導電性金属である。またここで
は図示するように、例えば第２の導電材１１ｂはその断
面形状が円形（ｉ）または多角形（六角形（ii）、四角
形（iii）、三角形（iv）等）をなし、熱的、電気的に
良導体の材料で構成された素線（金属細線）であり、第
１の導電材１１ａも同様である。また第１の導電材１１
ａの線径は１〜１０［ｍｍ］、第２の導電材１１ｂの線
径は１０〜５００［μｍ］とし、第１の導電材１１ａは
第２の導電材１１ｂよりも断面積の大きいものである。
【００２３】次に図１（ｂ）の部分的な斜視図に示すよ
うに、第１，第２の導電材１１ａ，１１ｂに対してその
外周にポリイミド樹脂、ポリベンゾオキサゾール樹脂、
エポキシ樹脂、エナメル等の絶縁材料で絶縁被覆材１２
（絶縁材）が形成された第１，第２の導体部材１３ａ，
１３ｂを形成する。ここで形成する絶縁被覆材１２の厚
さは、加熱硬化後１〜１００［μｍ］になるように形成
し、硬化は各材料が硬化するに要する温度で行うものと
する。なお図１（ｂ）においても図１（ａ）と同様に、
形状の例として、例えば第２の導電材１１ｂはその断面
形状が円形（ｉ）または多角形（六角形（ii）、四角形
（iii）、三角形（iv））を示している。
うに、第１，第２の導電材１１ａ，１１ｂに対してその
外周にポリイミド樹脂、ポリベンゾオキサゾール樹脂、
エポキシ樹脂、エナメル等の絶縁材料で絶縁被覆材１２
（絶縁材）が形成された第１，第２の導体部材１３ａ，
１３ｂを形成する。ここで形成する絶縁被覆材１２の厚
さは、加熱硬化後１〜１００［μｍ］になるように形成
し、硬化は各材料が硬化するに要する温度で行うものと
する。なお図１（ｂ）においても図１（ａ）と同様に、
形状の例として、例えば第２の導電材１１ｂはその断面
形状が円形（ｉ）または多角形（六角形（ii）、四角形
（iii）、三角形（iv））を示している。
【００２４】次に図１（ｃ）の部分的な斜視図に示すよ
うに、複数の第１，第２の導体部材１３ａ，１３ｂの断
面が細密充填となるように結束して導体部材群１４を形
成する。ここでは複数の第１，第２の導体部材１３ａ，
１３ｂをその断面が格子状または千鳥状の複数配列で束
ねて配列させる。図１（ｃ）では結束力を強固にするた
めに千鳥配置した状態を示している。
うに、複数の第１，第２の導体部材１３ａ，１３ｂの断
面が細密充填となるように結束して導体部材群１４を形
成する。ここでは複数の第１，第２の導体部材１３ａ，
１３ｂをその断面が格子状または千鳥状の複数配列で束
ねて配列させる。図１（ｃ）では結束力を強固にするた
めに千鳥配置した状態を示している。
【００２５】次に図１（ｄ）の部分的な斜視図に示すよ
うに、結束固定した導体部材群１４の間隙をポリイミド
樹脂、ポリベンゾオキサゾール樹脂、エポキシ樹脂、エ
ナメル等の絶縁性樹脂による絶縁性接着剤１５で接着し
て加熱硬化し、基板ブロック１６を形成する。ここで絶
縁性接着剤１５の硬化は各材料が硬化するに要する温度
で行うものとする。
うに、結束固定した導体部材群１４の間隙をポリイミド
樹脂、ポリベンゾオキサゾール樹脂、エポキシ樹脂、エ
ナメル等の絶縁性樹脂による絶縁性接着剤１５で接着し
て加熱硬化し、基板ブロック１６を形成する。ここで絶
縁性接着剤１５の硬化は各材料が硬化するに要する温度
で行うものとする。
【００２６】次に図１（ｅ）の平面図に示すように、前
工程で形成した基板ブロックの例えばＢ−Ｂ１ラインに
対して、その長手方向に対して３０°〜１５０°の任意
の角度で０．０５［ｍｍ］〜２．００［ｍｍ］の厚さに
スライシング加工して、異方導電性元基板１７（基板要
素）を形成する。ここでスライシング加工には、スライ
シングソーやワイヤーソーを用いて所定厚さに切断す
る。またスライシング後の基板上下面（表裏面）の粗面
は研削、研磨により滑らかな表面に仕上げる。この時、
粗面はポリッシングなどの研磨仕上げであっても何ら問
題はない。
工程で形成した基板ブロックの例えばＢ−Ｂ１ラインに
対して、その長手方向に対して３０°〜１５０°の任意
の角度で０．０５［ｍｍ］〜２．００［ｍｍ］の厚さに
スライシング加工して、異方導電性元基板１７（基板要
素）を形成する。ここでスライシング加工には、スライ
シングソーやワイヤーソーを用いて所定厚さに切断す
る。またスライシング後の基板上下面（表裏面）の粗面
は研削、研磨により滑らかな表面に仕上げる。この時、
粗面はポリッシングなどの研磨仕上げであっても何ら問
題はない。
【００２７】次に図１（ｆ）の平面図に示すように、そ
の上下面が滑らかに仕上げられた異方導電性元基板１７
の上面（表面）側に複数の上面ボンディングパッド１８
ａとそれを取り囲む複数の上面電極パッド１９ａを形成
する。ここでは基板面上に露出している第１の導電材上
に上面ボンディングパッド１８ａ、複数の第２の導電材
にまたがるように電極パッド１９ａを形成するものであ
る。また複数のボンディングパッド、電極パッドなどの
パターン群の配置は、異方導電性元基板１７の全面に所
定の間隔で繰り返して行い、所望の面積で区切った個々
の基板単位ごとに上面ボンディングパッド１８ａ、上面
電極パッド１９ａを形成する。また図面には表さない
が、同様に異方導電性元基板１７の下面（裏面）側にも
上面に配置した各パッドと対応する箇所に複数の下面ボ
ンディングパッドとそれを取り囲む複数の下面電極パッ
ドをそれぞれ形成する。
の上下面が滑らかに仕上げられた異方導電性元基板１７
の上面（表面）側に複数の上面ボンディングパッド１８
ａとそれを取り囲む複数の上面電極パッド１９ａを形成
する。ここでは基板面上に露出している第１の導電材上
に上面ボンディングパッド１８ａ、複数の第２の導電材
にまたがるように電極パッド１９ａを形成するものであ
る。また複数のボンディングパッド、電極パッドなどの
パターン群の配置は、異方導電性元基板１７の全面に所
定の間隔で繰り返して行い、所望の面積で区切った個々
の基板単位ごとに上面ボンディングパッド１８ａ、上面
電極パッド１９ａを形成する。また図面には表さない
が、同様に異方導電性元基板１７の下面（裏面）側にも
上面に配置した各パッドと対応する箇所に複数の下面ボ
ンディングパッドとそれを取り囲む複数の下面電極パッ
ドをそれぞれ形成する。
【００２８】また複数のボンディングパッド、電極パッ
ドなどのパターンの形成は、異方導電性元基板１７の上
下面にＣｕ／Ｎｉ／Ａｕの積層被膜をそれぞれ１４［μ
ｍ］／４［μｍ］／０．５［μｍ］の厚さに形成し、こ
の積層被膜に所定のパターンが施されたフォトマスクを
用いて、フォトリソグラフ技術により上面ボンディング
パッド１８ａとそれを取り囲む複数の上面電極パッド１
９ａおよび下面ボンディングパッドとそれを取り囲む複
数の下面電極パッドが配置されるように行う。また、こ
の際の積層金属被膜は熱的、電気的に良導体であれば前
述の材料以外でもなんら問題は無く、膜厚も前記厚みに
こだわるものではない。フォトリソグラフ技術はフォト
マスクでフォトレジストに所定のパターンを形成してパ
ターン開口部を乾式もしくは湿式でエッチングを行い、
各ボンディングパッドと電極パッドの形成を行うもので
ある。このようにして配線基板の上下面が最短でつなが
る電気特性に優れた異方導電性配線基板群が実現でき
る。
ドなどのパターンの形成は、異方導電性元基板１７の上
下面にＣｕ／Ｎｉ／Ａｕの積層被膜をそれぞれ１４［μ
ｍ］／４［μｍ］／０．５［μｍ］の厚さに形成し、こ
の積層被膜に所定のパターンが施されたフォトマスクを
用いて、フォトリソグラフ技術により上面ボンディング
パッド１８ａとそれを取り囲む複数の上面電極パッド１
９ａおよび下面ボンディングパッドとそれを取り囲む複
数の下面電極パッドが配置されるように行う。また、こ
の際の積層金属被膜は熱的、電気的に良導体であれば前
述の材料以外でもなんら問題は無く、膜厚も前記厚みに
こだわるものではない。フォトリソグラフ技術はフォト
マスクでフォトレジストに所定のパターンを形成してパ
ターン開口部を乾式もしくは湿式でエッチングを行い、
各ボンディングパッドと電極パッドの形成を行うもので
ある。このようにして配線基板の上下面が最短でつなが
る電気特性に優れた異方導電性配線基板群が実現でき
る。
【００２９】最後に図１（ｇ）の平面図に示すように、
形成した異方導電性配線基板群の所定の区切り箇所をダ
イシングソーやワイヤーソー等で切断して、個片化され
た１枚の異方導電性配線基板２０を形成する。
形成した異方導電性配線基板群の所定の区切り箇所をダ
イシングソーやワイヤーソー等で切断して、個片化され
た１枚の異方導電性配線基板２０を形成する。
【００３０】形成した異方導電性配線基板２０は、その
上面と下面とにわたって一体で設けられ、外周を絶縁被
膜で被覆された導電材による複数の導体部材と、それら
複数の導体部材を結束固定した絶縁性接着剤とにより構
成され、基板の上面に上面ボンディングパッド１８ａ
と、複数の上面電極パッド１９ａ、基板の下面に下面ボ
ンディングパッドと、外部端子を構成する複数の下面電
極パッド（端子パッド）とが形成された基板であって、
基板の上下面が最短でつながり、電気特性に優れた各異
方導電性の配線基板を実現できるものである。
上面と下面とにわたって一体で設けられ、外周を絶縁被
膜で被覆された導電材による複数の導体部材と、それら
複数の導体部材を結束固定した絶縁性接着剤とにより構
成され、基板の上面に上面ボンディングパッド１８ａ
と、複数の上面電極パッド１９ａ、基板の下面に下面ボ
ンディングパッドと、外部端子を構成する複数の下面電
極パッド（端子パッド）とが形成された基板であって、
基板の上下面が最短でつながり、電気特性に優れた各異
方導電性の配線基板を実現できるものである。
【００３１】また基板の側面は導体部材と絶縁性接着剤
（絶縁性材料）とが交互に露出しているものである。ま
た配線基板自体は円形、矩形、六角形、八角形のいずれ
かの形状を有しているものである。
（絶縁性材料）とが交互に露出しているものである。ま
た配線基板自体は円形、矩形、六角形、八角形のいずれ
かの形状を有しているものである。
【００３２】次に本実施形態の半導体装置およびその製
造方法について図面を参照しながら説明する。
造方法について図面を参照しながら説明する。
【００３３】図２（ａ）〜図２（ｇ）は本実施形態の半
導体装置およびその製造方法を示す図であり、図２
（ａ）は平面図、図２（ｂ）は底面図、図２（ｃ）〜図
２（ｇ）は主要な断面図である。
導体装置およびその製造方法を示す図であり、図２
（ａ）は平面図、図２（ｂ）は底面図、図２（ｃ）〜図
２（ｇ）は主要な断面図である。
【００３４】まず図２（ａ），図２（ｂ），図２（ｃ）
に示すように、前述の配線基板の形態で説明したような
異方導電性配線基板を用意する。ここではその上面と下
面とにわたって一体で設けられ、外周に絶縁被覆材が形
成された第１の導電材１１ａ，第２の導電材による複数
の導体部材と、複数の導体部材を結束固定した絶縁性接
着剤とにより形成された導体部材群よりなる配線基板で
あって、基板の上面および下面に、導体部材群の第１の
導体部材と接続した金属被膜による上面ボンディングパ
ッド１８ａ、下面ボンディングパッド１８ｂと、導体部
材群の第２の導体部材と接続した上面電極パッド１９
ａ、下面電極パッド１９ｂとがそれぞれ設けられた異方
導電性配線基板２０を用意する。なお、用意した異方導
電性配線基板２０において、製造過程の実際には、図示
したような構成の異方導電性配線基板２０が基板面内に
マトリックス状に複数配置された１枚の基板状態で扱う
ものである。
に示すように、前述の配線基板の形態で説明したような
異方導電性配線基板を用意する。ここではその上面と下
面とにわたって一体で設けられ、外周に絶縁被覆材が形
成された第１の導電材１１ａ，第２の導電材による複数
の導体部材と、複数の導体部材を結束固定した絶縁性接
着剤とにより形成された導体部材群よりなる配線基板で
あって、基板の上面および下面に、導体部材群の第１の
導体部材と接続した金属被膜による上面ボンディングパ
ッド１８ａ、下面ボンディングパッド１８ｂと、導体部
材群の第２の導体部材と接続した上面電極パッド１９
ａ、下面電極パッド１９ｂとがそれぞれ設けられた異方
導電性配線基板２０を用意する。なお、用意した異方導
電性配線基板２０において、製造過程の実際には、図示
したような構成の異方導電性配線基板２０が基板面内に
マトリックス状に複数配置された１枚の基板状態で扱う
ものである。
【００３５】次に図２（ｄ）に示すように、ダイボンデ
ィング工程として、異方導電性配線基板２０の上面の上
面ボンディングパッド１８ａの表面にエポキシ樹脂とＡ
ｇフレークとを混合したＡｇペースト等の導電性接着剤
２１を適正量滴下塗布し、上面ボンディングパッド１８
ａの導電性接着剤２１上に回路主面を上にした半導体素
子２２を搭載する。そして窒素雰囲気にした１００〜２
５０［℃］の硬化炉中で１〜２時間加熱して、半導体素
子２２を導電性接着剤２１で上面ボンディングパッド１
８ａ上に接着固定する。その際、導電性接着剤２１に半
田を使用したり、導電性接着剤２１の硬化温度が低温で
あれば空気雰囲気中で行っても何ら問題はない。
ィング工程として、異方導電性配線基板２０の上面の上
面ボンディングパッド１８ａの表面にエポキシ樹脂とＡ
ｇフレークとを混合したＡｇペースト等の導電性接着剤
２１を適正量滴下塗布し、上面ボンディングパッド１８
ａの導電性接着剤２１上に回路主面を上にした半導体素
子２２を搭載する。そして窒素雰囲気にした１００〜２
５０［℃］の硬化炉中で１〜２時間加熱して、半導体素
子２２を導電性接着剤２１で上面ボンディングパッド１
８ａ上に接着固定する。その際、導電性接着剤２１に半
田を使用したり、導電性接着剤２１の硬化温度が低温で
あれば空気雰囲気中で行っても何ら問題はない。
【００３６】次に図２（ｅ）に示すように、ワイヤーボ
ンディング工程として、基板上に搭載した半導体素子２
２の主面上に配置されている複数の電極端子と異方導電
性配線基板２０の上面の上面ボンディングパッドの周辺
に配置された複数の上面電極パッド１９ａとの間を直径
が１５〜３５［μｍ］のＡｕ、Ｃｕ、Ａｌ等の細線から
なる接続部材２３でワイヤーボンダーを用いて接続す
る。ここでワイヤーボンドは超音波振動を加えながら１
５０〜２５０［℃］の温度のもとで接続に必要な加重を
必要な時間、雰囲気が窒素雰囲気に保たれた中で実施す
るが、２００［℃］以下の温度であれば空気中でも問題
はない。
ンディング工程として、基板上に搭載した半導体素子２
２の主面上に配置されている複数の電極端子と異方導電
性配線基板２０の上面の上面ボンディングパッドの周辺
に配置された複数の上面電極パッド１９ａとの間を直径
が１５〜３５［μｍ］のＡｕ、Ｃｕ、Ａｌ等の細線から
なる接続部材２３でワイヤーボンダーを用いて接続す
る。ここでワイヤーボンドは超音波振動を加えながら１
５０〜２５０［℃］の温度のもとで接続に必要な加重を
必要な時間、雰囲気が窒素雰囲気に保たれた中で実施す
るが、２００［℃］以下の温度であれば空気中でも問題
はない。
【００３７】次に図２（ｆ）に示すように、樹脂封止工
程として、ワイヤーボンド後の異方導電性配線基板２０
を樹脂封止金型にセットして、樹脂封止金型のゲート口
より溶融エポキシ樹脂を金型キャビティー内に注入する
トランスファー樹脂封止を行い、基板上面に封止樹脂２
４を形成する。ここで成型用の樹脂封止金型の表面温度
は１７０〜１９０［℃］とし、金型キャビティーは異方
導電性配線基板２０の上面全面を覆うものであっても何
ら問題はない。このようにして本実施形態の異方導電性
配線基板２０を有する半導体装置２５が完成する。
程として、ワイヤーボンド後の異方導電性配線基板２０
を樹脂封止金型にセットして、樹脂封止金型のゲート口
より溶融エポキシ樹脂を金型キャビティー内に注入する
トランスファー樹脂封止を行い、基板上面に封止樹脂２
４を形成する。ここで成型用の樹脂封止金型の表面温度
は１７０〜１９０［℃］とし、金型キャビティーは異方
導電性配線基板２０の上面全面を覆うものであっても何
ら問題はない。このようにして本実施形態の異方導電性
配線基板２０を有する半導体装置２５が完成する。
【００３８】また図２（ｇ）に示すように、マザーボー
ドなどの実装配線基板への２次実装工程としては、半導
体装置２５は実装配線基板２６上の配線端子２７上に半
田印刷技術等で半田ペースト２８が印刷された部分に、
半導体装置の基板が備える下面ボンディングパッド１８
ｂや下面電極パッド１９ｂが一致するように配置し、リ
フロー炉中で半田ペースト２８を溶融して実装配線基板
２６の所定の場所に半導体装置２５を固定するものであ
る。
ドなどの実装配線基板への２次実装工程としては、半導
体装置２５は実装配線基板２６上の配線端子２７上に半
田印刷技術等で半田ペースト２８が印刷された部分に、
半導体装置の基板が備える下面ボンディングパッド１８
ｂや下面電極パッド１９ｂが一致するように配置し、リ
フロー炉中で半田ペースト２８を溶融して実装配線基板
２６の所定の場所に半導体装置２５を固定するものであ
る。
【００３９】以上のように、その上面と下面とにわたっ
て一体で設けられ、外周を絶縁被膜で被覆された第１，
第２の導電材による複数の第１，第２の導体部材と、そ
れら複数の導体部材を結束固定した絶縁性接着剤とによ
り構成され、基板の上下面に上面ボンディングパッド１
８ａ、下面ボンディングパッド１８ｂと、複数の上面電
極パッド１９ａ、下面電極パッド１９ｂが形成された異
方導電性配線基板２０と、その異方導電性配線基板２０
の上面に搭載された半導体素子２２と、半導体素子２２
の電極端子と異方導電性配線基板２０の上面に露出した
上面電極パッド１９ａとを電気的に接続した接続部材２
３と、異方導電性配線基板２０の上面の半導体素子２
２、接続部材２３の外囲を封止した封止樹脂２４とより
なる半導体装置を実現できるものである。とりわけ基板
構成材料のボンディングパッド部が一体の熱良導体金属
片（第１の導電材１１ａ）で構成されているため、２次
実装基板への放熱性が飛躍的に改善されるものである。
て一体で設けられ、外周を絶縁被膜で被覆された第１，
第２の導電材による複数の第１，第２の導体部材と、そ
れら複数の導体部材を結束固定した絶縁性接着剤とによ
り構成され、基板の上下面に上面ボンディングパッド１
８ａ、下面ボンディングパッド１８ｂと、複数の上面電
極パッド１９ａ、下面電極パッド１９ｂが形成された異
方導電性配線基板２０と、その異方導電性配線基板２０
の上面に搭載された半導体素子２２と、半導体素子２２
の電極端子と異方導電性配線基板２０の上面に露出した
上面電極パッド１９ａとを電気的に接続した接続部材２
３と、異方導電性配線基板２０の上面の半導体素子２
２、接続部材２３の外囲を封止した封止樹脂２４とより
なる半導体装置を実現できるものである。とりわけ基板
構成材料のボンディングパッド部が一体の熱良導体金属
片（第１の導電材１１ａ）で構成されているため、２次
実装基板への放熱性が飛躍的に改善されるものである。
【００４０】次に半導体装置の他の実施形態について説
明する。
明する。
【００４１】まず図３は第２の実施形態の半導体装置を
示す図であり、その上面と下面とにわたって一体で設け
られ、外周を絶縁被膜で被覆された導電材による複数の
導体部材と、それら複数の導体部材を結束固定した絶縁
性接着剤とにより構成され、基板の上下面に上面ボンデ
ィングパッド１８ａ、下面ボンディングパッド１８ｂ
と、複数の上面電極パッド１９ａ、下面電極パッド１９
ｂとが複数列（２列）で配列されて形成された異方導電
性配線基板２０と、その異方導電性配線基板２０の上面
に導電性接着剤により搭載された半導体素子２２と、半
導体素子２２の電極端子と異方導電性配線基板２０の上
面に露出した上面電極パッド１９ａとを電気的に接続し
た金属細線による接続部材２３と、異方導電性配線基板
２０の上面の半導体素子２２、接続部材２３の外囲を封
止した封止樹脂２４とよりなる半導体装置である。
示す図であり、その上面と下面とにわたって一体で設け
られ、外周を絶縁被膜で被覆された導電材による複数の
導体部材と、それら複数の導体部材を結束固定した絶縁
性接着剤とにより構成され、基板の上下面に上面ボンデ
ィングパッド１８ａ、下面ボンディングパッド１８ｂ
と、複数の上面電極パッド１９ａ、下面電極パッド１９
ｂとが複数列（２列）で配列されて形成された異方導電
性配線基板２０と、その異方導電性配線基板２０の上面
に導電性接着剤により搭載された半導体素子２２と、半
導体素子２２の電極端子と異方導電性配線基板２０の上
面に露出した上面電極パッド１９ａとを電気的に接続し
た金属細線による接続部材２３と、異方導電性配線基板
２０の上面の半導体素子２２、接続部材２３の外囲を封
止した封止樹脂２４とよりなる半導体装置である。
【００４２】図３に示した半導体装置は、図４（ａ），
（ｂ），（ｃ）に示すように異方導電性配線基板２０と
して、図２で示した１列構造ではなく、多数列（２列）
の上面電極パッド１９ａと下面電極パッド１９ｂを設け
た異方導電性配線基板２０を用いて半導体装置を構成し
たものであり、その製造としては端子数が増加したのを
除いて、前述と同様な工程を用いることで実現できる。
（ｂ），（ｃ）に示すように異方導電性配線基板２０と
して、図２で示した１列構造ではなく、多数列（２列）
の上面電極パッド１９ａと下面電極パッド１９ｂを設け
た異方導電性配線基板２０を用いて半導体装置を構成し
たものであり、その製造としては端子数が増加したのを
除いて、前述と同様な工程を用いることで実現できる。
【００４３】また、異方導電性配線基板２０の下面ボン
ディングパッド１８ｂや下面電極パッド１９ｂに対し
て、金属製の半田ボールなどのボール電極を付設するこ
とにより、ＢＧＡタイプの半導体装置を実現できる。
ディングパッド１８ｂや下面電極パッド１９ｂに対し
て、金属製の半田ボールなどのボール電極を付設するこ
とにより、ＢＧＡタイプの半導体装置を実現できる。
【００４４】次に図５は第３の実施形態の半導体装置を
示す断面図であり、その上面と下面とにわたって一体で
設けられ、外周を絶縁被膜で被覆された導電材による複
数の導体部材と、それら複数の導体部材を結束固定した
絶縁性接着剤とにより構成され、基板の上下面に下面ボ
ンディングパッド１８ｂと、複数の上面電極パッド１９
ａ、下面電極パッド１９ｂとが形成された異方導電性配
線基板２０と、その異方導電性配線基板２０の上面に導
電性接着剤によりフリップチップ実装で搭載された半導
体素子２２と、半導体素子２２の電極端子と上面電極パ
ッド１９ａとを電気的に接続した接続部材である突起電
極２９と、異方導電性配線基板２０の上面と半導体素子
２２との間隙を封止した封止樹脂２４（アンダーフィル
材）とよりなる半導体装置である。図５に示した半導体
装置は、基板上に搭載する半導体素子を回路形成された
主面側を基板に対向させて実装するフリップチップ実装
を適用した構造であり、接続部材として金属細線を用い
ず、突起電極で基板接続するため、基板サイズと半導体
素子のサイズとを同等にしてＣＳＰ（チップサイズパッ
ケージ）型の半導体装置を実現できるものである。また
このタイプの半導体装置の製造では、用いる異方導電性
配線基板の上面には、半導体素子を搭載するための上面
ボンディングパッドを設けなくてもよい。
示す断面図であり、その上面と下面とにわたって一体で
設けられ、外周を絶縁被膜で被覆された導電材による複
数の導体部材と、それら複数の導体部材を結束固定した
絶縁性接着剤とにより構成され、基板の上下面に下面ボ
ンディングパッド１８ｂと、複数の上面電極パッド１９
ａ、下面電極パッド１９ｂとが形成された異方導電性配
線基板２０と、その異方導電性配線基板２０の上面に導
電性接着剤によりフリップチップ実装で搭載された半導
体素子２２と、半導体素子２２の電極端子と上面電極パ
ッド１９ａとを電気的に接続した接続部材である突起電
極２９と、異方導電性配線基板２０の上面と半導体素子
２２との間隙を封止した封止樹脂２４（アンダーフィル
材）とよりなる半導体装置である。図５に示した半導体
装置は、基板上に搭載する半導体素子を回路形成された
主面側を基板に対向させて実装するフリップチップ実装
を適用した構造であり、接続部材として金属細線を用い
ず、突起電極で基板接続するため、基板サイズと半導体
素子のサイズとを同等にしてＣＳＰ（チップサイズパッ
ケージ）型の半導体装置を実現できるものである。また
このタイプの半導体装置の製造では、用いる異方導電性
配線基板の上面には、半導体素子を搭載するための上面
ボンディングパッドを設けなくてもよい。
【００４５】その他の実施形態として、異方導電性配線
基板の電極パッドをエリアアレー配置した構造とし、搭
載する半導体素子として、半導体素子の主面上にアレー
状に電極端子が形成されたエリアアレーパッドタイプの
半導体素子を用いることにより、基板底面でフルグリッ
ドタイプのＣＳＰ型の半導体装置を実現できるものであ
る。
基板の電極パッドをエリアアレー配置した構造とし、搭
載する半導体素子として、半導体素子の主面上にアレー
状に電極端子が形成されたエリアアレーパッドタイプの
半導体素子を用いることにより、基板底面でフルグリッ
ドタイプのＣＳＰ型の半導体装置を実現できるものであ
る。
【００４６】以上、各実施形態で説明した半導体装置
は、その構成部材の１つとして、細線状の導電材が絶縁
被覆されて構成された導体部材の複数本を束にして絶縁
性接着剤でブロック形成したものをスライスすることに
より得た異方導電性配線基板を有しているので、基板上
下面間の電気抵抗およびインダクタンスが著しく小さく
なり、また基板自体は従来のようにビアホールを保有し
ないために基板上面への水の浸入は極めて低くなり信頼
性が高い半導体装置を実現できるものである。さらに基
板構成材料が熱良導体からなるために、２次実装基板へ
の放熱性が飛躍的に改善され、電気的、耐湿性的、熱的
に優れた半導体装置を提供できるものである。とりわけ
本発明の半導体装置では、基板構成材料のボンディング
パッド部が熱良導体金属片（第１の導電材）で一体構成
されているため、２次実装基板への放熱性が飛躍的に改
善されるものである。
は、その構成部材の１つとして、細線状の導電材が絶縁
被覆されて構成された導体部材の複数本を束にして絶縁
性接着剤でブロック形成したものをスライスすることに
より得た異方導電性配線基板を有しているので、基板上
下面間の電気抵抗およびインダクタンスが著しく小さく
なり、また基板自体は従来のようにビアホールを保有し
ないために基板上面への水の浸入は極めて低くなり信頼
性が高い半導体装置を実現できるものである。さらに基
板構成材料が熱良導体からなるために、２次実装基板へ
の放熱性が飛躍的に改善され、電気的、耐湿性的、熱的
に優れた半導体装置を提供できるものである。とりわけ
本発明の半導体装置では、基板構成材料のボンディング
パッド部が熱良導体金属片（第１の導電材）で一体構成
されているため、２次実装基板への放熱性が飛躍的に改
善されるものである。
【００４７】
【発明の効果】以上、本発明の半導体装置は、その構成
部材の１つとして、細線状の導電材が絶縁被覆されて構
成された導体部材の複数本を束にして絶縁性接着剤でブ
ロック形成したものをスライスすることにより得た異方
導電性配線基板を有しているので、基板上下面間の電気
抵抗およびインダクタンスが著しく小さくなり、電気的
に優れた半導体装置である。また基板自体は従来のよう
にビアホールを保有しないために基板上面への水の浸入
は極めて低くなり信頼性が高い半導体装置を実現できる
ものである。さらに基板構成材料が熱良導体からなるた
めに、２次実装基板への放熱性が飛躍的に改善され、電
気的、耐湿性的、熱的に優れた半導体装置を提供できる
ものである。
部材の１つとして、細線状の導電材が絶縁被覆されて構
成された導体部材の複数本を束にして絶縁性接着剤でブ
ロック形成したものをスライスすることにより得た異方
導電性配線基板を有しているので、基板上下面間の電気
抵抗およびインダクタンスが著しく小さくなり、電気的
に優れた半導体装置である。また基板自体は従来のよう
にビアホールを保有しないために基板上面への水の浸入
は極めて低くなり信頼性が高い半導体装置を実現できる
ものである。さらに基板構成材料が熱良導体からなるた
めに、２次実装基板への放熱性が飛躍的に改善され、電
気的、耐湿性的、熱的に優れた半導体装置を提供できる
ものである。
【００４８】また本発明の半導体装置の製造方法は、細
線状の導電材が絶縁被覆されて構成された導体部材の複
数本を束にして絶縁性接着剤でブロック形成したものを
スライスすることにより異方導電性配線基板を形成し、
その基板を用いて半導体装置を製造するものであるた
め、電気的、耐湿的、熱的に優れた半導体装置を製造で
きるものである。
線状の導電材が絶縁被覆されて構成された導体部材の複
数本を束にして絶縁性接着剤でブロック形成したものを
スライスすることにより異方導電性配線基板を形成し、
その基板を用いて半導体装置を製造するものであるた
め、電気的、耐湿的、熱的に優れた半導体装置を製造で
きるものである。
【図１】本発明の一実施形態の半導体装置に用いる異方
導電性配線基板の製造方法を示す図
導電性配線基板の製造方法を示す図
【図２】本発明の一実施形態の半導体装置およびその製
造方法を示す図
造方法を示す図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置の配線基板を
示す図
示す図
【図５】本発明の一実施形態の半導体装置を示す断面図
【図６】従来の半導体装置の製造方法を示す図
１ プリント配線基板 ２ 絶縁基材 ３ ボンディングパッド ３ａ 上面ボンディングパッド ３ｂ 下面ボンディングパッド ４ 電極パッド ４ａ 上面電極パッド ４ｂ 下面電極パッド ５ ソルダーレジスト膜 ６ スルーホール ７ 半導体素子 ８ 導電性接着剤 ９ 接続部材 １０ 封止樹脂 １１ 導電材 １２ 絶縁被覆材 １３ 導体部材 １４ 導体部材群 １５ 絶縁性接着剤 １６ 基板ブロック １７ 異方導電性元基板 １８ａ 上面ボンディングパッド １８ｂ 下面ボンディングパッド １９ａ 上面電極パッド １９ｂ 下面電極パッド ２０ 異方導電性配線基板 ２１ 導電性接着剤 ２２ 半導体素子 ２３ 接続部材 ２４ 封止樹脂 ２５ 半導体装置 ２６ 実装配線基板 ２７ 配線端子 ２８ 半田ペースト ２９ 突起電極
Claims (4)
- 【請求項１】 その上面と下面にわたって一体で設けら
れ、外周を絶縁材被覆された第１の導電材による第１の
導体部材と、その上面と下面にわたって一体で設けら
れ、外周を絶縁材被覆された第２の導電材による複数の
第２の導体部材と、前記第１の導体部材、第２の導体部
材を固定した絶縁性材料とによる配線基板と、 前記配線基板の上面の前記第１の導体部材上に搭載され
た半導体素子と、 前記半導体素子の電極端子と、前記配線基板の上面に露
出した前記第２の導体部材の第２の導電材とを電気的に
接続した接続部材と、 前記配線基板の上面の半導体素子と、前記配線基板上面
の各構成部材の外囲を封止した封止樹脂とよりなること
を特徴とする半導体装置。 - 【請求項２】 第１の導電材は第２の導電材よりも面積
的に大きいことを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 配線基板はその上面に、第１の導体部材
の第１の導電材と接続した金属被膜からなるボンディン
グパッドと第２の導体部材の第２の導電材と接続した電
極パッドとが設けられ、前記ボンディングパッド上に半
導体素子が搭載され、前記電極パッドと半導体素子の電
極とが接続部材で接続され、その下面に、第２の導電部
材の第２の導電材と接続し、上面の電極パッドと対応し
た端子パッドが設けられていることを特徴とする請求項
１に記載の半導体装置。 - 【請求項４】 第１の導電材の外囲を絶縁材で被覆した
第１の導体部材と、前記第１の導電材よりも細い細線状
の第２の導電材の外囲を絶縁材で被覆した第２の導体部
材の複数とを束ねて配列させて導体部材群を形成する工
程と、 前記導体部材群を構成している各導体部材を絶縁性樹脂
で互いに接着固定して直方体状の基板ブロックを形成す
る工程と、 前記基板ブロックに対して所定の厚みでスライシング
し、その上下面内に第１の導電材とその外周を被覆した
絶縁材との断面、および複数の第２の導電材とそれら外
周を各々被覆した絶縁材との断面が配列された基板要素
を形成する工程と、 前記基板要素の上面と下面とに金属被膜を形成して配線
基板を形成する工程と、 前記配線基板の上面に半導体素子を搭載する工程と、 前記配線基板上の半導体素子の電極と前記配線基板の上
面の第２の導電材とを接続部材で電気的に接続する工程
と、 前記配線基板の上面の半導体素子、接続部材の外囲を封
止樹脂で封止する工程とよりなることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072215A JP2002270725A (ja) | 2001-03-14 | 2001-03-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072215A JP2002270725A (ja) | 2001-03-14 | 2001-03-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270725A true JP2002270725A (ja) | 2002-09-20 |
Family
ID=18929825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072215A Pending JP2002270725A (ja) | 2001-03-14 | 2001-03-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270725A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193039B2 (en) | 2016-04-01 | 2019-01-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| CN110462718A (zh) * | 2017-03-29 | 2019-11-15 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置、成膜装置 |
| US10644210B2 (en) | 2016-04-01 | 2020-05-05 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10734561B2 (en) | 2016-05-20 | 2020-08-04 | Nichia Corporation | Method of manufacturing wiring board, wiring board, and light emitting device using the wiring board |
| US10790426B2 (en) | 2016-04-01 | 2020-09-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10797214B2 (en) | 2016-05-20 | 2020-10-06 | Nichia Corporation | Method of manufacturing wiring board, method of manufacturing light emitting device using the wiring board, wiring board, and light emitting device using the wiring board |
-
2001
- 2001-03-14 JP JP2001072215A patent/JP2002270725A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193039B2 (en) | 2016-04-01 | 2019-01-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10573796B2 (en) | 2016-04-01 | 2020-02-25 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, and method of manufacturing light emitting device |
| US10644210B2 (en) | 2016-04-01 | 2020-05-05 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10790426B2 (en) | 2016-04-01 | 2020-09-29 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US11223000B2 (en) | 2016-04-01 | 2022-01-11 | Nichia Corporation | Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US11257999B2 (en) | 2016-04-01 | 2022-02-22 | Nichia Corporation | Light emitting element mounting base member, and light emitting device using the light emitting element mounting base member |
| US10734561B2 (en) | 2016-05-20 | 2020-08-04 | Nichia Corporation | Method of manufacturing wiring board, wiring board, and light emitting device using the wiring board |
| US10797214B2 (en) | 2016-05-20 | 2020-10-06 | Nichia Corporation | Method of manufacturing wiring board, method of manufacturing light emitting device using the wiring board, wiring board, and light emitting device using the wiring board |
| US11251352B2 (en) | 2016-05-20 | 2022-02-15 | Nichia Corporation | Wiring board, and light emitting device using the wiring board |
| CN110462718A (zh) * | 2017-03-29 | 2019-11-15 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置、成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
| KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
| US6774467B2 (en) | Semiconductor device and process of production of same | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| TWI483356B (zh) | 模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法 | |
| US20080081161A1 (en) | Wiring board and semiconductor device | |
| JP3870704B2 (ja) | 半導体装置 | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20080233679A1 (en) | Semiconductor package with plated connection | |
| JP2002353361A (ja) | 半導体装置及びその製造方法 | |
| JP2004023103A (ja) | 高電圧ｂｇａパッケージ、高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法及び高電圧ｂｇａパッケージ用ヒートスプレッダー | |
| JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| TWI274406B (en) | Dual gauge leadframe | |
| JP2002270726A (ja) | 半導体装置およびその製造方法 | |
| JP2004006670A (ja) | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005158777A (ja) | 半導体装置及びその製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2006173234A (ja) | 半導体装置およびその製造方法 | |
| JP3115807B2 (ja) | 半導体装置 | |
| US20230062499A1 (en) | Method forming a semiconductor package device |