TWI483356B - 模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法 - Google Patents

模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法 Download PDF

Info

Publication number
TWI483356B
TWI483356B TW098127254A TW98127254A TWI483356B TW I483356 B TWI483356 B TW I483356B TW 098127254 A TW098127254 A TW 098127254A TW 98127254 A TW98127254 A TW 98127254A TW I483356 B TWI483356 B TW I483356B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
conductive
package
disposed
wires
Prior art date
Application number
TW098127254A
Other languages
English (en)
Other versions
TW201013869A (en
Inventor
Yong Liu
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW201013869A publication Critical patent/TW201013869A/zh
Application granted granted Critical
Publication of TWI483356B publication Critical patent/TWI483356B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法 相關申請案之交叉參考
不適用。
本發明係有關於模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法。
 發明背景
個人可攜式電子產品，諸如行動電話、個人數位助理器、數位相機、膝上型電腦等，一般而言係由裝配位在互連基板上，諸如印刷電路板及軟板(flex substrate)的複數之封裝半導體積體電路(IC)晶片以及表面安裝組件所組成。儘管在縮小該等元件之尺寸的同時，對於個人可攜式電子產品加入更多功能及特性的需求仍持續增加。因此，如此已將持續增加的需求放在該等互連基板之設計、尺寸以及組裝上。隨著裝配組件之數目增加，基板面積及成本亦增加，同時增加對於較小的形狀因子(form factor)之需求。
 發明概要
就完成其之發明的一部分而言，本發明者已確認的是需滿足該等問題，並且其有利地發現能夠增加電子產品之功能性及特性而不致增加基板面積及成本，以及降低產品良率的方式。就完成其之發明的一部分而言，本發明者已確認的是多數之電子產品具有複數的組件，特別是半導體晶粒，其能夠一起地加以群組化為複數的小群組，提供特定的功能。亦就完成其之發明的一部分而言，本發明者已揭露的是針對一電路群組所需的該等基板面積能夠藉由將半導體晶粒及其他組件封裝在模製超薄封裝體中，能夠堆疊在彼此之頂部上用以減小寬廣的空間並增加功能性而顯著地減小，其中該每一封裝體可如同所安置的該半導體晶粒般薄。
因此，本發明之第一一般性具體實施例係針對一半導體晶粒封裝體，其廣泛地包含一導線架，具有一第一表面、一第二表面、一孔口係配置在該導線架之第一與第二表面之間，以及複數之導線係經配置與該孔口相鄰。該半導體晶粒封裝體進一步包含一半導體晶粒，具有一頂部表面、一底部表面、至少一側表面介於其之頂部與底部表面之間，以及複數之傳導區域配置在該半導體晶粒的頂部表面上。該半導體晶粒係配置在該導線架之該孔口中，其之頂部表面大體上與該導線架之該第一表面齊平。該封裝體進一步地於該半導體晶粒之至少一側表面與該導線架之至少一導線之間包含至少一間隙，以及電絕緣材料之一主體配置在該至少一間隙之至少一部分中。該封裝體進一步包含複數之傳導構件，每一傳導構件具有一第一端部係與該半導體晶粒之一傳導區域電耦合，以及一第二端部係與該導線架之一導線電耦合。至少一傳導構件具有一部分經配置覆蓋該電絕緣材料之主體的至少一部分。
就此示範性構造而言，該半導體晶粒封裝體可與其所安置的該半導體晶粒般薄，藉由該等導線及傳導構件傳送來回於該晶粒的信號，其可包含沉積的傳導層或是低高度打線(wire bond)，諸如楔形打線。具有共同導線圖案的封裝體可相互堆疊於其上，用以與複數半導體晶粒電互連，提供一單一半導體晶粒封裝體之該面積覆蓋區內增強的功能性。該等封裝體中該等傳導構件之該佈局可加以變化，提供該等堆疊半導體晶粒間所需的互連。就本發明之此示範性具體實施例的另一優點而言，具有該等相同電路或組件的半導體晶粒可經堆疊且並聯地電耦合，用以提供一單一封裝體之該覆蓋區內的附加性能，與使用封裝於一較大覆蓋區封裝體中的一大型元件相反。例如，位於個別晶粒上的小規模電源交換金屬氧化物半導體場效電晶體(MOSFET)可經安置於具有該相同小覆蓋區之相似的封裝體中，並可經堆疊且並聯地電耦合，用以提供安置於一較大覆蓋區封裝體中一更大的MOSFET元件的電力操作性能。
本發明之另一一般的具體實施例係針對製造用於一或更多半導體晶粒的一半導體晶粒封裝體之方法。每一半導體晶粒具有一前表面，其具有複數之傳導區域，以及一後表面。該方法廣泛地包含建構一總成，其具有至少一半導體晶粒係配置位在一載體膜上，其之主動表面面向該載體膜，複數之導線係經配置與該半導體晶粒相鄰，以及於該半導體晶粒與至少一導線之間的至少一間隙。該方法進一步地包含在該至少一間隙內配置一電絕緣材料之主體，以致該主體凝固並黏附至該半導體晶粒以及至少一導線。傳導構件係裝配該晶粒及導線架之導線，用以在該晶粒之傳導區域與該等導線之間提供電耦合。該等傳導構件可經裝配，當建構該總成時，諸如藉由於裝配該晶粒之前將該等傳導構件配置在該載體薄膜上，或可之後加以裝配。在該後一情況下，可去除該載體膜，以及可將該等傳導構件配置在晶粒之該第一表面以及導線架上。
本發明亦包含包括本發明之封裝體的該等系統，該每一系統具有一互連基板以及本發明之一半導體晶粒封裝體，該半導體晶粒封裝體係附裝至該互連基板，與之具有電氣連接部分。
本發明之上述該等一般性具體實施例及其他具體實施例係於較佳具體實施例之詳細說明中相關於該等圖式加以敘述。於該等圖式中，相同的元件符號係標示相同的元件，一些元件之說明將不再重複。
圖式簡單說明
第1圖係為本發明之一半導體晶粒封裝體的一第一具體實施例的一俯視圖。
第2圖係為本發明之一半導體晶粒封裝體的該第一具體實施例的一橫截面視圖。
第3圖係為包含本發明之半導體晶粒封裝體的一示範性系統的一橫截面視圖。
第4圖係為本發明之傳導構件的一示範性佈局的一俯視圖。
第5圖係為本發明之傳導構件的另一示範性佈局的一俯視圖。
第6圖係為顯示配置位在本發明之一示範性封裝體上的一球狀閘陣列的一示範性封裝體之一底視圖。
第7-18圖顯示於本發明之示範性具體實施例之不同製造階段期間的封裝體總成之視圖。
 較佳實施例之詳細說明
本發明之後相關於該等伴隨的圖式更為徹底地加以說明，其中顯示本發明之示範性具體實施例。然而，本發明可以不同的形式加以具體化並且不應視為限定在於此所提出的該等具體實施例上。更確切地說，經提供該等具體實施例，因此本揭示內容係徹底且完整的並詳盡地將本發明之範疇傳達給熟知此技藝之人士。於該等圖式中，層及區域之厚度為了清晰起見加以誇張顯示。在整個說明書中，該等相同的元件符號係用以標示相同的元件。該等元件可針對不同的具體實施例具有不同的相互關係及不同的位置。
亦應瞭解的是，當一層係視為位在另一層或基板“上(on)”時，其可為直接地位在其他層或基板上，或亦可提出居間層。於該等圖式中，層及區域之厚度與尺寸為了清晰起見加以誇張顯示，並且在該等圖式中相同的元件符號標示相同的元件。亦應瞭解的是，當一元件，諸如一層、一區域或是一基板，係視為位在另一元件“上(on)”，“連接至”，“電連接至”另一元件，“耦合至”，“電耦合至”另一元件時，其係可為直接地位在其他元件上，連接至或耦合至其他元件，或是可提出一或更多居間元件。對比地，當一元件係視為“直接地”位在另一元件“上(on)”，“直接地連接至”或“直接地耦合至”另一元件或層時，並未提出居間元件或層。於此所使用的該用語“及/或”包括一或更多之該等關聯的所列項目之任一或是所有的結合。
於此所用的該等用語係僅為針對本發明之說明的目的，不應視為限定本發明之意義或範疇。就說明書中所使用者而言，單數的形式，除非就上下文而言明確地標明一特定的事例，否則可包括複數的形式。同時，於本說明書中使用的該等措辭“包含(comprise)”及/或“包含(comprising)”既未限定該等提及的形狀、數目、步驟、動作、作業、構件、元件及/或該等之群組，亦未排除一或更多其他不同的形狀、數目、步驟、動作、作業、構件、元件，及/或該等之群組的存在或增加部分，或是該等之增加部分。空間方面的相對性用語，諸如“在上方(over)”、“在上方(above)”、“上(upper)”、“下(under)”、“在下方(beneath)”、“在下方(below)”、“下(lower)”以及相似用語，於此可用於使說明簡單，用以描述如該等圖式中所圖示一元件或特徵與另外元件或特徵的關係。應瞭解的是該等空間方面的相對性用語係意欲包含於該等圖式中所圖示之該定向之外，該使用或作業中之元件(例如，封裝體)的不同定向。例如，假若於該等圖式中之該元件係經翻轉，則描述為在其他元件或特徵“下方(below)”或“下方(beneath)”或是“之下(under)”因而將定向為在該等其他元件或特徵的“上方(over)”或“上方(above)”。因此，該示範性用語“上方(above)”可包含上方及下方二定向。
如於此所使用，諸如“第一”、“第二”等用語係用以敘述不同的構件、組件、區域、層及/或部分。然而，明顯地，該等構件、組件、區域、層及/或部分不應由該等用語所限定。該等用語僅用以區別一構件、組件、區域、層及/或部分與另一構件、組件、區域、層及/或部分。因此，對於一第一構件、組件、區域、層及/或部分之敘述亦可參考一第二構件、組件、區域、層及/或部分，不致背離本發明之範疇。
第1圖係為本發明之一半導體晶粒封裝體的一第一具體實施例100的一俯視圖，以及第2圖係為其之沿著第1圖中所示之線2-2所取的一橫截面視圖。參考第1及第2圖，半導體晶粒封裝體100包含一導線架110其具有一第一表面111，一第二表面112，一孔口113係配置在該導線架的第一與第二表面之間，以及複數之導線114a-114f係經配置與孔口113相鄰。封裝體100進一步地包含一半導體晶粒120其具有一頂部表面121、一底部表面122、一或更多側表面123介於該頂部與該底部表面之間，以及複數之傳導區域124a-124f係配置位在該晶粒的頂部表面121上。半導體晶粒120典型地具有四側表面。(於極為稀少的例子中，其可具有一圓形形狀而僅有一側表面，或是一三角形狀而具有三 側表面。)該晶粒的頂部表面121通常因為該等傳導區域124係配置於其上，並且由於大部分的電子組件係構成於其上，所以係視為其之主動表面。半導體晶粒120係配置在該導線架的孔口113中，其之頂部表面121大體上係與該導線架的第一表面111齊平。為使之大體上為齊平的，表面121與111之間高度上的差異並不超過50微米。該差異典型地不超過25微米，更佳地不超過半導體晶粒120之該厚度的10%(針對具有100微米厚度的晶粒其不超過10微米)。晶粒120之該底部表面122較佳地大體上與該導線架的第二表面112齊平或是低於該導線架的第二表面112之水平面，但可高於第二表面112之該水平面。為能夠大體上為齊平的，表面122與112之間的高度差異係未超過50微米。於典型的具體實施例中，晶粒120之該底部表面122係位在該導線架的第二表面112上方未超過25微米。
封裝體100進一步包含至少一間隙140，配置在半導體晶粒120之至少一側表面123與導線架110之至少一導線114之間。典型地，晶粒120大體上係配置位在孔口113及導線114之中間部分中，以及間隙140環繞晶粒120。然而，可將晶粒120定位與一列之導線毗鄰，於該例子中該間隙環繞該晶粒之三側邊。於另一實例中，該等導線114可環繞晶粒120之所有四側邊分佈，用以提供一矩形孔口，以及該晶粒可經定位與該孔口之一角落毗鄰。於此例子中，該間隙環繞該晶粒之二側邊。於該矩形孔口實例的一進一步應用中，該晶粒及導線架具有精確尺寸，以及該晶粒之二相對側表 面可與二相對列之導線毗鄰，提供該晶粒之其他二相對側表面與其他二相對列之導線之間的二間隙。
封裝體100進一步包含一電絕緣材料的主體145，配置在間隙140之至少一部分中，而較佳地係配置在大體上整個間隙140中。電絕緣材料的主體亦可配置在該等導線114a-114f之間的該等間隙中。主體145較佳地係以一液體狀態配置在間隙140中，並且之後，諸如藉由應用熱處理(諸如在沉積之前或之後加熱)、紫外光處理及/或一化學處理(例如，化學反應)，加以凝固。主體145較佳地具有黏著性質，使其能夠在凝固後機械性地黏附至半導體晶粒120之該等側邊123以及導線114a-114f之該等側表面。主體145可包含一環氧樹脂(諸如一環氧樹脂模塑化合物)、矽樹脂及/或一聚醯亞胺(亦即，其可包含一或更多的該等材料)。主體145較佳地係經構成因此其具有一頂部表面，大體上與該晶粒的頂部表面121以及該導線架的第一表面111齊平，以及一底部表面其大體上與該晶粒的底部表面122以及該導線架的第二表面112的其中之一者或是二者齊平。為大體上齊平，該高度上的差異係不超過50微米。典型地，該高度上的差異係不超過25微米。
封裝體100進一步包含複數之傳導構件130a-130f，每一傳導構件130具有一第一端部，電耦合至半導體晶粒120之一傳導區域124，以及一第二端部電耦合至導線架110之一導線114。一傳導構件130典型地具有一部分，配置在電絕緣材料的主體145的至少一部分上。每一傳導構件130a-130f 可包含傳導層(例如，金屬層)，其係藉由傳統式沉積法構成位在由導線架110、晶粒120及主體145共同地提供的該表面上。其之厚度典型地位在2微米至20微米之間的範圍內。每一傳導構件130a-130f亦可包含一大體上平坦的打線或是大體上平坦的帶狀連接(ribbon bond)，以一端部楔接合至導線架110的一導線114，以及另一端部楔接合至晶粒120之一傳導區域124，使楔形連接(wedge bond)之間的鬆弛部分最小(例如，一所謂的”無高度”環)。該等平坦打線之厚度典型地位在25微米(~1密爾)至100微米(~4密爾)之間的範圍內。
封裝體100進一步包含一電絕緣材料層160，其係配置位在傳導構件130a-130f上以及由導線架110、晶粒120及主體145所提供之該表面上。層160可包含聚醯亞胺、環氧樹脂、矽樹脂、苯環丁烯(BCB)、或相似物，並可藉由印刷法(例如，絲網印刷法)、藉由膜施加法或是藉由其他傳統方法加以配置。絕緣層160保護該等傳導構件130a-130f以及晶粒120之該頂部表面121，將該等元件電絕緣並延緩該等元件腐蝕。上覆導線114a-114f的區域可省略層160，使能夠完成封裝體100相互堆疊在頂部上的例子，使其之導線藉由焊料之主體而電耦合(如以下圖示)。於該等堆疊配置中，層160將該等半導體晶粒相互電絕緣。層160可具有一厚度其之範圍位於10微米至110微米。針對層160該110微米之最大數目係與之針對平坦楔形接合之100微米的該最大高度有關。
就此構造而言，所構成之封裝體的厚度大體上係與該晶粒之厚度相同，從而提供超薄半導體晶粒封裝體。例如， 就100微米的一晶粒厚度而言，該封裝體可構成為大約110微米至120微米般薄。就250微米的一晶粒厚度而言，該封裝體可構成為大約260微米至300微米般薄。該超薄封裝體藉由將該晶粒與一外部散熱器之間的距離減至最小，而提供極佳的熱性能，以及藉由將互連距離及導線距離減至最小而提供極佳的電特性。此外，導線114a-114f可經構形因此其之外部分符合工業標準插腳引線(pin out)。該等導線114及/或該等傳導構件130亦可自該晶粒向外展開呈扇行(諸如針對小晶粒)，用以將該等晶片互連墊重新分配為一工業標準圖案。所有該等特性使封裝體100能夠作為用於可攜式裝置以及需要超薄組件的裝置之極佳選擇。
除上述之外，複數之封裝體100的事例可經相互堆疊用以於一已知的寬廣區域之覆蓋區內提供增加的電路功能性及/或性能。第3圖係為一示範性系統300的一橫截面視圖，包含一互連板310其具有複數之電互連墊315，半導體晶粒封裝體100配置在該頂部表面互連板310上(以其之第二表面112面向板310)，一第二半導體晶粒封裝體100a配置位在封裝體100上，以及一第三半導體晶粒封裝體100b配置位在該第二半導體晶粒封裝體100a上。半導體晶粒封裝體100之該等導線114係藉由導電黏著劑之對應主體305而電耦合至各別墊315，該黏著劑可包含焊料、導電聚合物等。系統300亦包含一電封裝體304，藉由黏著劑主體305亦電耦合至各別墊315。封裝體304可包含一被動電子組件，或可包含一半導體晶粒封裝體其具有與封裝體100相同的構造，或是一 不同的構造，並可為藉由配置位在互連基板310中或其上的一或更多電跡線311而電耦合至封裝體100。封裝體100可經安裝因此其之第二表面112面向互連基板310，如第3圖中所示，或可經安裝因此其之第一表面111面向互連基板310。於該前者例子中，晶粒120之該背部表面可藉由一黏著劑主體305(未顯示)電耦合至基板310之一墊315，完成一電連接或是增強該晶粒之冷卻。於該後者例子中，當封裝體100係處於相反的定向上時，較佳地去除位在該等導線114上層160之該等部分。然而，該去除作業並非必要，因為焊料黏著劑主體305可黏附至該等導線114之該等側表面(儘管如此增加該封裝體之該有效覆蓋區)。
封裝體100a及120b包含大體上與封裝體100相同的構造，並且包含各別的半導體晶粒120a及120b，具有與晶粒120相同的組件與電路，或可具有不同的組件及電路。封裝體100a及100b之該等傳導構件130可具有與封裝體100之該等傳導構件130相同的構形及佈局，或可具有不同的構形及佈局。第二封裝體100a之該第二表面112可經配置位在第一封裝體100上，以及位在其之第二表面112處的其之導線114之該等部分，可藉由導電黏著劑之主體320而與封裝體100之各別導線114電耦合。黏著劑主體320可包含一焊料、一導電聚合物等。第二封裝體100a亦具有該相反定向，於該處其之第一表面111可經配置位在第一封裝體100上，以及位於其之第一表面111處其之導線114之該等部分可藉由黏著劑主體320而與封裝體100之各別導線114電耦合。於此例 子中，較佳地，去除位在第二封裝體110a之該等導線114上的層160之該等部分。
於一相似的方法中，第三封裝體100b之該第二表面112可經配置位在第二封裝體100a之該第一表面111上，位於其之第二表面112處其之導線114之該等部分可藉由導電黏著劑之主體320而與第二封裝體100a之各別導線114電耦合。第三封裝體100b亦可具有相反定向，其中其之第一表面111可經配置位在第二封裝體100b上，以及位於其之第一表面111處其之導線114之該等部分可藉由黏著劑主體320而與第二封裝體100a之各別導線114電耦合。於此例子中，較佳地，去除位在第三封裝體110b之該等導線114上的層160之該等部分。
封裝體100、100a及110b可具有相同的電路(以及半導體晶粒)，於該例子中，其之各別電路係並聯地電耦合。於封裝體100之該覆蓋區內，該並聯互連能夠提供增加的電路性能，諸如藉由增加一電力操作電路之該電流操作能力。就另一可能性而言，該等封裝體的其中二者可具有相同的電路，並可包括電力操作裝置，儘管該第三封裝體具有一不同的電路，諸如一控制電路用於控制位於另二封裝體中的該等電力操作裝置。此構形可用以於封裝體100之該覆蓋區內增加電路性能及功能性。就另一可能性而言，所有的三封裝體可具有不同的電路。此構形可用以增加封裝體100之該覆蓋區內的電路功能性。為有助於不同的封裝體之該堆疊互連，針對一封裝體之傳導構件130之該佈局，可由第 2圖中所示該佈局加以改變。就第三封裝體100b而言，該一改變的佈局的一實例係顯示於第4圖中。封裝體100及100a亦可具有改變的佈局，其可不同於第4圖中所示者。
封裝體100、100a及100b可在經組裝位在互連基板310上之前一起地加以組裝，於該例子中黏著劑主體320可具有一回流溫度，其係高於黏著劑主體305之該回流溫度。就另一方法而言，封裝體100首先可經組裝在基板310上，接著將封裝體100a及100b組裝在封裝體100上。於此例子中，黏著劑主體320可具有一回流溫度，其係低於黏著劑主體305之該回流溫度。可分開地出售封裝體100、100a及100b，或可以組裝形式出售，諸如第3圖中所示。
就先前於以上所提及，一半導體封裝體之該等導線114及/或傳導構件130由該晶粒向外呈扇狀(諸如針對小晶粒)，用以重新分佈該晶片的互連墊而成一工業標準圖案。此扇出型(fanout)係如第5圖中封裝體200所示。亦可使用該扇出型而能夠在該封裝體之任一表面處使用球狀閘陣列，如第6圖中所示。
第7-11圖圖示製造封裝體100、100a及100b的一示範方法。參考第7及8圖，一示範方法包含建構一總成400，具有至少一半導體晶粒120，以其之主動表面121面向該載體膜410而配置在一載體膜410上，複數之導線114經配置與該半導體晶粒120相鄰，以及至少一間隙140介於該半導體晶粒120與至少一導線114之間。第7圖顯示總成400的一側視圖，而第8圖顯示一俯視圖。導線114較佳地一起配置位於 一導線架110中，並暫時地藉由繫桿119連接在一起(於第8圖中顯示)。總成400可藉由將導線架110裝配載體膜410而加以建構，並於之後將半導體晶粒120裝配在載體膜410上。典型地，導線架110及載體膜410之每一者係以一捲膠帶狀材料層之形式提供，使載體膜410具有一薄黏著劑層施加至該材料層的一側邊。導線架110及載體膜410之該等捲筒形式可藉由當該等捲筒鬆開時藉由傳統滾輪式設備加以對準並結合在一起。針對薄晶粒，能夠使用一捲帶式自動接合(TAB)帶條，其能夠以一組裝形式一起提供載體膜410及導線架110二者。於此例子中，該TAB膜之該等導線可經構形用以提供導線114，以及該晶粒120係以一薄黏著劑塗層藉由取放(pick and place)設備而附裝在載體膜之該表面上。就另一方法而言，能夠將半導體晶粒120裝配載體膜410，並且之後將導線架110裝配載體膜410及晶粒120。此裝配方法需要該導線架與該載體膜更為精確的對準。
參考第9圖，該示範方法進一步包含於該至少一間隙140內配置一電絕緣材料之主體145，致使該主體凝固並黏附至半導體晶粒120以及至少一導線114。藉由將總成400置於一模具440中可立即地完成該動作，其具有一上元件，可具有一模穴圍住晶粒120及導線架110，以及一下元件，其包含一平板。在模具440之該等元件經安置與總成400接觸之前或是之後，將絕緣材料之主體145以液體形式注入間隙140，並容許凝固(諸如藉由冷卻、加熱、化學反應、及/或暴露至紫外光，視材料之性質而定)。可使用任一熟知的模 製材料、鑄工及模製方法。亦可使用任一熟知的封裝材料印刷方法(encapsulant printing method)，其係與絲網印刷法相似，將該絕緣材料之主體配置進入間隙140中。
在配置電絕緣材料之主體145之後，該示範方法進一步包含將載體膜410自總成400去除，並在晶粒120之該等第一表面及導線架110處構成傳導構件130，如第10圖中所示。可以複數之方式構成傳導構件130。就一第一方式而言，可以絲網印刷或是其他方式將一暫時的鍍敷遮罩固定至該總成的前表面，其中該鍍敷遮罩於構件130之該等位置處具有孔口。之後，可以無電鍍敷將一金屬鍍敷在該總成的前表面上，填注該等孔口並構成傳導構件130。接著可藉由傳統方法將該鍍敷遮罩去除。就另一方式而言，無一鍍敷遮罩即可將一金屬無電鍍敷在該總成的前表面上。之後，可將一蝕刻遮罩絲網印刷在傳導構件130之該等位置處，並且接著可將該總成暴露至一蝕刻溶液，去除未由該蝕刻遮罩所覆蓋的該鍍敷材料，因而留下傳導構件130。之後可處除該蝕刻遮罩，或其可留在適當位置。就另一方式而言，一傳導黏著性材料可以絲網印刷在傳導構件130之該等位置處，並於之後加以處理而構成構件130，諸如藉由加熱、暴露至紫外光及/或化學反應。就另一方式而言，打線及/或具低高度的帶狀連接可於晶粒120之傳導區域124與導線114之間接合。就一偏好而非必要條件而言，可使用打線將數據與控制信號互連，以及使用帶狀連接將電力線互連。亦可使用其他熟知的構成傳導構件130之方式。
在構成傳導構件130後，該示範方法包含將一電絕緣材料層160配置在傳導構件130以及總成400之該頂部表面上，如第11圖中所示。藉由塗佈具有一黏著劑表面的一固體膜，藉由噴灑塗佈，藉由絲網印刷及/或藉由任何其他熟知的層沉積法而配置層160。接著藉由沿著繫桿19切割而將封裝體100自總成400分開。可使用任何熟知的切割工具，諸如雷射及/或鋸。
第12-14圖圖示製造封裝體100、100a及100b的另一示範方法。於此示範方法中，如第12圖中所示，於一總成400’中，傳導構件130係在該等半導體晶粒120與導線架110裝配載體膜410之前，裝配載體膜410。在圖案蝕刻之後，可藉由將一傳導材料層配置在載體膜410之一表面上，諸如藉由鍍敷或薄片層合，而裝配傳導構件130。該傳導材料可包含銅。傳導構件130亦可藉由使用取放設備將傳導帶條直接地安裝在載體膜410之一膠黏表面上而裝配載體膜410。該等傳導帶條可具有一約為25微米的厚度，其可適用於功率半導體應用。如第12圖中所示，可將一黏著材料之主體435配置在傳導構件130之該等暴露表面上。黏著材料主體435可包含一焊料，並可有助於傳導構件130電耦合至晶粒120之該等傳導區域124以及導線架110之該等導線114。然而，能夠使用不需黏著材料主體的其他黏合法。
如第13圖中所示，該示範方法進一步包含將導線架110及晶粒120裝配載體膜410及傳導構件130。組件110及120之該總成能夠以任一順序配置，將導線114之該等部分以及晶 粒120之傳導區域與黏著材料之各別主體435接觸。接著處理黏著材料主體435用以將其黏附至傳導構件130，導線114以及晶粒120之該等傳導部分。當黏著材料主體130包含焊膏時，該處理可包含一回流製程，其中該等主體經加熱至一回流溫度並於之後加以冷卻。當黏著材料主體130包含一傳導性聚合材料時，該處理可包含一化學反應，施加熱量至一固化溫度，及/或施以紫外光(諸如經由載體膜410)。
如第14圖中所示，該示範方法進一步包含於該至少一間隙140內配置一電絕緣材料主體145，以致該主體凝固並黏附至每一半導體晶粒120以及至少一導線114。藉由將總成400’置於一模具440中可立即地完成該動作，其具有一上元件，可具有一模穴圍住晶粒120及導線架110，以及一下元件，其包含一平板。在模具440之該等元件經安置與總成400’接觸之前或是之後，將絕緣材料之主體145以液體形式注入間隙140，並容許凝固(諸如藉由冷卻、加熱、化學反應、及/或暴露至紫外光，視材料之性質而定)。可使用任一熟知的模製材料、鑄工及模製方法。亦可使用任一熟知的封裝材料印刷方法(encapsulant printing method)，其係與絲網印刷法相似，將該絕緣材料之主體配置進入間隙140中。
在配置電絕緣材料之主體145後，該等封裝體可以最終形式自總成400’分開。於此示範方法中，可藉由載體膜410提供絕緣層160。
第15-17圖圖示製造封裝體100、100a及100b的另一示範方法。於此示範方法中，傳導構件130及導線架110係一 體成型且大體上同時地裝配載體膜410。如於此所使用，該“一體成型”用語意指該等傳導構件130及該導線架110之該等導線114的至少一些部分係由至少一共同的材料主體所構成。參考第15圖，一傳導材料層415，諸如銅，係配置在載體膜410上，諸如藉由薄膜層合或是結合無電鍍敷及電解鍍敷，用以提供一起動總成400”。參考第16圖，傳導層415經圖案化用以構成傳導構件130、導線架110及導線114。可使用二圖案蝕刻步驟：一用以界定導線114，另一用以界定傳導構件130。當藉由鍍敷配置傳導層415時，能夠交錯該鍍敷及圖案成形(patterning)動作。例如，可執行一無電鍍敷製程用以構成傳導構件130所源自於之層，並構成導線114及導線架110之該初始厚度；接著可將一圖案遮罩配置在該無鍍敷層上，用以界定構成導線114及導線架110的該等位置。接著可執行一電解鍍敷製程，通過該圖案遮罩用以構成導線114及導線架110之剩餘的厚度。可去除該遮罩，並將一蝕刻遮罩配置在該無鍍敷層上，用以界定供該等傳導構件130所用的一圖案以及該無鍍敷層中導線114及導線架110之該等初始厚度。該遮罩結構接著可經蝕刻，用以完全地由該無鍍敷層界定傳導構件130以及導線114及導線架110的初始厚度，從而由一共同的材料主體(例如，該無鍍敷層)整體地構成傳導構件130以及導線114及導線架110的初始厚度。
如第17圖中所示，該示範方法進一步包含將黏著劑主體435配置在傳導構件130之該等部分上，並將晶粒120裝配 載體膜410、傳導構件130以及導線架110，使晶粒120之該等傳導區域124接觸各別的黏著劑主體435。如以上所述，黏著劑主體435可接著經處理用以將其黏附至傳導構件130以及晶粒120之該等傳導部分。
此示範方法進一步包含在至少一間隙140內配置一電絕緣材料主體145，致使該主體凝固並黏附至每一半導體晶粒120及至少一導線114。藉由將總成400”配置在如同第14圖中所示的一模具440中而可立即地完成該動作，並在模具440之該等元件已經配置與總成400”接觸之前或是之後，將電絕緣材料以液體形式注入間隙140中，並容許該材料凝固(諸如藉由冷卻、加熱、化學反應、及/或暴露至紫外光，視材料之性質而定)。可使用任一熟知的模製材料、鑄工及模製方法。亦可使用任一熟知的封裝材料印刷方法(encapsulant printing method)，其係與絲網印刷法相似，將該絕緣材料之主體配置進入間隙140中。該最終的總成400”係如第18圖中所示。
在配置電絕緣材料之主體145後，該等封裝體可以最終形式自總成400”分開。於此示範方法中，可藉由載體膜410提供絕緣層160。
因此，應瞭解的是載體膜410、導線架110、半導體晶粒120及傳導構件130可於複數之時序裝配在一起，包括大體上同時地裝配一些組件。因此，應瞭解的是於此揭示及主張的該等方法中任一者的一動作之性能並非斷言另一動作的完成，該等動作可以彼此相關地於任一時序(例如，時 間順序)下執行，包括不同動作的同時性能及交錯性能。(例如，當二或更多動作係以一混合形式執行時，發生交錯性能。)因此，應可察知地本申請案之該等方法申請專利範圍詳述數套動作，該等方法申請專利範圍並未限制在申請專利範圍語言中所列的該等動作順序，而替代地涵蓋所有上述可能的次序，包括動作之同時及交錯性能以及以上未明確地說明的其他可能次序，除非藉由申請專利範圍語言所明訂(諸如藉由明確地敘述一動作繼續進行或是接續其他的動作)。
上述該等半導體晶粒封裝體能夠用於包括其上安裝該等封裝體的電路板的電氣總成。其亦可用於諸如電話、電腦等系統中。可察知的是能夠在導線架110之每一孔口113內裝配一個以上的半導體晶粒，用以提供較大的功能性及電路密度。
上述說明的一些實例係針對”無導線”型式封裝體，諸如MLP(模製無導線封裝體)型封裝體，其中該等導線之該等終端未延伸通過該模製材料之該等橫向邊緣。本發明之具體實施例亦可包括導線封裝體，其中該等導線延伸通過該模製材料之該等橫向表面。
“一”及“該”(a、an及the)的任一詳述係欲意指一或更多，除非有相反的具體表示。
於此已使用的該等用語及措辭係經使用作為說明之用語且未具限定性，以及不欲使用排除所示與說明的等效特性之該等用語及措辭，可確認的是能夠作不同的修改而涵 蓋於所主張的本發明之範疇內。
此外，本發明之一或更多具體實施例的一或更多特性，能夠結合本發明之其他具體實施例的一或更多特性，而未背離本發明之範疇。
儘管本發明已特別地相關於該等圖示的具體實施例加以說明，但應察知的是可基於本揭示內容作不同的改變、修改、配合及等效佈置，並係意欲涵蓋在本發明及該等附加的申請專利範圍之範疇內。
100‧‧‧半導體晶粒封裝體
100a‧‧‧第二半導體晶粒封裝體
100b‧‧‧第三半導體晶粒封裝體
110‧‧‧導線架
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧孔口
114,114a-114f‧‧‧導線
119‧‧‧繫桿
120‧‧‧半導體晶粒
121‧‧‧頂部表面/主動表面
122‧‧‧底部表面
123‧‧‧側表面
124,124a-124f‧‧‧傳導區域
130,130a-130f‧‧‧傳導構件
140‧‧‧間隙
145‧‧‧電絕緣材料主體
160‧‧‧電絕緣材料層
200‧‧‧封裝體
300‧‧‧系統
304‧‧‧電封裝體
305‧‧‧黏著劑主體
310‧‧‧互連基板
311‧‧‧電跡線
315‧‧‧電互連墊
320‧‧‧導電黏著劑之主體
400,400’,400”‧‧‧總成
410‧‧‧載體膜
415‧‧‧傳導材料層
435‧‧‧主體
440‧‧‧模具
第1圖係為本發明之一半導體晶粒封裝體的一第一具體實施例的一俯視圖。
第2圖係為本發明之一半導體晶粒封裝體的該第一具體實施例的一橫截面視圖。
第3圖係為包含本發明之半導體晶粒封裝體的一示範性系統的一橫截面視圖。
第4圖係為本發明之傳導構件的一示範性佈局的一俯視圖。
第5圖係為本發明之傳導構件的另一示範性佈局的一俯視圖。
第6圖係為顯示配置位在本發明之一示範性封裝體上的一球狀閘陣列的一示範性封裝體之一底視圖。
第7-18圖顯示於本發明之示範性具體實施例之不同製造階段期間的封裝體總成之視圖。
100．．．半導體晶粒封裝體
110．．．導線架
111．．．第一表面
112．．．第二表面
113．．．孔口
114a,114f．．．導線
120,120a,120b．．．半導體晶粒
121．．．頂部表面/主動表面
122．．．底部表面
123．．．側表面
124a,124f．．．傳導區域
130a,130f．．．傳導構件
140．．．間隙
145．．．電絕緣材料主體
160．．．電絕緣材料層

Claims (42)

  1. 一種半導體晶粒封裝體，其包含：一導線架，其具有一第一表面、一第二表面、配置在該導線架之該等第一與第二表面之間的一孔口、以及經配置為與該孔口相鄰之複數條導線；一半導體晶粒，其具有一頂部表面、一底部表面、介於該等頂部與底部表面之間的至少一側表面、以及配置在該半導體晶粒的該頂部表面上之複數個傳導區域，該半導體晶粒係配置在該導線架之該孔口中，而該半導體晶粒之該頂部表面大體上與該導線架之該第一表面齊平，其中該半導體晶粒之該頂部表面包含一主動表面；至少一間隙，其係介於該半導體晶粒之該至少一側表面與該導線架之至少一導線之間；一電絕緣材料之主體，其係配置在該至少一間隙之至少一部分中，其中該電絕緣材料之主體具有與該半導體晶粒之該頂部表面大體上齊平的一頂部表面；以及複數個傳導構件，每一傳導構件具有與該半導體晶粒之一傳導區域電耦合的一第一端部，以及與該導線架之一導線電耦合的一第二端部，至少一傳導構件具有一部分配置在該電絕緣材料之主體的至少一部分上。
  2. 如請求項1之半導體封裝體，其中該電絕緣材料之主體係機械性地黏附至該半導體晶粒之該至少一側表面以及黏附至該導線架之該至少一導線。
  3. 如請求項1之半導體封裝體，其中該半導體晶粒之該底部表面係大體上與該導線架的該第二表面齊平或是低於該導線架的該第二表面之水平面。
  4. 如請求項1之半導體封裝體，其中該半導體晶粒之該底部表面係位於該導線架的該第二表面上方不超過50微米。
  5. 如請求項1之半導體封裝體，其中該半導體晶粒之該頂部表面與該導線架的該第一表面之間的高度差異不超過50微米。
  6. 如請求項1之半導體封裝體，其中該半導體晶粒之該頂部表面與該導線架的該第一表面之間的高度差異不超過25微米。
  7. 如請求項1之半導體封裝體，其中該電絕緣材料之主體包含以下之一或多者：一環氧樹脂、一矽樹脂、一聚醯亞胺。
  8. 如請求項1之半導體封裝體，其中該至少一傳導構件包含一傳導材料層。
  9. 如請求項8之半導體封裝體，其中該傳導材料層具有一不超過20微米的厚度。
  10. 如請求項1之半導體封裝體，其中該至少一傳導構件包含一打線。
  11. 如請求項10之半導體封裝體，其中該打線包含二端部，其於各該端部處具有一楔形連接部。
  12. 如請求項1之半導體封裝體，其進一步包含配置在複數 個傳導構件上之一電絕緣材料層。
  13. 如請求項1之半導體封裝體，其進一步包含一組件封裝體，該組件封裝體包含：一第二導線架，其具有一第一表面、一第二表面、配置在該第二導線架之該等第一與第二表面之間的一孔口、以及配置為與該第二導線架之該孔口相鄰的複數條第二導線；一電氣組件，其具有一頂部表面、一底部表面、介於該等頂部與底部表面之間的至少一側表面、以及配置在該電氣組件的該頂部表面上之複數個傳導區域，該電氣組件係配置在該第二導線架之該孔口中，而該電氣組件之該頂部表面大體上與該第二導線架之該第一表面齊平；至少一第二間隙，其係介於該電氣組件之該至少一側表面與該第二導線架之至少一導線之間；一電絕緣材料之第二主體，其係配置在該至少第二間隙之至少一部分中；以及複數個第二傳導構件，每一第二傳導構件具有與該電氣組件之一傳導區域電耦合的一第一端部，以及與該第二導線架之一導線電耦合的一第二端部，至少一傳導構件具有一部分配置在該電絕緣材料之第二主體的至少一部分上；以及其中該半導體封裝體及該組件封裝體係相互堆疊於其上，且其中該組件封裝體之複數條導線係與該半導 體封裝體之對應的複數條導線電耦合。
  14. 如請求項13之半導體封裝體，其中該電氣組件包含一半導體晶粒；以及其中該半導體封裝體之傳導構件具有一第一佈局，其中該組件封裝體之該等傳導構件具有一第二佈局，且其中該等第一及第二佈局大體上係為相同的。
  15. 一種用於製作具有半導體晶粒之封裝體的方法，該方法包含：建構具有一導線架及配置在一載體膜上之至少一半導體晶粒的一總成，該導線架具有面向該載體膜的一第一表面、一第二表面、配置在該導線架之該等第一與第二表面間的一孔口、及配置為鄰近該孔口之複數條導線，該半導體晶粒具有面向該載體膜的一頂部表面、一底部表面、位於該等頂部與底部表面間的至少一側表面、及配置在該半導體晶粒之該頂部表面上的複數個傳導區域，該半導體晶粒之該頂部表面包含一主動表面，該半導體晶粒係配置在該導線架之該孔口中，而該半導體晶粒之該頂部表面係與該導線架之該第一表面大體上齊平，該導線架之複數條導線係配置成鄰近該半導體晶粒，且在該半導體晶粒與至少一導線間有至少一間隙；在該至少一間隙內配置一電絕緣材料之主體，使得該主體固化且黏附至該半導體晶粒及該至少一導線，其中該電絕緣材料之主體具有與該半導體晶粒之該頂部 表面大體上齊平的一頂部表面；及形成複數個傳導構件，每一傳導構件具有電耦合至該半導體晶粒之一傳導區域的一第一端部，及電耦合至該導線架之一導線的一第二端部，至少一傳導構件具有一部分配置在該電絕緣材料之主體的至少一部份上。
  16. 如請求項15之方法，其進一步包含：將該半導體晶粒及該等複數條導線自該載體膜分開。
  17. 如請求項15之方法，其中形成複數個傳導構件包含鍍敷傳導材料。
  18. 如請求項15之方法，其中形成複數個傳導構件包含鋪印傳導材料。
  19. 如請求項15之方法，其中形成複數個傳導構件包含接合一打線或一帶狀連接部(ribbon bond)中之至少一者。
  20. 如請求項15之方法，其中建構該總成包含將該半導體晶片配置在具有該導線架及該等導線配置於其上的一膜載體上。
  21. 如請求項20之方法，其中該膜載體包含一捲帶式自動(tape-automated)接合膜。
  22. 如請求項15之方法，其中建構該總成包含將複數個傳導構件與該總成裝配，使得每一傳導構件係電耦合至該至少一半導體晶粒之一傳導區域及一導線。
  23. 如請求項15之方法，其中建構該總成包含在該載體膜上形成複數個傳導構件，且之後將導線及該至少一半導體 晶粒裝配在該等傳導構件及該載體膜上，使得至少一傳導構件具有電耦合至該半導體晶粒之一傳導區域的一第一端部，及電耦合至一導線的一第二端部。
  24. 如請求項15之方法，其中建構該總成包含在該載體膜上一體成型地形成複數條導線及複數個傳導構件，使得每一傳導構件具有電耦合於至少一導線之一第一端部及一第二端部，且之後將至少一半導體晶粒裝配在該等複數個傳導構件上，使得至少一傳導構件具有電耦合至該半導體晶粒之一傳導區域之一第二端部。
  25. 一種半導體晶粒封裝體，其包含：一導線架，其具有一第一表面、一第二表面、配置在該導線架之該等第一與第二表面間的一孔口、及配置為鄰近該孔口之複數條導線；一半導體晶粒，其具有一頂部表面、一底部表面、位於該等頂部與底部表面間的至少一側表面、及配置在該半導體晶粒之該頂部表面上的複數個傳導區域，該半導體晶粒係配置在該導線架之該孔口中，而該半導體晶粒之該頂部表面係與該導線架之該第一表面大體上齊平；位於該半導體晶粒之該至少一側表面與該導線架之至少一導線間的至少一間隙；配置在該至少一間隙之至少一部份中的一電絕緣材料之主體；及複數個傳導構件，每一傳導構件具有電耦合至該半 導體晶粒之一傳導區域的一第一端部，及電耦合至該導線架之一導線的一第二端部，至少一傳導構件具有一部分配置在該電絕緣材料之主體的至少一部份上方，至少一傳導構件包含具有不超過20微米之一厚度的一傳導材料層。
  26. 如請求項25之半導體封裝體，其進一步包含配置在複數個傳導構件上方的一電絕緣材料層。
  27. 一種包含半導體晶粒封裝體及組件封裝體之封裝體，其中該半導體封裝體包含：一導線架，其具有一第一表面、一第二表面、配置在該導線架之該等第一與第二表面間的一孔口、及配置為鄰近該孔口之複數條導線；一半導體晶粒，其具有一頂部表面、一底部表面、位於該等頂部與底部表面間的至少一側表面、及配置在該半導體晶粒之該頂部表面上的複數個傳導區域，該半導體晶粒係配置在該導線架之該孔口中，而該半導體晶粒之該頂部表面係與該導線架之該第一表面大體上齊平；位於該半導體晶粒之該至少一側表面與該導線架之至少一導線間的至少一間隙；配置在該至少一間隙之至少一部份中的一電絕緣材料之主體；及複數個傳導構件，每一傳導構件具有電耦合至該半導體晶粒之一傳導區域的一第一端部，及電耦合至該導 線架之一導線的一第二端部，至少一傳導構件具有一部分配置在該電絕緣材料之主體的至少一部份上方；其中該組件封裝體包含：一第二導線架，其具有一第一表面、一第二表面、配置在該第二導線架之該等第一與第二表面間的一孔口、及配置為鄰近該第二導線架之該孔口的複數條第二導線；一電氣組件，其具有一頂部表面、一底部表面、位於該等頂部與底部表面間的至少一側表面、及配置在該電氣組件之該頂部表面上的複數個傳導區域，該電氣組件係配置在該第二導線架之該孔口中，而該電氣組件之該頂部表面係與該第二導線架之該第一表面大體上齊平；位於該電氣組件之該至少一側表面與該第二導線架之至少一導線間的至少一第二間隙；配置在該至少一第二間隙之至少一部份中的一電絕緣材料之第二主體；及複數個第二傳導構件，每一第二傳導構件具有電耦合至該電氣組件之一傳導區域的一第一端部，及電耦合至該第二導線架之一導線的一第二端部，至少一傳導構件具有一部分配置在該電絕緣材料之第二主體的至少一部份上方；及其中該半導體封裝體及該組件封裝體係相互堆疊於其上，且其中該組件封裝體之複數條導線係電耦合至 該半導體封裝體之對應的複數條導線。
  28. 如請求項27之封裝體，其中該電氣組件包含一半導體晶粒，且其中該半導體封裝體之傳導構件具有一第一佈局，其中該組件封裝體之該等傳導構件具有一第二佈局，且其中該等第一及第二佈局大體上係為相同。
  29. 一種用於製造具有半導體晶粒的封裝體之方法，該半導體晶粒具有帶有複數個傳導區域之一前表面及一後表面，該方法包含：建構一總成，其具有配置在一載體膜上而其之該前表面面向該載體膜的至少一半導體晶粒、配置為與該至少一半導體晶粒相鄰的複數條導線、以及位於該半導體晶粒與至少一導線之間的至少一間隙；在該至少一間隙內配置一電絕緣材料之主體，以致該主體固化並黏附至該至少一半導體晶粒以及該至少一導線；將該半導體晶粒及該等複數條導線自該載體膜分開；及形成至少一傳導構件，其具有電耦合至該半導體晶粒之一傳導區域的一第一端部，及電耦合至一導線的一第二端部，其中形成至少一傳導構件包含鍍敷傳導材料。
  30. 如請求項29之方法，其中鍍敷傳導材料包含無電鍍敷傳導材料。
  31. 如請求項29之方法，其中該電絕緣材料之主體係進一步 配置，使其在該載體膜處形成一第一表面及相對於該第一表面之一第二表面，且使得該等複數條導線中之至少一者具有暴露在由該電絕緣材料之主體形成之該第一表面的一第一表面，及暴露在由該電絕緣材料之主體形成之該第二表面的一第二表面。
  32. 如請求項29之方法，其中配置該電絕緣材料之主體包含封裝材料印刷(encapsulant printing)。
  33. 如請求項29之方法，其中至少一傳導構件係形成在該等複數條導線中之一者的一表面上方，使得該至少一傳導構件讓該等複數條導線中之該一者的該表面之一部分暴露出來。
  34. 一種用於製造具有半導體晶粒之封裝體之方法，該半導體晶粒具有帶有複數個傳導區域之一前表面及一後表面，該方法包含：建構一總成，其具有配置在一載體膜上而其之該前表面面向該載體膜的至少一半導體晶粒、配置為鄰近該至少一半導體晶粒的複數條導線、及位於該半導體晶粒與至少一導線間的至少一間隙；在該至少一間隙內配置一電絕緣材料之主體，使得該主體固化且黏附至該至少一半導體晶粒及該至少一導線；將該半導體晶粒及該等複數條導線自該載體膜分開；及形成具有電耦合至該半導體晶粒之一傳導區域的 一第一端部及電耦合至一導線之一第二端部的至少一傳導構件，其中形成該至少一傳導構件包含鋪印傳導材料。
  35. 一種用於製造具有半導體晶粒之封裝體之方法，該半導體晶粒具有帶有複數個傳導區域之一前表面及一後表面，該方法包含：建構一總成，其具有配置在一載體膜上而其之該前表面面向該載體膜的至少一半導體晶粒、配置為鄰近該至少一半導體晶粒的複數條導線、及位於該半導體晶粒與至少一導線間的至少一間隙；在該至少一間隙內配置一電絕緣材料之主體，使得該主體固化且黏附至該至少一半導體晶粒及該至少一導線；將該半導體晶粒及該等複數條導線自該載體膜分開；及形成具有電耦合至該半導體晶粒之一傳導區域的一第一端部及電耦合至一導線之一第二端部的至少一傳導構件，其中形成該至少一傳導構件包含接合一打線或一帶狀連接部中的至少一者。
  36. 一種用於製造具有半導體晶粒之封裝體之方法，該半導體晶粒具有帶有複數個傳導區域之一前表面及一後表面，該方法包含：建構一總成，其具有配置在一載體膜上而其之該前表面面向該載體膜的至少一半導體晶粒、配置為鄰近該 至少一半導體晶粒的複數條導線、及位於該半導體晶粒與至少一導線間的至少一間隙；及在該至少一間隙內配置一電絕緣材料之主體，使得該主體固化且黏附至該至少一半導體晶粒及該至少一導線；及其中建構該總成包含將該半導體晶片配置在其上配置有導線的一膜載體上。
  37. 如請求項36之方法，其中該膜載體包含一捲帶式自動接合膜。
  38. 如請求項36之方法，其中該電絕緣材料之主體係進一步配置，使其在該載體膜處形成一第一表面及相對於該第一表面之一第二表面，且使得該等複數條導線中之至少一者具有暴露在由該電絕緣材料之主體形成之該第一表面的一第一表面，及暴露在由該電絕緣材料之主體形成之該第二表面的一第二表面。
  39. 如請求項36之方法，其中配置該電絕緣材料之主體包含封裝材料印刷。
  40. 如請求項36之方法，其中至少一傳導構件係形成在該等複數條導線之一者的一表面上方，使得該至少一傳導構件讓該等複數條導線中之該一者的該表面之一部分暴露出來。
  41. 一種用於製造具有半導體晶粒之封裝體之方法，該半導體晶粒具有帶有複數個傳導區域之一前表面及一後表面，該方法包含： 建構一總成，其具有配置在一載體膜上而其之該前表面面向該載體膜的至少一半導體晶粒、配置為鄰近該至少一半導體晶粒的複數條導線、及位於該半導體晶粒與至少一導線間的至少一間隙；及在該至少一間隙內配置一電絕緣材料之主體，使得該主體固化且黏附至該至少一半導體晶粒及該至少一導線；及其中建構該總成包含在該載體膜上形成複數個傳導構件，並且之後將導線及該至少一半導體晶粒裝配在該等傳導構件以及該載體膜上，以致至少一傳導構件具有與該半導體晶粒之一傳導區域電耦合的一第一端部，以及與一導線電耦合的一第二端部。
  42. 一種用於製造具有半導體晶粒之封裝體之方法，該半導體晶粒具有帶有複數個傳導區域之一前表面及一後表面，該方法包含：建構一總成，其具有配置在一載體膜上而其之該前表面面向該載體膜的至少一半導體晶粒、配置為鄰近該至少一半導體晶粒的複數條導線、及位於該半導體晶粒與至少一導線間的至少一間隙；及在該至少一間隙內配置一電絕緣材料之主體，使得該主體固化且黏附至該至少一半導體晶粒及該至少一導線；及其中建構該總成包含在該載體膜上一體成型地形成複數條導線及複數個傳導構件，以致每一傳導構件具 有電耦合至至少一導線之一第一端部及一第二端部；及之後將該至少一半導體晶粒裝配在該等複數個傳導構件上，以致至少一傳導構件具有與該半導體晶粒之一傳導區域電耦合之一第二端部。
TW098127254A 2008-08-28 2009-08-13 模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法 TWI483356B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/200,819 US7855439B2 (en) 2008-08-28 2008-08-28 Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same

Publications (2)

Publication Number Publication Date
TW201013869A TW201013869A (en) 2010-04-01
TWI483356B true TWI483356B (zh) 2015-05-01

Family

ID=41722207

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127254A TWI483356B (zh) 2008-08-28 2009-08-13 模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法

Country Status (5)

Country Link
US (2) US7855439B2 (zh)
KR (1) KR101629259B1 (zh)
CN (1) CN102132403B (zh)
TW (1) TWI483356B (zh)
WO (1) WO2010025012A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US8368187B2 (en) 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
JP5822468B2 (ja) 2011-01-11 2015-11-24 ローム株式会社 半導体装置
WO2012144595A1 (ja) 2011-04-20 2012-10-26 株式会社日本触媒 ポリアクリル酸（塩）系吸水性樹脂の製造方法および製造装置
US8247269B1 (en) 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
EP2613349B1 (en) * 2012-01-05 2019-11-20 Nxp B.V. Semiconductor package with improved thermal properties
US8956918B2 (en) * 2012-12-20 2015-02-17 Infineon Technologies Ag Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
CN103151317B (zh) * 2013-02-21 2015-12-23 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN106340496B (zh) * 2015-05-15 2019-06-04 无锡超钰微电子有限公司 芯片封装结构及其制造方法
DE102018118251B4 (de) * 2018-07-27 2020-02-06 Infineon Technologies Ag Chipanordnung und Verfahren zur Herstellung derselben
JP7306294B2 (ja) * 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143776A1 (en) * 2002-01-31 2003-07-31 Serafin Pedron Method of manufacturing an encapsulated integrated circuit package
US20080197478A1 (en) * 2007-02-21 2008-08-21 Wen-Kun Yang Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5696666A (en) * 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
KR100344927B1 (ko) * 1999-09-27 2002-07-19 삼성전자 주식회사 적층 패키지 및 그의 제조 방법
JP2001118947A (ja) * 1999-10-19 2001-04-27 Nec Corp 半導体装置用パッケージの製造方法及び半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001332580A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法
US6576494B1 (en) * 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
JP3916854B2 (ja) 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
US6661082B1 (en) 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6459148B1 (en) 2000-11-13 2002-10-01 Walsin Advanced Electronics Ltd QFN semiconductor package
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
JP2002343899A (ja) 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US6744254B2 (en) * 2002-03-08 2004-06-01 Eaton Corporation Breaker failure annunciator system
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US6781242B1 (en) * 2002-12-02 2004-08-24 Asat, Ltd. Thin ball grid array package
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
WO2004100255A1 (en) * 2003-04-29 2004-11-18 Semiconductor Components Industries L.L.C. Method of making a low profile packaged semiconductor device
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
KR100585100B1 (ko) 2003-08-23 2006-05-30 삼성전자주식회사 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7315077B2 (en) 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7411289B1 (en) * 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
US7402462B2 (en) 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
TW200910541A (en) * 2007-08-21 2009-03-01 Advanced Semiconductor Eng Package structure and manufacturing method thereof
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
KR101472900B1 (ko) 2007-12-06 2014-12-15 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조방법
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143776A1 (en) * 2002-01-31 2003-07-31 Serafin Pedron Method of manufacturing an encapsulated integrated circuit package
US20080197478A1 (en) * 2007-02-21 2008-08-21 Wen-Kun Yang Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same

Also Published As

Publication number Publication date
WO2010025012A3 (en) 2010-05-20
US20100052119A1 (en) 2010-03-04
CN102132403B (zh) 2014-03-12
US20110059582A1 (en) 2011-03-10
US8168473B2 (en) 2012-05-01
CN102132403A (zh) 2011-07-20
KR20110045079A (ko) 2011-05-03
US7855439B2 (en) 2010-12-21
WO2010025012A2 (en) 2010-03-04
TW201013869A (en) 2010-04-01
KR101629259B1 (ko) 2016-06-21

Similar Documents

Publication Publication Date Title
TWI483356B (zh) 模製超薄半導體晶粒封裝體，使用該封裝體之系統與該封裝體之製造方法
US6897552B2 (en) Semiconductor device wherein chips are stacked to have a fine pitch structure
US7042072B1 (en) Semiconductor package and method of manufacturing the same which reduces warpage
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7754530B2 (en) Thermal enhanced low profile package structure and method for fabricating the same
US6246114B1 (en) Semiconductor device and resin film
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US11521918B2 (en) Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof
US6879034B1 (en) Semiconductor package including low temperature co-fired ceramic substrate
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US11984388B2 (en) Semiconductor package structures and methods of manufacture
US20230031119A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
JP3892259B2 (ja) 半導体装置の製造方法
JP2002270724A (ja) 半導体装置およびその製造方法
CN111312681A (zh) 具有在镀覆导电层上的半导体裸片的半导体封装件
US20200411397A1 (en) Semiconductor devices and related methods
JP2002270725A (ja) 半導体装置およびその製造方法
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
US20230317673A1 (en) Fan out flip chip semiconductor package
JP2004134478A (ja) 半導体パッケージおよびその製造方法
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP2003060123A (ja) 半導体装置およびその製造方法