CN103151317B - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN103151317B
CN103151317B CN201310056183.4A CN201310056183A CN103151317B CN 103151317 B CN103151317 B CN 103151317B CN 201310056183 A CN201310056183 A CN 201310056183A CN 103151317 B CN103151317 B CN 103151317B
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor
substrate
package
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310056183.4A
Other languages
English (en)
Other versions
CN103151317A (zh
Inventor
李志成
赖逸少
施佑霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310056183.4A priority Critical patent/CN103151317B/zh
Publication of CN103151317A publication Critical patent/CN103151317A/zh
Application granted granted Critical
Publication of CN103151317B publication Critical patent/CN103151317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明的实施例提供半导体封装结构及其制造方法。半导体封装结构包括一基板、一第一半导体元件、一第二半导体元件以及一第一黏着层。第一半导体元件设置在基板上，第一半导体元件具有一侧面。第二半导体元件相邻于第一半导体元件设置在基板上，第二半导体元件具有相对于第一半导体元件的侧面的一侧面。第一黏着层设置在第一半导体元件和第二半导体元件之间，仅黏着第一半导体元件的侧面和第二半导体元件的侧面。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种半导体元件之间间距小且稳定的半导体封装结构及其制造方法。
背景技术
在先进晶圆级封装(advancedWaferLevelPackage,aWLP)技术中，常常需要将晶片(die)等多个半导体元件接合至基板上。一般而言，例如是先进行第一个晶片的对位，并将其接合至基板上，再进行第二个晶片的对位和接合，此一步骤不断重复，直到完成所有晶片的接合，接着再进行烘烤(baking)步骤，以将晶片固定于基板上。
然而，在这样的封装方法中，由于需要将晶片一个个的对位接合，因此无法提高黏晶机(diebonder)的稼动率。
并且，因为是对每一个晶片分别进行对位和接合，受到黏晶机精度的影响，晶片之间的距离会有相当的变异性，且必须预留空间，以免造成晶片重迭，而导致无法将晶片之间的距离缩减到50微米以下。
发明内容
本发明提供半导体封装结构及半导体封装结构的制造方法，以进一步地缩小半导体封装结构中半导体元件之间距和改善其不稳定性，并可提高黏晶机的稼动率。
根据本发明部分的实施例，提供一种半导体封装结构，包括一基板、一第一半导体元件、一第二半导体元件以及一第一黏着层。第一半导体元件设置在基板上，第一半导体元件具有一侧面。第二半导体元件相邻于第一半导体元件设置在基板上，第二半导体元件具有相对于第一半导体元件的侧面的一侧面。第一黏着层设置在第一半导体元件和第二半导体元件之间，仅黏着第一半导体元件的侧面和第二半导体元件的侧面。
根据本发明另一部分的实施例，提供一种半导体封装结构的制造方法，包括黏着一第一半导体元件的一侧面和一第二半导体元件的一侧面，以及将彼此黏着的第一半导体元件和第二半导体元件一起配置在一基板上。
为了让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1～6分别是根据本发明不同实施例的半导体封装结构的示意图。
图7A～7E是根据本发明一实施例的半导体封装结构的制造方法的示意图。
图8A～8E是根据本发明另一实施例的半导体封装结构的制造方法的示意图。
符号说明：
100、200、300、400、500、600：半导体封装结构
102、202：基板
104：第一半导体元件
106、206：第二半导体元件
108：第一黏着层
110、112、212：侧面
114：凹部
116：工作台
118：晶片接合膜
120、122：吸嘴
124、126：表面
128：加热器
130：切割器
132：喷嘴
134：黏胶
d：间距
具体实施方式
请参照图1，其绘示根据本发明一实施例的半导体封装结构100的示意图。半导体封装结构100包括一基板102、一第一半导体元件104、一第二半导体元件106以及一第一黏着层108。在此实施例中，第一半导体元件104与第二半导体元件106为相同元件，举例来说，第一半导体元件104和第二半导体元件106可皆为晶片。
第一半导体元件104设置在基板102上。第一半导体元件104具有一侧面110。第二半导体元件106以相邻于第一半导体元件104的方式设置在基板102上。第二半导体元件106具有一侧面112，且第二半导体元件106的侧面112相对于第一半导体元件104的侧面110。第一黏着层108设置在第一半导体元件104和第二半导体元件106之间，仅黏着第一半导体元件104的侧面110和第二半导体元件106的侧面112。举例来说，第一黏着层108为晶片接合膜(DieAttachFilm,DAF)或黏胶(paste)层，用于第一黏着层108的黏胶例如包括环氧树脂(epoxy)。第一半导体组件104及第二半导体组件106藉由一第二黏着层设置于基板102上。第二黏着层与第一黏着层108为不同时间所形成的黏着层。
此外，虽然图1中只绘示了二个半导体元件，半导体封装结构100也可包括多个半导体元件，彼此之间皆以第一黏着层108黏着和分隔。
由于第一半导体元件104和第二半导体元件106之间是以第一黏着层108隔开，只要使用相同厚度的第一黏着层108，即可让半导体元件之间具有固定的间距，而提高间距的稳定度。并且，在此实施例中，第一黏着层108的厚度，亦即第一半导体元件104和第二半导体元件106之间的间距d，可小于20微米。
请参照图2，其绘示根据本发明一实施例的半导体封装结构200的示意图。半导体封装结构200与图1所示半导体封装结构100的差异在于，第二半导体元件206为与第一半导体元件104具有不同厚度的元件，举例来说，第一半导体元件104为晶片，而第二半导体元件206可为被动元件，例如是整合式被动元件(IntegratedPassiveDevice,IPD)。
在此实施例中，第一半导体元件104和第二半导体元件206是以底面对齐的方式，经由设置在第一半导体元件104的侧面110和第二半导体元件206的侧面212之间的第一黏着层108彼此黏着，而第一半导体元件104及第二半导体元件206藉由一第二黏着层设置在基板102上。
请参照图3，其绘示根据本发明一实施例的半导体封装结构300的示意图。半导体封装结构300与图2所示半导体封装结构200的差异在于，在半导体封装结构300中，第一半导体元件104和第二半导体元件206是以顶面对齐的方式藉由一第二黏着层设置在基板202上。并且，基板202可具有一凹部114，以对应容纳第一半导体元件104和第二半导体元件206的其中一者。例如图3是绘示凹部114对应容纳第二半导体元件206的例子。
在此实施例中，由于第一半导体元件104和第二半导体元件206的顶面齐平，因此与半导体封装结构200相比，较容易对于半导体封装结构300再加工。举例来说，如果于第一半导体元件104和第二半导体元件206上再形成介电层，则介电层的高度可以是固定的，输入/输出接点的形成因此较容易。
请参照图4，其绘示根据本发明一实施例的半导体封装结构400的示意图。半导体封装结构400与图1所示半导体封装结构100的差异在于，在半导体封装结构400中，第一半导体元件104和第二半导体元件106是以倒晶(flip-chip)的方式设置在基板102上。
请参照图5，其绘示根据本发明一实施例的半导体封装结构500的示意图。半导体封装结构500与图4所示半导体封装结构400的差异在于，第一半导体元件104和第二半导体元件206为具有不同厚度的元件。在此实施例中，第一半导体元件104和第二半导体元件206底面对齐，而以倒晶的方式设置在基板102上。
请参照图6，其绘示根据本发明一实施例的半导体封装结构600的示意图。半导体封装结构600与图5所示半导体封装结构500的差异在于，在半导体封装结构600中，第一半导体元件104和第二半导体元件206顶面对齐，而以倒晶的方式设置在基板202上。并且，基板202可具有一凹部114，以对应容纳第一半导体元件104和第二半导体元件206的其中一者。例如图6是绘示凹部114对应容纳第二半导体元件206的例子。
如图6所示，在此实施例中，由于第一半导体元件104和第二半导体元件206的顶面齐平，因此与半导体封装结构500相比，较容易对于半导体封装结构600再加工。举例来说，如果于第一半导体元件104和第二半导体元件206上再形成介电层，则介电层的高度可以是固定的，输入/输出接点的形成因此较容易。
图7A～7E是根据本发明一实施例的半导体封装结构的制造方法的示意图。在此实施例中，第一黏着层例如是使用晶片接合膜。
请参照图7A，在工作台116上，第一半导体元件104和第二半导体元件106分别设置于一晶片接合膜118的相对侧。分别以吸嘴120、122来控制第一半导体元件104和第二半导体元件106的移动，使第一半导体元件104和第二半导体元件106接近晶片接合膜118，而以侧面110和侧面112分别接触晶片接合膜118的相对表面124、126。在此实施例中，晶片接合膜118的厚度可小于20微米。
请参照图7B，以加热器128硬化晶片接合膜118接触于第一半导体元件104和第二半导体元件106之间的部分。
请参照图7C，以切割器130切割晶片接合膜118，以除去晶片接合膜118未接触第一半导体元件104和第二半导体元件106的部分，亦即，晶片接合膜118作为第一黏着层108以外的部分。切割器130例如可使用激光切割器。
可以重复多次图7A～7C所示步骤，以晶片接合膜118作为第一黏着层108，黏接多个半导体元件。
此外，由于晶片接合膜118的厚度可以固定，位于不同半导体元件之间的第一黏着层108的厚度也可以固定一致，进而提高半导体元件之间间距的稳定度。并且，晶片接合膜118的厚度可小于20微米，因此半导体元件之间的间距可以降低至小于20微米。
请参照图7D，至此已完成以第一黏着层108黏着第一半导体元件104的侧面110和第二半导体元件106的侧面112的步骤。以吸嘴120、122控制第一半导体元件104和第二半导体元件106，使其离开工作台116，以进行接下来的步骤。
请参照图7E，将彼此黏着的第一半导体元件104和第二半导体元件106一起配置在基板102上，形成半导体封装结构100。在此一配置步骤中，可先进行第一半导体元件104和第二半导体元件106整体的对位，再移动第一半导体元件104和第二半导体元件106整体至基板102上。由于只需进行一次对位，因此可有效地减少黏晶机的作业时间，进而提高黏晶机的稼动率。对位的进行例如可使用电荷耦合元件(ChargeCoupledDevice,CCD)。
并且，在将第一半导体元件104和第二半导体元件106配置至基板102之后，可再进行一烘烤步骤，以将第一半导体元件104和第二半导体元件106固定于基板102上。由于只需进行一次接合，因此可有效地减少黏晶机的作业时间，进而提高黏晶机的稼动率。
虽然图7A～7E是绘示形成半导体封装结构100的例子，但此一制造方法亦可用于形成半导体封装结构200～600。
图8A～8E是根据本发明另一实施例的半导体封装结构的制造方法的示意图。在此实施例中，第一黏着层例如是使用黏胶。
请参照图8A，利用喷嘴132，将一黏胶134喷涂到以吸嘴120控制的第一半导体元件104的侧面110上，形成第一黏着层108。黏胶134例如包括环氧树脂。并且，可控制黏胶134的喷涂量，使得所形成的第一黏着层108的厚度小于20微米。
请参照图8B，在工作台116上，分别以吸嘴120、122来控制第一半导体元件104和第二半导体元件106的移动，使得第一半导体元件104以喷涂有黏胶134(亦即具有第一黏着层108)的侧面110，接触第二半导体元件106的侧面112。
请参照图8C，以加热器128硬化形成第一黏着层108的黏胶134。
可以重复多次图8A～8C所示步骤，以由黏胶134形成的第一黏着层108黏接多个半导体元件。
此外，由于黏胶134的喷涂量可以固定，位于不同半导体元件之间的第一黏着层108的厚度也可以固定一致，进而提高半导体元件之间间距的稳定度。并且，第一黏着层108的厚度可控制在小于20微米，因此半导体元件之间的间距可以降低至小于20微米。
请参照图8D，至此已完成以第一黏着层108黏着第一半导体元件104的侧面110和第二半导体元件106的侧面112的步骤。以吸嘴120、122控制第一半导体元件104和第二半导体元件106，使其离开工作台116，以进行接下来的步骤。
请参照图8E，将彼此黏着的第一半导体元件104和第二半导体元件106一起配置在基板102上，形成半导体封装结构100。在此一配置步骤中，亦可先进行第一半导体元件104和第二半导体元件106整体的对位，再移动第一半导体元件104和第二半导体元件106整体至基板102上。由于只需进行一次对位，因此可有效地减少黏晶机的作业时间，进而提高黏晶机的稼动率。对位的进行例如可使用电荷耦合元件。
同样地，在将第一半导体元件104和第二半导体元件106配置至基板102之后，可再进行一烘烤步骤，以将第一半导体元件104和第二半导体元件106固定于基板102上。由于只需进行一次接合，因此可有效地减少黏晶机的作业时间，进而提高黏晶机的稼动率。
并且，虽然图8A～8E是绘示形成半导体封装结构100的例子，但此一制造方法亦可用于形成半导体封装结构200～600。
本发明以上述实施例揭露的半导体封装结构及半导体封装结构的制造方法，可用于如多晶扇出式及内埋式元件等各种终端应用，并进而提升产品竞争力。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
一基板；
一第一半导体元件，设置在所述基板上，所述第一半导体元件具有一侧面；
一第二半导体元件，相邻于所述第一半导体元件设置在所述基板上，所述第二半导体元件具有相对于所述第一半导体元件的所述侧面的一侧面；以及
一第一黏着层，设置在所述第一半导体元件和所述第二半导体元件之间，仅用于黏着所述第一半导体元件的所述侧面和所述第二半导体元件的所述侧面。
2.如权利要求1所述的半导体封装结构，其特征在于，所述第一半导体元件和所述第二半导体元件为晶片或被动元件。
3.如权利要求1所述的半导体封装结构，其特征在于，所述第一黏着层为晶片接合膜或黏胶层。
4.如权利要求1所述的半导体封装结构，其特征在于，所述第一半导体元件和所述第二半导体元件之间的间距小于20微米。
5.如权利要求1所述的半导体封装结构，其特征在于，所述基板具有一凹部，所述凹部对应容纳所述第一半导体元件和所述第二半导体元件的其中一者。
6.一种半导体封装结构的制造方法，其特征在于，包括：
黏着一第一半导体元件的一侧面和一第二半导体元件的一侧面；以及
将彼此黏着的所述第一半导体元件和所述第二半导体元件一起配置在一基板上。
7.如权利要求6所述的半导体封装结构的制造方法，其特征在于，将所述第一半导体元件和所述第二半导体元件配置在所述基板上的步骤包括：
进行所述第一半导体元件和所述第二半导体元件整体的对位；以及
移动所述第一半导体元件和所述第二半导体元件整体至所述基板上。
8.如权利要求6所述的半导体封装结构的制造方法，其特征在于，在将所述第一半导体元件和所述第二半导体元件配置在所述基板上的步骤之后，更包括：
进行烘烤步骤以将所述第一半导体元件和所述第二半导体元件固定于所述基板上。
9.如权利要求6所述的半导体封装结构的制造方法，其特征在于，黏着所述第一半导体元件的所述侧面和所述第二半导体元件的所述侧面的步骤包括：
以所述第一半导体元件的所述侧面和所述第二半导体元件的所述侧面分别接触一晶片接合膜的相对二表面；
硬化所述晶片接合膜接触于所述第一半导体元件和所述第二半导体元件之间的部分；以及
切割所述晶片接合膜，以除去所述晶片接合膜未接触所述第一半导体元件和所述第二半导体元件的部分。
10.如权利要求6所述的半导体封装结构的制造方法，其特征在于，黏着所述第一半导体元件的所述侧面和所述第二半导体元件的所述侧面的步骤包括：
将一黏胶喷涂到所述第一半导体元件的所述侧面上；
以喷涂有所述黏胶的所述第一半导体元件的所述侧面接触所述第二半导体元件的所述侧面；以及
硬化所述黏胶。
CN201310056183.4A 2013-02-21 2013-02-21 半导体封装结构及其制造方法 Active CN103151317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310056183.4A CN103151317B (zh) 2013-02-21 2013-02-21 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310056183.4A CN103151317B (zh) 2013-02-21 2013-02-21 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103151317A CN103151317A (zh) 2013-06-12
CN103151317B true CN103151317B (zh) 2015-12-23

Family

ID=48549300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310056183.4A Active CN103151317B (zh) 2013-02-21 2013-02-21 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103151317B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447059B (en) * 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
CN101241902A (zh) * 2007-02-07 2008-08-13 矽品精密工业股份有限公司 多芯片的半导体封装件及其制法
CN102790042A (zh) * 2012-07-12 2012-11-21 日月光半导体制造股份有限公司 半导体芯片堆叠构造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146984C (zh) * 1996-10-30 2004-04-21 日立化成工业株式会社 半导体封装用芯片支持基片、半导体装置及其制造方法
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447059B (en) * 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
CN101241902A (zh) * 2007-02-07 2008-08-13 矽品精密工业股份有限公司 多芯片的半导体封装件及其制法
CN102790042A (zh) * 2012-07-12 2012-11-21 日月光半导体制造股份有限公司 半导体芯片堆叠构造

Also Published As

Publication number Publication date
CN103151317A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
US9023716B2 (en) Methods for processing substrates
US10134717B2 (en) Semiconductor package, semiconductor device and method of forming the same
US9773660B2 (en) Wafer processing methods
CN103117250B (zh) 用于载具剥离的方法
US9076701B2 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
CN103199187B (zh) 一种发光二极管封装基板与封装结构及其制作方法
CN103426832B (zh) 芯片封装体及其形成方法
CN104867859A (zh) 包括电介质材料的半导体器件
US20090200684A1 (en) Flip chip package with shelf and method of manufactguring there of
CN103420322B (zh) 晶片封装体及其形成方法
CN103151317B (zh) 半导体封装结构及其制造方法
CN106800273A (zh) 一种在基片背面形成标记的方法
US8324105B2 (en) Stacking method and stacking carrier
CN106328546B (zh) 一种半导体器件及其制造方法、电子装置
US20070087532A1 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
CN204136258U (zh) 一种切割机卡具
US9177862B2 (en) Semiconductor stack structure and fabrication method thereof
CN106847739A (zh) 一种绝缘体上硅材料的制造方法
CN103794523A (zh) 一种晶圆临时键合方法
CN104037135A (zh) 晶片封装体及其形成方法
CN109390292A (zh) 电子封装件及其制法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
CN103219296B (zh) 用于半导体封装的多功能膜及其制造方法
US20160118273A1 (en) Semiconductor package and method of manufacturing the same
CN106298493A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant