CN103426832B - 芯片封装体及其形成方法 - Google Patents

芯片封装体及其形成方法 Download PDF

Info

Publication number
CN103426832B
CN103426832B CN201310190282.1A CN201310190282A CN103426832B CN 103426832 B CN103426832 B CN 103426832B CN 201310190282 A CN201310190282 A CN 201310190282A CN 103426832 B CN103426832 B CN 103426832B
Authority
CN
China
Prior art keywords
chip
wall
chip packing
wafer
covered substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310190282.1A
Other languages
English (en)
Other versions
CN103426832A (zh
Inventor
林柏伸
刘沧宇
何彦仕
何志伟
梁裕民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN103426832A publication Critical patent/CN103426832A/zh
Application granted granted Critical
Publication of CN103426832B publication Critical patent/CN103426832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种芯片封装体及其形成方法，该芯片封装体包括：一芯片，包括：一半导体基底，具有一第一表面及一第二表面；一元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及一导电垫结构，设置于该介电层之中，且电性连接该元件区；一覆盖基板，设置于该芯片上；以及一间隔层，设置于该芯片与该覆盖基板之间，其中该间隔层、该芯片、及该覆盖基板共同于该元件区上围出一空腔，且该间隔层直接接触该芯片，而无任何粘着胶设置于该芯片与该间隔层之间。本发明所提供的芯片封装技术可缩减芯片封装体的尺寸、可大量生产芯片封装体、可确保芯片封装体的品质、及/或可降低制程成本与时间。

Description

芯片封装体及其形成方法
技术领域
本发明有关于芯片封装体及其形成方法，且特别是有关于以晶片级封装制程所形成的芯片封装体。
背景技术
芯片封装制程是形成电子产品过程中的一重要步骤。芯片封装体除了将芯片保护于其中，使免受外界环境污染外，还提供芯片内部电子元件与外界的电性连接通路。
如何缩减芯片封装体的尺寸、大量生产芯片封装体、确保芯片封装体的品质、及降低制程成本与时间已成为重要课题。
发明内容
本发明一实施例提供一种芯片封装体，包括：一芯片，包括：一半导体基底，具有一第一表面及一第二表面；一元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及一导电垫结构，设置于该介电层之中，且电性连接该元件区；一覆盖基板，设置于该芯片上；以及一间隔层，设置于该芯片与该覆盖基板之间，其中该间隔层、该芯片及该覆盖基板共同于该元件区上围出一空腔，且该间隔层直接接触该芯片，而无任何粘着胶设置于该芯片与该间隔层之间。
本发明一实施例提供一种芯片封装体的形成方法，包括：提供一晶片，包括：一半导体基底，具有一第一表面及一第二表面；多个元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及多个导电垫结构，设置于该介电层之中，且每一所述导电垫结构对应地电性连接其中一所述元件区；提供一覆盖基板；于该晶片上或该覆盖基板上形成一间隔层；将该覆盖基板设置于该晶片上而使该间隔层位于该晶片与该覆盖基板之间，其中该间隔层、该晶片、及该覆盖基板共同围出多个空腔，每一所述空腔对应地位于其中一所述元件区之上，且该间隔层直接接触该晶片，而无任何粘着胶设置于该晶片与该间隔层之间；以及沿着该晶片的多个预定切割道进行一切割制程以形成彼此分离的多个芯片封装体。
本发明所提供的芯片封装技术可缩减芯片封装体的尺寸、可大量生产芯片封装体、可确保芯片封装体的品质、及/或可降低制程成本与时间。
附图说明
图1A-1F显示根据本发明一实施例的芯片封装体的制程剖面图。
图2A及2B分别显示根据本发明实施例的芯片封装体的俯视图。
图3A-3F显示根据本发明一实施例的芯片封装体的制程剖面图。
图4A-4C分别显示根据本发明实施例的芯片封装体的剖面图。
图5A-5B显示根据本发明一实施例的芯片封装体的制程剖面图。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。本领域技术人员自本发明的申请专利范围中所能推及的所有实施方式皆属本发明书所欲揭露的内容。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的芯片封装体可用以封装各种芯片。例如，其可用于封装各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem；MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶片级封装(waferscalepackage；WSP)制程对影像感测元件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)喷墨头(inkprinterheads)、或功率金属氧化物半导体场效应晶体管模组(powerMOSFETmodules)等半导体芯片进行封装。
上述晶片级封装制程主要指在晶片阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体芯片重新分布在一承载晶片上，再进行封装制程，亦可称之为晶片级封装制程。另外，上述晶片级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶片，以形成多层集成电路(multi-layerintegratedcircuitdevices)的芯片封装体。在一实施中，上述切割后的封装体为一芯片尺寸封装体(CSP；chipscalepackage)。芯片尺寸封装体(CSP)的尺寸可仅略大于所封装的芯片。例如，芯片尺寸封装体的尺寸不大于所封装芯片的尺寸的120％。
图1A-1F显示根据本发明一实施例的芯片封装体的制程剖面图。如图1A所示，提供晶片10。晶片10可为半导体晶片，例如硅晶片。晶片10可包括半导体基底100，其具有表面100a及表面100b。晶片10可具有多个预定切割道SC。晶片10还可包括多个元件区102，其形成于半导体基底100之中。元件区102中可形成有各种元件，例如是光电元件。光电元件可例如为影像感测元件或发光元件。
晶片10还可包括设置于半导体基底100的表面100a上的介电层106以及设置于介电层106之中的多个导电垫结构104。每一导电垫结构104对应地电性连接其中一元件区102。在一实施例中，可选择性于元件区102上设置光学构件108。光学构件108可包括透镜及/或彩色滤光层。
接着，提供覆盖基板110。覆盖基板110可具有类似于晶片10的尺寸与轮廓。覆盖基板110可为透明基板，例如玻璃基板。在一实施例中，覆盖基板110为IR玻璃基板。
接着，可于晶片10上或覆盖基板110上形成一间隔层112。在图1的实施例中，间隔层112形成于覆盖基板110上。间隔层112的材质可包括(但不限于)环氧树脂、硅胶基高分子、或前述的组合。在一实施例中，间隔层112本身可具有粘性而可直接接合于覆盖基板110或晶片10上。此外，可通过固化制程(例如，加热制程及/或照光制程)硬化间隔层112。在一实施例中，间隔层112包括光阻材料而可通过曝光及显影制程而图案化。
例如，在一实施例中，可通过喷涂制程或旋转涂布制程于覆盖基板110上形成间隔材料层(未显示)。接着，可对间隔材料层进行曝光制程及显影制程而将之图案化为如图1A所示的间隔层112。在另一实施例中，形成间隔层112的步骤可包括进行多次的沉积制程、曝光制程、及显影制程以形成多层的图案化材料层的堆叠。在此情形下，间隔层112可包括多个材料层的堆叠。这些材料层的材质可彼此相同，并彼此间具有界面。在一实施例中，界面可经由光学检测探知或可经由电子显微镜观察。在另一实施例中，这些材料层的材质可不完全相同。
接着，如图1B所示，将覆盖基板110设置于晶片10上而使间隔层位于晶片10与覆盖基板110之间。在一实施例中，由于间隔层112具有粘性，因此可接合晶片10。接着，可选择性对间隔层112进行固化。间隔层112、晶片10、及覆盖基板110可共同围出多个空腔109。每一空腔109可对应地位于其中一元件区102之上。光学构件108可位于空腔109之中。间隔层112可直接接触晶片10，而无任何粘着胶设置于晶片10与间隔层112之间。在一实施例中，晶片10可包括半导体基底100上的光学层(未显示，例如为彩色滤光层)或半导体基底100上的平坦层(未显示)。在此情形下，间隔层112可直接接触半导体基底100、介电层106、半导体基底100上的光学层、或半导体基底100上的平坦层。由于无任何粘着胶设置于间隔层112的两端，可避免半导体基底100与覆盖基板110之间产生位移。此外，还能避免粘着胶污染元件区102上的光学构件108。
本发明实施例不限于此。在另一实施例中，如图5A-5B所示，间隔层112先形成于晶片10之上。接着，可将覆盖基板110接合于间隔层112之上。
如图1B所示，在一实施例中，间隔层112在表面100a上的投影位于导电垫结构104在表面100a上的投影与元件区102在表面100a上的投影之间。在一实施例中，间隔层112在表面100a上的投影不与导电垫结构104在表面100a上的投影重叠。即，间隔层112不位于导电垫结构104的正上方。
如图1C所示，可接着选择性薄化晶片10。例如，可以覆盖基板110为支撑，对半导体基底100的表面100b进行薄化制程以将半导体基底100薄化至适当厚度。适合的薄化制程可为机械研磨制程、蚀刻制程、化学机械研磨制程、或前述的组合。
如图1D所示，在一实施例中，可选择性将晶片10设置于支撑基底118上。例如，可通过粘着层116接合晶片10及支撑基底118。支撑基底118例如可为半导体基底、陶瓷基底、高分子基底、或前述的组合。在一实施例中，支撑基底118为玻璃基底。玻璃基底(例如具100μm的厚度)除了有支撑效用外，本身还可防止与晶片10之间产生寄生电容效应，并可抑制射频噪声(RFNoise)。
接着，可沿着晶片10的多个预定切割道SC进行切割制程以形成彼此分离的多个芯片封装体。切割制程可为单一次切割或分段切割。如图1D所示，可先进行第一切割以移除部分的覆盖基板110而露出晶片10。在一实施例中，第一切割还移除了部分的间隔层112而于间隔层112中形成至少一凹陷113。在一实施例中，间隔层112的侧边(例如，凹陷113的侧壁)可与覆盖基板110的侧边大抵共平面。此外，在一实施例中，第一切割可包括分次切割移除第一部分及第二部分的覆盖基板110而使第一部分及第二部分之间的覆盖基板110自然脱离。例如，可使用切割刀片500，分次切割切割道SC左侧的部分的覆盖基板110及右侧的部分的覆盖基板110而使中间部分的覆盖基板110自然脱离。经第一切割之后，可于覆盖基板110中形成露出晶片10的开口114。然而，应注意的是，本发明实施例不限于此。在其他实施例中，可采用较宽的切割刀片于单次切割中形成出开口114。
接着，如图1E所示，可进行第二切割以移除部分的晶片10而形成出彼此分离的多个芯片封装体。接着，可选择性移除支撑基底118。或者，如图1F所示，可切割移除部分的支撑基底118，使多个芯片封装体下方的支撑基底118亦彼此分离。芯片封装体中的芯片(其切割自晶片)可包括半导体基底100、元件区102、介电层106、及导电垫结构104。在一实施例中，支撑基底118的侧边不与芯片的侧边共平面。
图2A及2B分别显示根据本发明实施例的芯片封装体的俯视图，其中相同或相似的标号用以标示相同或相似的元件。如图2A所示，在一实施例中，芯片封装体的覆盖基板110的面积可小于支撑基底118。此外，覆盖基板110的中心点可不与支撑基底118的中心点重叠。即，覆盖基板110可不设置于支撑基底118的中心区域。例如，在图2A的例子中，覆盖基板110设置于支撑基底118的左上方区域之上。在另一实施例中，如图2B所示，覆盖基板110的侧边可不平行于支撑基底118的任一侧边。
图3A-3F显示根据本发明一实施例的芯片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。如图3A-3C所示，可以类似于图1A-1C所述的方法，形成图3C所示的结构。接着，可选择性将晶片10设置于支撑基底上。在一实施例中，支撑基底可为切割胶带200，如图3D所示。
接着，可沿着晶片10的多个预定切割道SC进行切割制程以形成彼此分离的多个芯片封装体。切割制程可为单一次切割或分段切割。如图3E所示，可先进行第一切割以移除部分的覆盖基板110而露出晶片10。在一实施例中，第一切割还移除了部分的间隔层112而于间隔层112中形成至少一凹陷113。在一实施例中，间隔层112的侧边(例如，凹陷113的侧壁)可与覆盖基板110的侧边大抵共平面。在一实施例中，可采用较宽的切割刀片500’于单次切割中形成出露出晶片10的开口114。
然而，应注意的是，本发明实施例不限于此。在其他实施例中，第一切割可包括分次切割移除第一部分及第二部分的覆盖基板110而使第一部分及第二部分之间的覆盖基板110自然脱离。例如，可使用切割刀片，分次切割切割道SC左侧的部分的覆盖基板110及右侧的部分的覆盖基板110而使中间部分的覆盖基板110自然脱离。
接着，如图3F所示，可进行第二切割以移除部分的晶片10而形成出彼此分离的多个芯片封装体。接着，可选择性移除切割胶带200，并取下芯片封装体。
本发明实施例可有许多变化。例如，图4A-4C分别显示根据本发明实施例的芯片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图4A所示，在一实施例中，间隔层112中形成有孔洞402。孔洞402可例如贯穿间隔层112。或者，间隔层112中可形成有孔洞402’，其未贯穿间隔层112。此外，如图4B所示，间隔层112的凹陷113’的侧壁可不与覆盖基板110的侧边共平面。间隔层112可为由多次的沉积制程、曝光制程、及显影制程所形成的多层的图案化材料层的堆叠。或者，间隔层112亦可为单层的图案化间隔材料层。
本发明实施例所提供的芯片封装技术可缩减芯片封装体的尺寸、可大量生产芯片封装体、可确保芯片封装体的品质、及/或可降低制程成本与时间。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中的符号简单说明如下：
10：晶片
100：半导体基底
100a、100b：表面
102：元件区
104：导电垫结构
106：介电层
108：光学构件
109：空腔
110：覆盖基板
112：间隔层
113、113’：凹陷
114：开口
116：粘着层
118：支撑基底
200：切割胶带
402、402’：孔洞
500、500’：切割刀片
SC：切割道。

Claims (27)

1.一种芯片封装体，其特征在于，包括：
一芯片，包括：
一半导体基底，具有一第一表面及一第二表面；
一元件区，形成于该半导体基底之中；
一介电层，设置于该第一表面上；以及
一导电垫结构，设置于该介电层之中，且电性连接该元件区；
一覆盖基板，设置于该芯片上；以及
一间隔层，设置于该芯片与该覆盖基板之间，其中该间隔层、该芯片及该覆盖基板共同于该元件区上围出一空腔，该间隔层直接接触该芯片，而无任何粘着胶设置于该芯片与该间隔层之间，且该间隔层在该第一表面上的投影不与该导电垫结构在该第一表面上的投影重叠。
2.根据权利要求1所述的芯片封装体，其特征在于，该覆盖基板为一透光基板。
3.根据权利要求1所述的芯片封装体，其特征在于，该间隔层在该第一表面上的投影位于该导电垫结构在该第一表面上的投影与该元件区在该第一表面上的投影之间。
4.根据权利要求1所述的芯片封装体，其特征在于，该间隔层直接接触该覆盖基板。
5.根据权利要求1所述的芯片封装体，其特征在于，该间隔层具有一凹陷，且该间隔层的一侧边与该覆盖基板的一侧边大抵共平面。
6.根据权利要求5所述的芯片封装体，其特征在于，该间隔层的该侧边为该凹陷的一侧壁。
7.根据权利要求5所述的芯片封装体，其特征在于，还包括一孔洞，位于该间隔层之中。
8.根据权利要求7所述的芯片封装体，其特征在于，该孔洞贯穿该间隔层。
9.根据权利要求1所述的芯片封装体，其特征在于，还包括一支撑基底，设置于该半导体基底的该第二表面上。
10.根据权利要求9所述的芯片封装体，其特征在于，该支撑基底的一侧边不与该芯片的一侧边共平面。
11.根据权利要求10所述的芯片封装体，其特征在于，该支撑基底为一玻璃基底。
12.根据权利要求11所述的芯片封装体，其特征在于，该覆盖基板的面积小于该支撑基底的面积。
13.根据权利要求12所述的芯片封装体，其特征在于，该覆盖基板的一侧边不平行于该支撑基底的任一侧边。
14.根据权利要求12所述的芯片封装体，其特征在于，该覆盖基板的中心点不与该支撑基底的中心点重叠。
15.根据权利要求1所述的芯片封装体，其特征在于，还包括一光学构件，设置于该元件区上，且位于该空腔之中。
16.根据权利要求1所述的芯片封装体，其特征在于，该间隔层直接接触该芯片的该半导体基底、该介电层、该半导体基底上的一光学层、或该半导体基底上的一平坦层。
17.根据权利要求1所述的芯片封装体，其特征在于，该间隔层包括多个材料层的堆叠。
18.一种芯片封装体的形成方法，其特征在于，包括：
提供一晶片，该晶片包括：一半导体基底，具有一第一表面及一第二表面；多个元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及多个导电垫结构，设置于该介电层之中，且每一所述导电垫结构对应地电性连接其中一所述元件区；
提供一覆盖基板；
于该晶片上或该覆盖基板上形成一间隔层，其中该间隔层在该第一表面上的投影不与所述多个导电垫结构在该第一表面上的投影重叠；
将该覆盖基板设置于该晶片上而使该间隔层位于该晶片与该覆盖基板之间，其中该间隔层、该晶片及该覆盖基板共同围出多个空腔，每一所述空腔对应地位于其中一所述元件区之上，且该间隔层直接接触该晶片，而无任何粘着胶设置于该晶片与该间隔层之间；以及
沿着该晶片的多个预定切割道进行一切割制程以形成彼此分离的多个芯片封装体。
19.根据权利要求18所述的芯片封装体的形成方法，其特征在于，在进行该切割制程之前，还包括将该晶片设置于一支撑基底之上。
20.根据权利要求19所述的芯片封装体的形成方法，其特征在于，该支撑基底包括一玻璃基底。
21.根据权利要求19所述的芯片封装体的形成方法，其特征在于，该支撑基底包括一切割胶带。
22.根据权利要求19所述的芯片封装体的形成方法，其特征在于，在将该晶片设置于该支撑基底上之前，还包括薄化该晶片。
23.根据权利要求18所述的芯片封装体的形成方法，其特征在于，该切割制程包括：
进行一第一切割以移除部分的该覆盖基板而露出该晶片；以及
进行一第二切割以移除部分的该晶片而形成所述芯片封装体。
24.根据权利要求23所述的芯片封装体的形成方法，其特征在于，该第一切割还移除了部分的该间隔层而于该间隔层中形成至少一凹陷。
25.根据权利要求24所述的芯片封装体的形成方法，其特征在于，该至少一凹陷的侧壁与该覆盖基板的一侧边大抵共平面。
26.根据权利要求23所述的芯片封装体的形成方法，其特征在于，该第一切割包括分次切割移除一第一部分及一第二部分的该覆盖基板而使该第一部分及该第二部分之间的该覆盖基板自然脱离。
27.根据权利要求18所述的芯片封装体的形成方法，其特征在于，形成该间隔层的步骤包括进行多次的沉积制程、曝光制程及显影制程以形成多层的图案化材料层堆叠。
CN201310190282.1A 2012-05-21 2013-05-21 芯片封装体及其形成方法 Active CN103426832B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261649870P 2012-05-21 2012-05-21
US61/649,870 2012-05-21

Publications (2)

Publication Number Publication Date
CN103426832A CN103426832A (zh) 2013-12-04
CN103426832B true CN103426832B (zh) 2016-04-20

Family

ID=49580671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190282.1A Active CN103426832B (zh) 2012-05-21 2013-05-21 芯片封装体及其形成方法

Country Status (3)

Country Link
US (1) US9153528B2 (zh)
CN (1) CN103426832B (zh)
TW (1) TWI509753B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
CN104037135B (zh) * 2013-03-07 2017-09-22 精材科技股份有限公司 晶片封装体及其形成方法
CN115636583A (zh) * 2014-04-07 2023-01-24 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
TWI564975B (zh) * 2014-04-09 2017-01-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9505607B2 (en) 2015-03-27 2016-11-29 Intel Corporation Methods of forming sensor integrated packages and structures formed thereby
CN105097861A (zh) * 2015-08-11 2015-11-25 华天科技（昆山）电子有限公司 图像传感器的晶圆级封装方法
CN112034017A (zh) * 2020-09-16 2020-12-04 电子科技大学 一种基于晶圆级封装的微型热导检测器及其制备方法
TWI773015B (zh) * 2020-12-14 2022-08-01 華邦電子股份有限公司 封裝結構及其製造方法
CN113675101B (zh) * 2021-10-20 2021-12-21 深圳新声半导体有限公司 用于芯片封装的方法和芯片颗粒

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312200A (zh) * 2007-05-23 2008-11-26 采钰科技股份有限公司 影像感测装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US8581386B2 (en) 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312200A (zh) * 2007-05-23 2008-11-26 采钰科技股份有限公司 影像感测装置及其制造方法

Also Published As

Publication number Publication date
US9153528B2 (en) 2015-10-06
US20130307137A1 (en) 2013-11-21
TWI509753B (zh) 2015-11-21
CN103426832A (zh) 2013-12-04
TW201349403A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
CN103426832B (zh) 芯片封装体及其形成方法
CN102244047B (zh) 晶片封装体及其形成方法
CN103107153B (zh) 晶片封装体及其形成方法
CN103515334A (zh) 晶片封装体及其形成方法、半导体结构的形成方法
CN102683311B (zh) 晶片封装体及其形成方法
CN102270618B (zh) 晶片封装体
CN102856336B (zh) 晶片封装体及其形成方法
CN102386197B (zh) 影像感测晶片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN103681537A (zh) 晶片封装体及其形成方法
CN103390601B (zh) 晶片封装体及其形成方法
CN103107157B (zh) 晶片封装体及其形成方法
CN102543922B (zh) 晶片封装体及其形成方法
CN102751266B (zh) 芯片封装体及其形成方法
CN104347576A (zh) 晶片封装体及其制造方法
CN103426838A (zh) 晶片封装体及其形成方法
CN111362228B (zh) 封装方法及封装结构
CN102800656B (zh) 晶片封装体、晶片封装体的形成方法以及封装晶圆
CN102832180B (zh) 晶片封装体及其形成方法
CN104979426A (zh) 晶片封装体的制造方法
CN102623424B (zh) 晶片封装体及其形成方法
CN102311093B (zh) 晶片封装体的形成方法
CN103420322B (zh) 晶片封装体及其形成方法
CN105271100A (zh) 用于气密密封的薄膜结构
CN111377392B (zh) Mems封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant