CN102270618B - 晶片封装体 - Google Patents

晶片封装体 Download PDF

Info

Publication number
CN102270618B
CN102270618B CN201110153594.6A CN201110153594A CN102270618B CN 102270618 B CN102270618 B CN 102270618B CN 201110153594 A CN201110153594 A CN 201110153594A CN 102270618 B CN102270618 B CN 102270618B
Authority
CN
China
Prior art keywords
light shield
substrate
shield layer
layer
wafer encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110153594.6A
Other languages
English (en)
Other versions
CN102270618A (zh
Inventor
刘沧宇
颜裕林
许传进
林柏伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102270618A publication Critical patent/CN102270618A/zh
Application granted granted Critical
Publication of CN102270618B publication Critical patent/CN102270618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光学元件，介于该基底的该第一表面与该第二表面之间；一防焊层，形成于该基底的该第二表面上，该防焊层具有至少一开口；至少一导电凸块，形成于该防焊层的该开口之中，并电性连接该光学元件；以及一遮光层，形成于该防焊层之上，且延伸于该防焊层的该开口的一侧壁上。本发明所述的晶片封装体中的遮光层不仅可防止水气进入封装体的内部以及避免形成导电凸块时发生“漏锡”现象，还可提供较为平滑的表面轮廓，以使导电凸块稳固地形成于防焊层的开口中。

Description

晶片封装体
技术领域
本发明有关于晶片封装体，且特别是有关于光学感测晶片或发光晶片的封装体。
背景技术
光感测元件或发光元件等光电元件在撷取影像或照明的应用中扮演着重要的角色，这些光电元件均已广泛地应用于例如是数字相机(digitalcamera)、数字摄录象机(digitalvideorecorder)、移动电话(mobilephone)、太阳能电池、屏幕、照明设备等的电子元件中。
随着科技的演进，对于光感测元件的感测精准度或发光元件的发光精准度的需求也随之提高。
发明内容
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光学元件，介于该基底的该第一表面与该第二表面之间；一防焊层，形成于该基底的该第二表面上，该防焊层具有至少一开口；至少一导电凸块，形成于该防焊层的该开口之中，并电性连接该光学元件；以及一遮光层，形成于该防焊层之上，且延伸于该防焊层的该开口的一侧壁上。
本发明所述的晶片封装体，还包括一导电层，形成于该基底的该第二表面上，其中该导电层与该导电凸块电性接触，并与该光学元件电性连接。
本发明所述的晶片封装体，该遮光层与该导电层直接接触。
本发明所述的晶片封装体，还包括至少一第二遮光层，形成于该基底的该第二表面上。
本发明所述的晶片封装体，该第二遮光层位于该基底与该防焊层之间。
本发明所述的晶片封装体，该第二遮光层的厚度小于该遮光层的厚度。
本发明所述的晶片封装体，该第二遮光层进一步延伸于该基底的一侧壁上。
本发明所述的晶片封装体，该第二遮光层的厚度小于该遮光层的厚度。
本发明所述的晶片封装体，还包括一透明基底，设置于该基底的该第一表面上，且其中该第二遮光层进一步延伸于该透明基底的一侧壁上。
本发明所述的晶片封装体，该遮光层进一步延伸于该基底的一侧壁上。
本发明所述的晶片封装体，还包括一透明基底，设置于该基底的该第一表面上，且其中该遮光层进一步延伸于该透明基底的一侧壁上。
本发明所述的晶片封装体，还包括：一透明基底，设置于该基底的该第一表面上；以及一第三遮光层，形成于该透明基底的一表面上。
本发明所述的晶片封装体，该防焊层的一边缘与该基底的一侧壁隔有一预定间距。
本发明另提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光学元件，介于该基底的该第一表面与该第二表面之间；一防焊层，形成于该基底的该第二表面上，该防焊层具有至少一开口；至少一导电凸块，形成于该防焊层的该开口之中，并电性连接该光学元件；一遮光层，形成于该基底的该第二表面上；以及至少一第二遮光层，形成于该基底的该第二表面上。
本发明所述的晶片封装体，该遮光层还形成于该防焊层的一表面上。
本发明所述的晶片封装体，该遮光层延伸于该防焊层的该开口的一侧壁之上。
本发明所述的晶片封装体，该第二遮光层形成于该防焊层与该基底之间。
本发明所述的晶片封装体，该第二遮光层的厚度小于该遮光层的厚度。
本发明所述的晶片封装体，该遮光层不与该第二遮光层直接接触。
本发明所述的晶片封装体，该遮光层进一步延伸于该基底的一侧壁上。
本发明所述的晶片封装体，还包括一透明基底，设置于该基底的该第一表面上，其中该遮光层进一步延伸于该透明基底的一侧壁上。
本发明所述的晶片封装体，还包括一第三遮光层，形成于该基底的一侧壁上。
本发明所述的晶片封装体，该第三遮光层的厚度小于该遮光层的厚度。
本发明所述的晶片封装体，还包括一透明基底，设置于该基底的该第一表面上，其中该第三遮光层进一步延伸于该透明基底的一侧壁上。
本发明所述的晶片封装体，还包括：一透明基底，设置于该基底的该第一表面上；以及一第四遮光层，形成于该透明基底的一表面上。
本发明所述的晶片封装体，该防焊层的一边缘与该基底的一侧壁隔有一预定间距。
本发明又提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一防焊层，形成于该基底的该第二表面上，该防焊层具有至少一开口；至少一导电凸块，形成于该防焊层的该开口之中；以及一绝缘平滑层，形成于该导电凸块与该开口的一侧壁之间。
本发明所述的晶片封装体中的遮光层不仅可防止水气进入封装体的内部以及避免形成导电凸块时发生“漏锡”现象，还可提供较为平滑的表面轮廓，以使导电凸块稳固地形成于防焊层的开口中。
附图说明
图1A至图1D显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A至图2B显示根据本发明一实施例的晶片封装体的制程剖面图。
图3A至图3B显示根据本发明一实施例的晶片封装体的制程剖面图。
图4显示根据本发明一实施例的晶片封装体的剖面图。
图5A及图5B分别显示根据本发明实施例的晶片封装体的剖面图。
图6A显示本案发明人所知的一种凸块结构的剖面图。
图6B显示本发明一实施例的晶片封装体的剖面图。
附图中符号的简单说明如下：
100、600：基底；100a、100b、600a、600b：表面；102：光学元件；103：保护层；104、604：导电垫；105：间隔层；106：透明基底；107：空腔；108、118a、118b、118c：遮光层；110：穿孔；112：绝缘层；114：导电层；116、616：防焊层；120、620：导电凸块；120a：凸块下金属层；202：凹口；618：绝缘平滑层；SC：切割线。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装光感测元件或发光元件。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem；MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage；WSP)制程对影像感测元件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)、喷墨头(inkprinterheads)或功率模组(powermodules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要系指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-1ayerintegratedcircuitdevices)的晶片封装体。
图1A至图1D显示根据本发明一实施例的晶片封装体的一系列制程剖面图。如图1A所示，提供基底100，其具有第一表面100a及第二表面100b。基底100例如为半导体基底或陶瓷基底。在一实施例中，基底100为半导体晶圆(如硅晶圆)而可进行晶圆级封装以节省制程时间与成本。以下以晶圆级封装为例进行说明。
如图1A所示，在一实施例中，至少一光学元件102介于基底100的表面100a与表面100b之间。光学元件102可包括(但不限于)光学感测元件或发光元件。光学感测元件例如是CMOS影像感测元件，而发光元件例如是发光二极管元件。
在一实施例中，基底100的表面100a上还形成有导电垫104。导电垫104例如可与光学元件102或封装体中的其他元件电性连接。在图1A的实施例中，导电垫104形成于表面100a上的保护层(passivationlayer)103之中。保护层103例如可为介电层，如氧化物、氮化物、氮氧化物或前述的组合等。此外，虽然图1A中仅显示出单层的导电垫104。然而，多个导电垫可能彼此堆叠及/或排列于基底100之上。例如，在一实施例中，导电垫104可包括多个彼此堆叠的导电垫、或至少一导电垫、或至少一导电垫与至少一层内连线结构所组成的导电垫结构。
如图1A所示，在一实施例中，可选择性于基底100的表面100a及光学元件102上设置透明基底106。基底100与透明基底106之间可例如隔有间隔层105，其围绕光学元件102而设置。例如，间隔层105可通过粘着层(未显示)而固定于基底100及/或透明基底106上。间隔层105、透明基底106及基底100可共同围绕出一空腔(cavity)107。因此，在一实施例中，光学元件102与透明基底106之间隔有空腔107而不与透明基底106直接接触。
透明基底106可作为光学元件102的保护层，并可允许光线自外界传至光学元件102或使光学元件102所发出的光线可通过透明基底106而传至外界。透明基底106例如可为玻璃基底、石英基底、透明高分子基底或前述的组合等。
如图1A所示，在一实施例中，可选择性于透明基底106的下表面上形成遮光层108。遮光层108的材质可包括任何适于阻挡及/或吸收外界光线的材料，例如可为高分子材料、金属材料或前述的组合。例如，遮光层108可为(但不限于)黑光阻层，其可通过曝光及显影制程而图案化。遮光层108经由图案化后，可覆盖透明基底106的大部分的下表面，而仅使光学元件102正下方的透明基底106露出，可有助于阻挡及/或吸收来自晶片封装体外部的光线，但不至于影响光学元件102的运作。
例如，当光学元件102为影像感测元件时，遮光层108可挡住来自基底100的表面100a侧的光线而避免造成影像噪声。或者，当光学元件102为发光元件时，遮光层108可挡住来自基底100的表面100a侧的光线，以避免晶片封装体所发出的光线的波长及/或强度受到外界光线的影响。
在一实施例中，图案化遮光层108除了具有露出光学元件102正下方的透明基底106的开口之外，还可具有露出预定切割线SC附近的透明基底106的开口。因此，在后续的切割制程中，图案化遮光层108不至于受到切割刀的拉扯而脱落。
如图1B所示，在一实施例中，可选择性于基底100中形成穿孔110。例如，可自基底100的表面100b移除部分的基底100以形成朝表面100a延伸的穿孔110。在一实施例中，穿孔110的底部可露出部分的导电垫104。再者，穿孔110的侧壁可为垂直侧壁或倾斜侧壁。在一实施例中，穿孔110的开口口径由上往下递减。在另一实施例中，穿孔110的开口口径由上往下递增，即在此情形下，穿孔110具有“倒角”结构。此外，在另一实施例中，在形成穿孔110之前，可选择性对基底100进行薄化制程以利后续制程的进行。例如，可以透明基底106为支撑，自基底100的表面100b进行例如是机械研磨或化学机械研磨的薄化制程，以将基底100缩减至一预定厚度。
接着，如图1B所示，在一实施例中，于穿孔110的侧壁及基底100的表面100b上形成绝缘层112。接着，于穿孔110侧壁上的绝缘层112上及表面100b上的绝缘层112上形成导电层114。在一实施例中，导电层114电性连接导电垫104。导电层114可于穿孔110的底部与导电垫104电性接触，并可沿着穿孔110的侧壁向上延伸至表面100b上。
如图1C所示，在一实施例中，可于基底100的表面100b上形成防焊层116(或亦可称为保护层116，protectionlayer116)，其例如可为绿漆或其相似物等。在形成防焊层116之后，可移除部分的防焊层116以形成露出部分的导电层114的开口。在一实施例中，为了使后续的切割制程顺利进行，防焊层116的一边缘与预定切割道SC之间隔有一预定间距。
接着，如图1C所示，于基底100的表面100b上形成遮光层118a。在一实施例中，遮光层118a形成于防焊层116之上，且延伸于防焊层116的开口的侧壁上。遮光层118a的材质可类似于遮光层108。因此，遮光层118a可阻挡及/或吸收来自晶片封装体外部的光线，尤其是来自基底100的表面100b侧的光线，因而可有利于光学元件102的运作。
此外，在一实施例中，由于遮光层118a进一步包覆于防焊层116的开口的侧壁，可防止水气进入封装体的内部而影响封装体的可靠度。再者，包覆于防焊层116的开口的侧壁的遮光层118a还可避免随后形成于开口中的导电凸块发生“漏锡”现象，可确保封装体的品质。遮光层118a还可提供较为平滑的表面轮廓(相较于表面较粗糙的防焊层116)，可使后续形成于防焊层116的开口中的导电凸块较为稳固。例如，导电凸块的凸块下金属层可与表面平滑的遮光层118a有较佳的接着。
接着，如图1D所示，于防焊层116的开口中形成导电凸块120。例如，可先形成凸块下金属层120a，并接着于其上形成导电凸块120。导电凸块120电性连接光学元件102。例如，导电凸块120可通过其下的导电层114而电性连接导电垫104，并进一步电性连接光学元件102。接着，可沿着预定切割道SC进行切割制程以形成多个彼此分离的晶片封装体。在一实施例中，防焊层116的边缘与基底100的侧壁之间隔有一预定间距。
图2A至图2B显示根据本发明另一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。
图2A显示类似于图1C实施例的结构。在一实施例中，可沿着预定切割道SC进行预切割制程以形成凹口202。凹口202例如自基底100上的防焊层116朝基底100的表面100a延伸。例如，凹口202可穿过间隔层105，并延伸进入透明基底106之中。
接着，如图2A所示，于凹口202的侧壁及底部上形成遮光层118c。遮光层118c的材质可相似于遮光层108或118a。在一实施例中，遮光层118c的厚度小于遮光层118a。
如图2B所示，在形成导电凸块120之后，沿预定切割道SC完全切断透明基底106以形成多个彼此分离的晶片封装体。如图2B所示，在此实施例中，晶片封装体还包括遮光层118c，其延伸于基底100的侧壁上。在一实施例中，遮光层118c还进一步延伸于透明基底106的侧壁上。由于遮光层118c进一步覆盖于基底100的侧壁上，可有助于阻挡及/或吸收来自晶片封装体外部的光线而利于光学元件102的运作。此外，遮光层118c覆盖于切割刀曾切割的区域上，因而可盖住于切割制程期间所产生的缺陷或裂缝。经由遮光层118c的修补，有助于提升晶片封装体的品质与可靠度。
此外，虽然在图2B的实施例中，另外形成遮光层118c以覆盖基底100的侧壁，但本发明实施例的实施方式不限于此。在其他实施例中，可在形成凹口202之后才形成遮光层118a及后续的材料层(包括凸块下金属层120a等)。在此情形下，遮光层118a除了形成于防焊层116上之外，还可进一步延伸至基底100的侧壁上，或更进一步延伸至透明基底106的侧壁上。在此情形下，可视情况省略遮光层118c的形成。
图3A至图3B显示根据本发明一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图3A所示，提供有类似于图1B实施例的结构。在形成导电层114之后与形成防焊层之前，于基底100的表面100b上形成遮光层118b。遮光层118b的材质可相似于遮光层108。在一实施例中，遮光层118b直接接触导电层114。
接着，如图3B所示，可以类似于前述实施例的方法，依序于基底100的表面100b上形成防焊层116、遮光层118a、凸块下金属层120a及导电凸块120。在此实施例中，在基底100的表面100b上形成有多层的遮光层，可更佳地阻挡及/或吸收来自晶片封装体外部的光线而利于光学元件102的运作。在一实施例中，遮光层118b的厚度小于遮光层118a的厚度。此外，虽然在图3B的实施例中，基底100的表面100b上仅形成有两层彼此不接触的遮光层，但本发明实施例不限于此。在其他实施例中，基底100的表面100b上可形成有更多彼此间接触或不接触的遮光层。
图4显示根据本发明一实施例的晶片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
图4实施例的晶片封装体类似于图3B的实施例。而且，图4实施例的晶片封装体还包括延伸于基底100的侧壁上的遮光层118c。遮光层118c的厚度一般小于遮光层118a的厚度。遮光层118c的形成方式可类似于图2A及图2B实施例中的遮光层118c。相似地，在另一实施例中，遮光层118a本身可延伸在基底100的侧壁上。在此情形下，遮光层118c的形成可省略。
图5A及图5B分别显示根据本发明实施例的晶片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
图5A实施例所示的晶片封装体类似于图3B的实施例。区别主要在于图5A实施例中的遮光层118a进一步延伸于防焊层116的开口的侧壁上。因此，遮光层118a可进一步避免水气进入封装体中，并避免“漏锡”现象发生。遮光层118a可提供较平滑的表面轮廓，可使后续形成的导电凸块120更为稳固。
图5B实施例的晶片封装体类似于图5A的实施例。区别主要在于图5B实施例的晶片封装体还包括遮光层118c，其延伸于基底100的侧壁上。在一实施例中，遮光层118c还进一步延伸于透明基底106的侧壁上。由于遮光层118c进一步覆盖于基底100的侧壁上，可有助于阻挡及/或吸收来自晶片封装体外部的光线而利于光学元件102的运作。此外，遮光层118c覆盖于切割刀曾切割的区域上，因而可盖住于切割制程期间所产生的缺陷或裂缝。经由遮光层118c的修补，有助于提升晶片封装体的品质与可靠度。此外，相似地，在一实施例中，遮光层118a本身可延伸在基底100的侧壁上。在此情形下，遮光层118c的形成可省略。
图6A显示本案发明人所知的一种凸块结构。如图6A所示，在基底600上形成有导电垫604及防焊层616。防焊层616通常具有不平整的表面，使得形成于其中的导电凸块620较不稳固。此外，封装体易遭遇水气及/或漏锡等问题。
图6B显示本发明一实施例的晶片封装体。晶片封装体包括：基底600，具有表面600a及表面600b；防焊层616，形成于基底600的表面600b上，防焊层616具有至少一开口；至少一导电凸块620，形成于防焊层616的该开口之中；以及绝缘平滑层618，形成于导电凸块620与开口的侧壁之间。绝缘平滑层618为一绝缘材料层，且具有平滑的表面轮廓。绝缘平滑层618可使后续形成于防焊层616的开口中的导电凸块较为稳固。例如，导电凸块的凸块下金属层可与表面平滑的绝缘平滑层618有较佳的接着。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (26)

1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一光学元件，介于该基底的该第一表面与该第二表面之间；
一防焊层，形成于该基底的该第二表面上，该防焊层具有至少一开口；
至少一导电凸块，形成于该防焊层的该开口之中，并电性连接该光学元件；以及
一遮光层，形成于该防焊层之上，且延伸于该防焊层的该开口的一侧壁上，其中该遮光层的材质包括高分子材料。
2.根据权利要求1所述的晶片封装体，其特征在于，还包括一导电层，形成于该基底的该第二表面上，其中该导电层与该导电凸块电性接触，并与该光学元件电性连接。
3.根据权利要求2所述的晶片封装体，其特征在于，该遮光层与该导电层直接接触。
4.根据权利要求1所述的晶片封装体，其特征在于，还包括至少一第二遮光层，形成于该基底的该第二表面上。
5.根据权利要求4所述的晶片封装体，其特征在于，该第二遮光层位于该基底与该防焊层之间。
6.根据权利要求5所述的晶片封装体，其特征在于，该第二遮光层的厚度小于该遮光层的厚度。
7.根据权利要求4所述的晶片封装体，其特征在于，该第二遮光层进一步延伸于该基底的一侧壁上。
8.根据权利要求7所述的晶片封装体，其特征在于，该第二遮光层的厚度小于该遮光层的厚度。
9.根据权利要求7所述的晶片封装体，其特征在于，还包括一透明基底，设置于该基底的该第一表面上，且其中该第二遮光层进一步延伸于该透明基底的一侧壁上。
10.根据权利要求1所述的晶片封装体，其特征在于，该遮光层进一步延伸于该基底的一侧壁上。
11.根据权利要求10所述的晶片封装体，其特征在于，还包括一透明基底，设置于该基底的该第一表面上，且其中该遮光层进一步延伸于该透明基底的一侧壁上。
12.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一透明基底，设置于该基底的该第一表面上；以及
一第三遮光层，形成于该透明基底的一表面上。
13.根据权利要求1所述的晶片封装体，其特征在于，该防焊层的一边缘与该基底的一侧壁隔有一预定间距。
14.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一光学元件，介于该基底的该第一表面与该第二表面之间；
一防焊层，形成于该基底的该第二表面上，该防焊层具有至少一开口；
至少一导电凸块，形成于该防焊层的该开口之中，并电性连接该光学元件；
一遮光层，形成于该基底的该第二表面上，其中该遮光层的材质包括高分子材料；以及
至少一第二遮光层，形成于该基底的该第二表面上。
15.根据权利要求14所述的晶片封装体，其特征在于，该遮光层还形成于该防焊层的一表面上。
16.根据权利要求15所述的晶片封装体，其特征在于，该遮光层延伸于该防焊层的该开口的一侧壁之上。
17.根据权利要求14所述的晶片封装体，其特征在于，该第二遮光层形成于该防焊层与该基底之间。
18.根据权利要求14所述的晶片封装体，其特征在于，该第二遮光层的厚度小于该遮光层的厚度。
19.根据权利要求14所述的晶片封装体，其特征在于，该遮光层不与该第二遮光层直接接触。
20.根据权利要求14所述的晶片封装体，其特征在于，该遮光层进一步延伸于该基底的一侧壁上。
21.根据权利要求20所述的晶片封装体，其特征在于，还包括一透明基底，设置于该基底的该第一表面上，其中该遮光层进一步延伸于该透明基底的一侧壁上。
22.根据权利要求14所述的晶片封装体，其特征在于，还包括一第三遮光层，形成于该基底的一侧壁上。
23.根据权利要求22所述的晶片封装体，其特征在于，该第三遮光层的厚度小于该遮光层的厚度。
24.根据权利要求22所述的晶片封装体，其特征在于，还包括一透明基底，设置于该基底的该第一表面上，其中该第三遮光层进一步延伸于该透明基底的一侧壁上。
25.根据权利要求14所述的晶片封装体，其特征在于，还包括：
一透明基底，设置于该基底的该第一表面上；以及
一第四遮光层，形成于该透明基底的一表面上。
26.根据权利要求14所述的晶片封装体，其特征在于，该防焊层的一边缘与该基底的一侧壁隔有一预定间距。
CN201110153594.6A 2010-06-07 2011-06-07 晶片封装体 Active CN102270618B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35233410P 2010-06-07 2010-06-07
US61/352,334 2010-06-07

Publications (2)

Publication Number Publication Date
CN102270618A CN102270618A (zh) 2011-12-07
CN102270618B true CN102270618B (zh) 2015-12-09

Family

ID=45052857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110153594.6A Active CN102270618B (zh) 2010-06-07 2011-06-07 晶片封装体

Country Status (3)

Country Link
US (1) US8536671B2 (zh)
CN (1) CN102270618B (zh)
TW (1) TWI549247B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201458B (zh) * 2010-03-23 2013-11-13 精材科技股份有限公司 晶片封装体
US8508028B2 (en) * 2010-07-16 2013-08-13 Yu-Lung Huang Chip package and method for forming the same
US8779452B2 (en) * 2010-09-02 2014-07-15 Tzu-Hsiang HUNG Chip package
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
WO2013010284A2 (en) * 2011-07-19 2013-01-24 Heptagon Micro Optics Pte. Ltd. Opto-electronic modules and methods of manufacturing the same and appliances and devices comprising the same
KR101241718B1 (ko) * 2011-10-13 2013-03-11 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법
TWI471955B (zh) * 2011-12-13 2015-02-01 Xintec Inc 半導體封裝件及其製法
TWI475194B (zh) * 2012-03-23 2015-03-01 Windtop Technology Corp 具機電隔離功能的微機電壓力感測器
TWI484569B (zh) * 2012-07-20 2015-05-11 Nat Univ Tsing Hua 系統級封裝方法
US9406590B2 (en) * 2013-04-19 2016-08-02 Xintec Inc. Chip package and manufacturing method thereof
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN103633051A (zh) * 2013-12-12 2014-03-12 宁波芯健半导体有限公司 一种叠层芯片的晶圆级铜凸块封装结构
TWI546913B (zh) * 2014-04-02 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI624039B (zh) * 2015-05-28 2018-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
US10109663B2 (en) * 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
JP2018533217A (ja) * 2015-10-29 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド 感光性チップパッケージ化構造及びそのパッケージ化方法
US9653504B1 (en) * 2015-11-03 2017-05-16 Omnivision Technologies, Inc. Chip-scale packaged image sensor packages with black masking and associated packaging methods
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10741523B2 (en) * 2018-10-11 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
DE102020118260B3 (de) 2020-07-10 2021-05-06 Jenoptik Optical Systems Gmbh Verfahren zum Herstellen einer optischen Vorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182345A (zh) * 1996-06-19 1998-05-20 揖斐电株式会社 多层印刷电路板
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
CN101442062A (zh) * 2007-11-23 2009-05-27 采钰科技股份有限公司 图像感测装置的电子组件
CN101641776A (zh) * 2007-03-30 2010-02-03 富士通微电子株式会社 半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178773B2 (ja) * 1994-02-23 2001-06-25 シャープ株式会社 液晶表示素子及びその製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
US8426938B2 (en) * 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
US8431946B2 (en) 2010-05-26 2013-04-30 Hsin-Chih CHIU Chip package and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182345A (zh) * 1996-06-19 1998-05-20 揖斐电株式会社 多层印刷电路板
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
CN101641776A (zh) * 2007-03-30 2010-02-03 富士通微电子株式会社 半导体器件
CN101442062A (zh) * 2007-11-23 2009-05-27 采钰科技股份有限公司 图像感测装置的电子组件

Also Published As

Publication number Publication date
TWI549247B (zh) 2016-09-11
TW201145485A (en) 2011-12-16
US8536671B2 (en) 2013-09-17
CN102270618A (zh) 2011-12-07
US20110298000A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
CN102270618B (zh) 晶片封装体
CN102263117B (zh) 晶片封装体及其形成方法
CN102856336B (zh) 晶片封装体及其形成方法
CN102244047B (zh) 晶片封装体及其形成方法
CN102194777B (zh) 晶片封装体及其形成方法
US8901701B2 (en) Chip package and fabrication method thereof
CN106531641B (zh) 晶片封装体及其制造方法
CN102386156B (zh) 晶片封装体
CN103107157B (zh) 晶片封装体及其形成方法
CN105097792A (zh) 晶片封装体及其制造方法
US20180047772A1 (en) Packaging method and packaging structure
US20160284751A1 (en) Chip scale sensing chip package and a manufacturing method thereof
CN102157462A (zh) 晶片封装体及其制造方法
CN103390601B (zh) 晶片封装体及其形成方法
CN105742304A (zh) 感光模组及其制造方法
CN102201458B (zh) 晶片封装体
US20160266680A1 (en) Chip scale sensing chip package and a manufacturing method thereof
CN102903763A (zh) 晶片封装体及其形成方法
CN106206632A (zh) 晶片封装体及其制造方法
CN107912085A (zh) 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件
CN105870138A (zh) 晶片封装体及其制造方法
CN101304015A (zh) 半导体装置及其制造方法
CN105489659A (zh) 晶片封装体及其制造方法
CN102891120B (zh) 晶片封装体及其形成方法
CN105895572B (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant