CN105742304A - 感光模组及其制造方法 - Google Patents

感光模组及其制造方法 Download PDF

Info

Publication number
CN105742304A
CN105742304A CN201510988376.2A CN201510988376A CN105742304A CN 105742304 A CN105742304 A CN 105742304A CN 201510988376 A CN201510988376 A CN 201510988376A CN 105742304 A CN105742304 A CN 105742304A
Authority
CN
China
Prior art keywords
opening
substrate
photosensitive module
module according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510988376.2A
Other languages
English (en)
Inventor
廖季昌
黄柏彰
刘沧宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN105742304A publication Critical patent/CN105742304A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种感光模组及其制造方法，该制造方法包括：提供一基底，基底具有一第一表面及与其相对的一第二表面，其中一导电垫位于第一表面上；在基底的第一表面上提供一盖板；形成一开口，开口贯穿基底且露出导电垫；在开口内形成一重布线层，重布线层电性连接至导电垫；去除盖板，且之后进行一切割制程，以形成一感测装置；将感测装置接合于一电路板上；以及在电路板上装设对应于感测装置的一光学组件。本发明有利于缩小感光模组的整体尺寸，有利于感测装置顺利地电性连接至电路板，且能够避免感测装置受到污染。

Description

感光模组及其制造方法
技术领域
本发明有关于一种感光模组及其制造方法，特别为有关于一种具有以晶圆级封装制程所形成的感测装置的感光模组。
背景技术
相机模组的制作通常采用晶片直接封装技术(chiponboard，COB)，例如通过粘着胶直接将裸晶(die)粘贴于印刷电路板(printedcircuitboard，PCB)上，并通过打线接合(wirebonding)制程将裸晶电性连接至印刷电路板，接着将镜头(lens)及支架(holder)装设于印刷电路板上。
然而，晶片直接封装技术需要对裸晶施力以将其顺利粘贴于印刷电路板上，因此裸晶的厚度难以降低，否则容易造成物理性破坏。再者，晶片直接封装技术需要进行打线接合制程来形成导电路径，且上述制作过程必须于无尘室(cleanroom)的环境中进行，以确保相机模组的品质及良率，因而使得制造成本较高。
因此，有必要寻求一种新颖的感光模组及其制造方法，其能够解决或改善上述的问题。
发明内容
本发明提供一种感光模组的制造方法，包括：提供一基底，其具有一第一表面及与其相对的一第二表面，其中一导电垫位于第一表面上；在基底的第一表面上提供一盖板；形成一第一开口，其贯穿基底且露出导电垫；在第一开口内形成一重布线层，其电性连接至导电垫；去除盖板，且之后进行一切割制程，以形成一感测装置；将感测装置接合于一电路板上；在电路板上装设对应于感测装置的一光学组件。
本发明还提供一种感光模组，包括一感测装置、一重布线层以及一光学组件。该感测装置接合于一电路板上，且包括：一基底，其具有一第一表面及与其相对的一第二表面；一导电垫，设置于第一表面上；一抗污层，设置于第一表面上且覆盖导电垫，以及一第一开口，贯穿基底而露出导电垫。该重布线层设置于第一开口内，以电性连接至导电垫。该光学组件对应于感测装置而装设于电路板上。
本发明有利于缩小感光模组的整体尺寸，有利于感测装置顺利地电性连接至电路板，且能够避免感测装置受到污染。
附图说明
图1A至1G是绘示出根据本发明一实施例的感光模组的制造方法的剖面示意图。
图2A至2D是绘示出根据本发明另一实施例的感光模组的制造方法的剖面示意图。
图3A至3D是绘示出根据本发明又另一实施例的感光模组的制造方法的剖面示意图。
图4A至4G是绘示出根据本发明又另一实施例的感光模组的制造方法的剖面示意图。
图5A至5B是绘示出根据本发明又另一实施例的感光模组的制造方法的剖面示意图。
图6及7是绘示出根据本发明不同实施例的基底的局部平面示意图。
图8是绘示出根据本发明又另一实施例的感光模组的剖面示意图。
其中，附图中符号的简单说明如下：
100：基底；100a：第一表面；100b：第二表面；110：感测区或元件区；120：晶片区；130、210：绝缘层；140：导电垫；150：光学部件；160：间隔层；165：暂时性粘着层；170：盖板；175：抗污层；180：空腔；190：第一开口；200：第二开口；220：重布线层；220a：末端；230：保护层；240：孔洞；250：导电结构；260：电路板；270：支架；280：滤光片；290：镜头；300、400、500、600、700、800：感光模组；510：载座；520：驱动部件；530：光学层/抗污层；A、B、C：感测装置；SC：切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem，MEMS)、生物辨识元件(biometricdevice)、微流体系统(microfluidicsystems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage，WSP)制程对影像感测元件、发光二极管(light-emittingdiodes，LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器(fingerprintrecognitiondevice)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)或喷墨头(inkprinterheads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有替换电路的多片晶圆，以形成多层替换电路(multi-layerintegratedcircuitdevices)的晶片封装体。
请参照图1G，其绘示出根据本发明一实施例的感光模组300的剖面示意图。感光模组300包括一电路板260、一感测装置A及一光学组件。在本实施例中，感测装置A包括一基底100、一导电垫140、一第一开口190、一抗污层175及一重布线层(redistributionlayer，RDL)220。基底100具有一第一表面100a及与其相对的一第二表面100b。在一实施例中，基底100可为一硅基底或其他半导体基底。
基底100的第一表面100a上具有一绝缘层130。一般而言，绝缘层130可由层间介电层(interlayerdielectric，ILD)、金属间介电层(inter-metaldielectric，IMD)及覆盖的钝化层(passivation)组成。为简化图式，此处仅绘示出单层绝缘层130。换句话说，感测装置A包括一晶片/晶粒，而晶片/晶粒包括基底100及绝缘层130。在本实施例中，绝缘层130可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。
在本实施例中，基底100的第一表面100a上的绝缘层130内具有一个或一个以上的导电垫140。在一实施例中，导电垫140可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明，并以绝缘层130内的两个导电垫140作为范例说明。在本实施例中，绝缘层130内包括一个或一个以上的开口，露出对应的导电垫140。
在本实施例中，感测装置A还包括一感测区或元件区110及一光学部件150。感测区或元件区110可邻近于基底100的第一表面100a，且可通过内连线结构(未绘示)与导电垫140电性连接。感测区或元件区110内可包括一影像感测元件，举例来说，感测装置可为互补型金属氧化物半导体(complementarymetaloxidesemiconductor，CMOS)影像感测装置或其他适合的影像感测装置。再者，光学部件150设置于基底100的第一表面100a上，且对应于感测区或元件区110。在本实施例中，光学部件150可为用于影像感测装置的微透镜阵列或其他适合的光学部件。
在本实施例中，抗污层175设置于基底100的第一表面100a上，且覆盖露出的导电垫140及光学部件150，以防止光学部件150、感测区或元件区110受到外界环境的污染。举例来说，抗污层175可避免灰尘进入或水气侵入光学部件150、感测区或元件区110。在本实施例中，抗污层175由可透光的绝缘材料(例如，高分子材料)所构成。在一实施例中，抗污层175的厚度可为50至200μm。
第一开口190贯穿基底100且延伸至绝缘层130内，进而自基底100的第二表面100b露出对应的导电垫140。在本实施例中，第一开口190邻近于第一表面100a的口径小于其邻近于第二表面100b的口径，因此第一开口190具有倾斜的侧壁。在本实施例中，感测装置A还包括一第二开口200，其沿着基底100的侧壁延伸且贯穿基底100。也就是说，基底100具有内缩的边缘侧壁。再者，多个第一开口190沿着第二开口200间隔排列，如图6所示，其中图6是绘示出基底100的局部平面示意图。在一实施例中，第二开口200可沿着基底100的全部侧壁延伸而环绕第一开口190。在本实施例中，第一开口190的俯视轮廓不同于第二开口200的俯视轮廓，举例来说，第一开口190具有圆形的俯视轮廓，而第二开口200具有矩形的俯视轮廓，如图6所示。可以理解的是，第一开口190及第二开口200可具有其他形状的俯视轮廓，而并不限定于此。
一绝缘层210设置于基底100的第二表面100b上，且顺应性延伸至第一开口190的侧壁及第二开口200的侧壁及底部上，并露出导电垫140。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
图案化的重布线层220设置于基底100的第二表面100b上，且顺应性延伸至第一开口190的侧壁及底部，而未延伸至第二开口200内。重布线层220可通过绝缘层210与基底100电性隔离，且可经由第一开口190直接电性接触或间接电性连接露出的导电垫140。因此，第一开口190内的重布线层220也称为硅通孔电极(throughsiliconvia，TSV)。在一实施例中，重布线层220可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。
一保护层230设置于基底100的第二表面100b上，且填入第一开口190及第二开口200，以覆盖重布线层220。在本实施例中，保护层230具有不平坦的表面。在一实施例中，保护层230可包括环氧树脂、绿漆(soldermask)、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
在本实施例中，保护层230未填满第一开口190，使得一孔洞240形成于第一开口190内的重布线层220与保护层230之间。由于保护层230部分填充于第一开口190而留下孔洞240，因此后续制程中遭遇热循环(ThermalCycle)时，孔洞240能够作为保护层230与重布线层220之间的缓冲，以降低保护层230与重布线层220之间由于热膨胀系数不匹配所引发不必要的应力，且防止外界温度或压力剧烈变化时保护层230会过度拉扯重布线层220，进而可避免靠近导电垫结构的重布线层220剥离甚至断路的问题。在一实施例中，孔洞240与保护层230之间的界面具有拱形轮廓。
基底100的第二表面100b上的保护层230具有开口，露出重布线层220的一部份。再者，多个导电结构250(例如，焊球、凸块或导电柱)分别设置于保护层230的开口内，以与露出的重布线层220电性连接。在一实施例中，导电结构250可包括锡、铅、铜、金、镍、或前述的组合。
在本实施例中，感测装置A接合至电路板260上，且通过基底100的第二表面100b上的导电结构250而与电路板260电性连接。再者，感光模组300的光学组件对应于感测装置A而装设于电路板260上，使得抗污层175位于光学组件与基底100的第一表面100a之间。
在本实施例中，光学组件包括一支架270、一滤光片280及一镜头290，且支架270具有一容置空间，使得滤光片280及镜头290设置于支架270的容置空间中，并固定于支架270上，因此感光模组300为一定焦装置。支架270的容置空间还可容纳电路板260上的感测装置A，使得容置空间中的滤光片280位于镜头290与感测装置A之间，以过滤经过镜头290朝感测装置A照射的光线中的红外线。在一实施例中，滤光片280由透光材料(例如，玻璃)及其上的滤光层所构成。再者，镜头290可由单一透镜组或多个透镜组所构成。为了简化图式，此处仅绘示出平整的滤光片280及镜头290，且光学组件的结构取决于设计需求而不限定于此。
请参照图2D、3D、4G、5B及8，其分别绘示出本发明其他实施例的感光模组400、500、600、700及800的剖面示意图，其中相同于图1G中的部件使用相同的标号并省略其说明。
图2D中的感光模组400的结构类似于图1G中的感光模组300的结构，差异处在于感光模组300中的基底100的第二表面100b上具有覆盖重布线层220的保护层230，而感光模组400中的基底100的第二表面100b上不具有保护层，因而完全露出重布线层220。再者，感光模组300中的导电结构250可为焊球、凸块或导电柱，而感光模组400中的导电结构250可为焊料凸块(solderbump)、焊垫或具有黏性的导电胶，且感光模组400中的导电结构250的尺寸小于感光模组400中的导电结构250的尺寸。
图3D中的感光模组500的结构类似于图2D中的感光模组400的结构，差异处在于感光模组400中的基底100的第一表面100a上具有覆盖光学部件150、感测区或元件区110的抗污层175，而感光模组500中的基底100的第一表面100a上不具有抗污层，因而露出光学部件150及导电垫140。
图4G中的感光模组600的结构类似于图1G中的感光模组300的结构，差异处在于感光模组300中的第一开口190与第二开口200通过基底100的一部分(例如，侧壁部分)互相间隔且完全隔离，而感光模组600中的第一开口190与第二开口200连通(亦可参照图7，其中图7是绘示出基底100的局部平面示意图)，使得基底100具有一侧壁部分低于第二表面100b。换句话说，上述侧壁部分的厚度小于基底100的厚度。再者，感光模组600中的重布线层220的末端220a仅延伸至第一开口190的侧壁而非延伸至基底100的第二表面100b上，例如重布线层220的末端220a位于孔洞240内。在本实施例中，第一开口190及第二开口200的侧壁倾斜于基底100的第一表面100a。
图5B中的感光模组700的结构类似于图1G中的感光模组300的结构，差异处在于感光模组300为定焦装置，而感光模组700为变焦装置。举例来说，感光模组700中的光学组件包括位于下方的一载座(bracket)510及一滤光片280，以及位于上方的一驱动部件(actuator)520及一镜头290。载座510具有一容置空间，使得滤光片280设置于载座510的容置空间中，并固定于载座510上。载座510的容置空间还可容纳电路板260上的感测装置A，使得滤光片280位于镜头290与感测装置A之间，以过滤红外线。在本实施例中，驱动部件520可包括音圈马达(voicecoilmotor)、超音波马达(piezomotor)、步进马达(steppingmotor)或其他适合的驱动部件，以驱动镜头290向远离或靠近感测装置A的方向运动，使得感光模组700具有自动变焦的功能。为了简化图式，此处仅绘示出平整的滤光片280、镜头290及驱动部件520，且光学组件的结构取决于设计需求而不限定于此。
可以理解的是，图5B的实施例也可应用于图2D、3D及4G的实施例中。举例来说，在一实施例中，感光模组600可包括类似于感光模组700内的光学组件，使得具有感测装置C的感光模组600成为变焦装置。
图8中的感光模组800的结构类似于图1G中的感光模组300的结构，差异处在于感光模组300包括抗污层175，而感光模组800包括一光学层530。在本实施例中，光学层530也可视为抗污层。光学层530顺应性地设置于基底100的第一表面100a上，且覆盖露出的导电垫140及光学部件150，因此覆盖于光学部件150上的光学层530与光学部件150具有相同或类似的表面轮廓。在一实施例中，光学部件150为微透镜阵列，因此光学层530的局部表面为不平坦的，且具有多个凸出部。在一实施例中，绝缘层130内包括露出导电垫140的开口，因此光学层530的局部表面为不平坦的，且具有对应开口的凹陷部。
在一实施例中，光学层530由抗反射材料所构成，使得光学层530能够为光学部件150提供聚光的功能，因而提升感光模组800的光学特性。在一实施例中，光学层530由高硬度(例如，硬度为9H)的材料所构成。光学层530的硬度可大致上等于于玻璃的硬度。再者，光学层530具有高表面密度，使得光学层530上的污染物能够轻易去除，因此可防止光学部件150、感测区或元件区110及导电垫140受到外界环境的污染。在某些实施例中，光学层530不仅有助于聚光，也可同时作为一抗污层。
在一实施例中，光学层530的厚度可为大约200nm至大约500nm。在一实施例中，可通过沉积制程(例如，真空蒸镀(vacuumevaporation)制程、涂布制程、物理气相沉积制程或其他适合的制程)形成光学层530。
可以理解的是，图8的实施例也可应用于图2D、3D、4G及5B的实施例中。举例来说，在某些实施例中，以光学层530取代感光模组400、500、600及700中的抗污层175，因此能够进一步提升感光模组400、500、600及700的光学特性。
本发明实施例以晶片封装体取代传统的裸晶作为感光模组中的感测装置。在上述实施例中，感光模组300、400、500、600、700及800皆包括前照式(frontsideillumination，FSI)感测装置，然而在其他实施例中，感光模组300、400、500、600及、及800亦可包括背照式(backsideillumination，BSI)感测装置。
以下配合图1A至1G说明本发明一实施例的感光模组的制造方法，其中图1A至1G是绘示出根据本发明一实施例的感光模组300的制造方法的剖面示意图。
请参照图1A，提供一基底100，其具有一第一表面100a及与其相对的一第二表面100b，且包括多个晶片区120。为简化图式，此处仅绘示出一完整的晶片区及与其相邻的晶片区的一部分。在一实施例中，基底100可为一硅基底或其他半导体基底。在另一实施例中，基底100为一硅晶圆，以利于进行晶圆级封装制程。
基底100的第一表面100a上具有一绝缘层130。一般而言，绝缘层130可由层间介电层、金属间介电层及覆盖的钝化层组成。为简化图式，此处仅绘示出单层绝缘层130。在本实施例中，绝缘层130可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。
在本实施例中，每一晶片区120的绝缘层130内具有一个或一个以上的导电垫140。在一实施例中，导电垫140可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明，并以绝缘层130内的两个导电垫140作为范例说明。在本实施例中，每一晶片区120的绝缘层130内包括一个或一个以上的开口，露出对应的导电垫140，以通过露出的导电垫140进行预先检测。
在本实施例中，每一晶片区120内具有一感测区或元件区110，其可邻近于基底100的第一表面100a，且可通过内连线结构(未绘示)与导电垫140电性连接。再者，感测区或元件区110内可包括一影像感测元件。在本实施例中，可依序进行半导体装置的前段(frontend)制程(例如，在基底100的感测区或元件区110内制作电晶体)及后段(backend)制程(例如，在基底100上制作绝缘层130、内连线结构及导电垫140)来制作基底100。换句话说，以下晶片封装体/感测装置的制造方法用于对完成后段制程的基底进行后续的封装制程。
在本实施例中，每一晶片区120内具有一光学部件150设置于基底100的第一表面100a上，且对应于感测区或元件区110。在本实施例中，光学部件150可为用于影像感测装置的微透镜阵列或其他适合的光学部件。
接着，可通过一暂时性粘着层165(例如，一可移除式胶带)将一盖板170接合至基底100，盖板170用以提供支撑及保护的功能。在一实施例中，盖板170可包括玻璃或其他适合的基底材料。形成于盖板170与基底100之间的暂时性粘着层165完全覆盖基底100的第一表面100a。举例来说，暂时性粘着层165覆盖导电垫140、感测区或元件区110及光学部件150。
在其他实施例中，可通过沉积制程，在绝缘层130上形成一间隔层(未绘示)。间隔层与绝缘层130及基底100之间可选择性添加一界面活性层(未绘示)，其包括有利于将间隔层自绝缘层130及基底100分离的适当材料。间隔层及界面活性层覆盖导电垫140，而露出感测区或元件区110及光学部件150。接着，将基底100接合至盖板170，且间隔层在每一晶片区120内的基底100与盖板170之间形成一空腔，使得光学部件150位于空腔内，且通过盖板170保护空腔内的光学部件150。
请参照图1B，以盖板170作为承载基板，对基底100的第二表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以减少基底100的厚度(例如，小于大约100μm)。
接着，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、电浆蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的基底100内同时形成多个第一开口190及第二开口200，第一开口190及第二开口200自基底100的第二表面100b露出绝缘层130。在其他实施例中，可分别通过刻痕(notching)制程以及微影及蚀刻制程形成第二开口200以及第一开口190。在本实施例中，第一开口190对应于导电垫140而贯穿基底100，且第一开口190邻近于第一表面100a的口径小于其邻近于第二表面100b的口径，进而降低后续形成于第一开口190内的膜层的制程难度，并提高可靠度。举例来说，由于第一开口190邻近于第一表面100a的口径小于其邻近于第二表面100b的口径，因此后续形成于第一开口190内的膜层(例如，绝缘层210及重布线层220)能够较轻易地沉积于第一开口190与绝缘层130之间的转角，以避免影响电性连接路径或产生漏电流的问题。
第二开口200沿着相邻晶片区120之间的切割道SC延伸且贯穿基底100，使得每一晶片区120内的基底100彼此分离。如图6所示，相邻两晶片区120内的多个第一开口190沿着第二开口200间隔排列，且第一开口190与第二开口200通过基底100的一部分(例如，侧壁部分)互相间隔。在其他实施例中，第一开口190邻近于第二表面100b的部分可与第二开口200邻近于第二表面100b的部分彼此连通，使得基底100具有一侧壁部分低于第二表面100b。
在一实施例中，第二开口200可沿着晶片区120延伸而环绕第一开口190。在本实施例中，第一开口190的俯视轮廓不同于第二开口200的俯视轮廓，举例来说，第一开口190具有圆形的俯视轮廓，而第二开口200具有矩形的俯视轮廓，如图6所示。可以理解的是，第一开口190及第二开口200可具有其他形状的俯视轮廓，而并不限定于此。
请参照图1C，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在基底100的第二表面100b上形成一绝缘层210，绝缘层210顺应性沉积于第一开口190及第二开口200的侧壁及底部上。在本实施例中，绝缘层210可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
接着，可通过微影制程及蚀刻制程，去除第一开口190底部的绝缘层210及其下方的绝缘层130，使得第一开口190延伸至绝缘层130内而露出对应的导电垫140。
可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成图案化的重布线层220。重布线层220顺应性延伸至第一开口190的侧壁及底部，而未延伸至第二开口200内，且重布线层220延伸至第一开口190与第二开口200之间的第二表面100b上。重布线层220可通过绝缘层210与基底100电性隔离，且可经由第一开口190直接电性接触或间接电性连接露出的导电垫140。因此，第一开口190内的重布线层220也称为硅通孔电极。在一实施例中，重布线层220可包括铝、铜、金、铂、镍、锡、前述的组合、导电高分子材料、导电陶瓷材料(例如，氧化铟锡或氧化铟锌)或其他适合的导电材料。
请参照图1D，可通过沉积制程，在基底100的第二表面100b上形成一保护层230，且填入第一开口190及第二开口200，以覆盖重布线层220。在一实施例中，保护层230可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
在本实施例中，保护层230仅部分填充第一开口190，使得一孔洞240形成于第一开口190内的重布线层220与保护层230之间。在一实施例中，孔洞240与保护层230之间的界面具有拱形轮廓。在其他实施例中，保护层230亦可填满第一开口190。
接着，可通过微影制程及蚀刻制程，在基底100的第二表面100b上的保护层230内形成开口，以露出图案化的重布线层220的一部分。接着，可通过电镀制程、网版印刷制程或其他适合的制程，在保护层230的开口内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。在一实施例中，导电结构250可包括锡、铅、铜、金、镍、或前述的组合。
请参照图1E，在形成导电结构250之后，将盖板170及暂时性粘着层165自基底100去除，而露出导电垫140及光学部件150。接着，可通过沉积制程，在基底100的第一表面100a上形成一抗污层175，抗污层175覆盖露出的导电垫140及光学部件150并与其直接接触。在一实施例中，抗污层175可完全覆盖基底100的第一表面100a。在本实施例中，抗污层175由可透光的绝缘材料(例如，高分子材料)所构成。在一实施例中，抗污层175的厚度可为50至200μm。
在去除盖板170且形成抗污层175之后，沿着切割道SC(等同于沿着第二开口200)切割保护层230及抗污层175，进而形成多个独立的晶片封装体(即，感测装置A)。举例来说，可进行雷射切割制程，以避免上下膜层发生位移。
接着，请参照图1F，将具有抗污层175的感测装置A接合至一电路板260上，且通过基底100的第二表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料(solder)所构成，将感测装置A放置于电路板260上后，可进行回焊(reflow)制程，以通过焊球将感测装置A接合至电路板260。再者，在将感测装置A接合至电路板260上之前或之后，可通过表面粘着技术(surfacemounttechnology，SMT)将所需的被动元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将感测装置A及上述被动元件同时接合至电路板260上。
在本实施例中，由于基底100的第一表面100a上具有抗污层175，因此在进行回焊制程时，抗污层175可避免感测装置A(特别是感测区或元件区110及光学部件150)受到污染，进而提升感光模组的品质。
请参照图1G，在将感测装置A接合至电路板260之后，在电路板260上提供一光学组件。光学组件包括一支架270、一滤光片280及一镜头290。支架270具有一容置空间，使得滤光片280及镜头290设置于支架270的容置空间中，并固定于支架270上。接着，将上述光学组件对应于感测装置A而装设于电路板260上，使得电路板260上的感测装置A亦容纳于支架270的容置空间中，且滤光片280位于镜头290与基底100的第一表面100a之间，进而完成感光模组300的制作。在本实施例中，电路板260可为连板(PanelizedPCB)或经裁切(de-panel)的单板。当电路板260为连板时，可选择性在光学组件装设于电路板260之后，将电路板260裁切成单板。
在本实施例中，滤光片280需与感测区或元件区110间隔适当的距离，使得感光模组能够提供良好的影像品质。在一实施例中，滤光片280由透光材料(例如，玻璃)及其上的滤光层所构成。再者，镜头290可由单一透镜组或多个透镜组所构成。为了简化图式，此处仅绘示出平整的滤光片280及镜头290，且光学组件的结构取决于设计需求而不限定于此。
以下配合图2A至2D说明本发明另一实施例的感光模组的制造方法。图2A至2D是绘示出根据本发明另一实施例的感光模组400的制造方法的剖面示意图，其中相同于图1A至1G中的部件使用相同的标号并省略其说明。
请参照图2A，可通过与图1A相同或相似的步骤，通过暂时性粘着层165将盖板170接合至基底100。然而，在其他实施例中，也可通过间隔层(未绘示)将盖板170接合至基底100，且间隔层在每一晶片区120内的基底100与盖板170之间形成一空腔，使得光学部件150位于空腔内。间隔层与基底100之间可选择性添加一界面活性层(未绘示)，其包括有利于将间隔层自基底100分离的适当材料。
接着，通过与图1B相同或相似的步骤，对基底100进行薄化制程，且在基底100内形成第一开口190及第二开口200。在本实施例中，第一开口190与第二开口200通过基底100的一部分互相间隔且完全隔离。在其他实施例中，第一开口190邻近于第二表面100b的部分可与第二开口200邻近于第二表面100b的部分彼此连通，使得基底100具有一侧壁部分低于第二表面100b。接着，通过与图1C相同或相似的步骤，在基底100的第二表面100b上形成绝缘层210及重布线层220。
接着，请参照图2B，在形成重布线层220之后，将盖板170及暂时性粘着层165自基底100去除，而露出导电垫140及光学部件150。在其他实施例中，当通过间隔层将盖板170接合至基底100时，在形成重布线层220之后，将盖板170及间隔层一并去除。由于间隔层与基底100之间具有界面活性层，因此有助于将间隔层完全去除而不会残留于基底100上。
接着，可通过沉积制程，在基底100的第一表面100a上形成一抗污层175，其覆盖露出的导电垫140及光学部件150。在一实施例中，抗污层175可完全覆盖基底100的第一表面100a。
在去除盖板170且形成抗污层175之后，沿着切割道SC(等同于沿着第二开口200)切割抗污层175，进而形成多个独立的晶片封装体(即，感测装置B)。在本实施例中，感测装置B中的基底100的第二表面100b上不具有保护层，因而完全露出重布线层220。
接着，请参照图2C，将具有抗污层175的感测装置B接合至电路板260上，且通过重布线层220与电路板260之间的多个导电结构250而与电路板260电性连接。在一实施例中，可使用浸焊(dippingflow)技术形成导电结构250。举例来说，可预先在电路板260上形成由焊料所构成的导电结构250，接着进行回焊制程，以通过焊料凸块或焊垫将感测装置B接合至电路板260。再者，在将感测装置B接合至电路板260上之前，可通过表面粘着技术先将所需的被动元件(例如，电感、电容、电阻或其他电子部件)形成于电路板260上。另外，亦可通过同一回焊制程将感测装置B及上述被动元件同时接合至电路板260上。在本实施例中，由于基底100的第一表面100a上具有抗污层175，因此在进行上述浸焊或回焊制程时，抗污层175可避免感测装置B(特别是感测区或元件区110及光学部件150)受到污染，进而提升感光模组的品质。
在其他实施例中，导电结构250可为导电胶或其他具有粘性的导电材料，以将感测装置B粘贴至电路板260上，且通过导电结构250作为电性连接路径。再者，可在将感测装置B接合至电路板260上之前，通过表面粘着技术预先将所需的被动元件形成于电路板260上，以避免感测装置B受到污染。
请参照图2D，在将感测装置B接合至电路板260之后，可通过与图1F至1G相同或相似的步骤，在电路板260上提供包括支架270、滤光片280及镜头290的光学组件，上述光学组件对应于感测装置B而装设于电路板260上，使得电路板260上的感测装置B容纳于支架270的容置空间中，进而完成感光模组400的制作。
以下配合图3A至3D说明本发明另一实施例的感光模组的制造方法。图3A至3D是绘示出根据本发明另一实施例的感光模组500的制造方法的剖面示意图，其中相同于图1A至1G中的部件使用相同的标号并省略其说明。
请参照图3A，可通过与图1A相同或相似的步骤，通过暂时性粘着层165将盖板170接合至基底100。然而，在其他实施例中，也可通过间隔层(未绘示)将盖板170接合至基底100，且间隔层在每一晶片区120内的基底100与盖板170之间形成一空腔，使得光学部件150位于空腔内。间隔层与基底100之间可选择性添加一界面活性层(未绘示)，其包括有利于将间隔层自基底100分离的适当材料。
接着，通过与图1B相同或相似的步骤，对基底100进行薄化制程，且在基底100内形成第一开口190及第二开口200。在本实施例中，第一开口190与第二开口200通过基底100的一部分互相间隔且完全隔离。在其他实施例中，第一开口190邻近于第二表面100b的部分可与第二开口200邻近于第二表面100b的部分彼此连通，使得基底100具有一侧壁部分低于第二表面100b。接着，通过与图1C相同或相似的步骤，在基底100的第二表面100b上形成绝缘层210及重布线层220。
接着，请参照图3B，在形成重布线层220之后，将盖板170及暂时性粘着层165自基底100去除，而露出导电垫140及光学部件150。在其他实施例中，当通过间隔层将盖板170接合至基底100时，在形成重布线层220之后，将盖板170及间隔层一并去除。由于间隔层与基底100之间具有界面活性层，因此有助于将间隔层完全去除而不会残留于基底100上。
在去除盖板170之后，沿着切割道SC(等同于沿着第二开口200)进行切割制程，进而形成多个独立的晶片封装体(即，感测装置B)。在本实施例中，感测装置B中的基底100的第二表面100b上不具有保护层，因而完全露出重布线层220，且感测装置B中的基底100的第一表面100a上不具有抗污层，因而露出导电垫140。
接着，请参照图3C，将感测装置B接合至电路板260上，且通过重布线层220与电路板260之间的多个导电结构250而与电路板260电性连接。在一实施例中，可使用浸焊技术形成导电结构250。在其他实施例中，导电结构250可为导电胶或其他具有粘性的导电材料，以将感测装置B粘贴至电路板260上，且通过导电结构250作为电性连接路径。由于无须使用浸焊技术或进行回焊制程形成导电结构250，因此可避免感测装置B受到污染。再者，可在将感测装置B接合至电路板260上之前，通过表面粘着技术预先将所需的被动元件形成于电路板260上。如此一来，可避免在进行回焊制程期间感测装置B受到污染，进而提升感光模组的品质。再者，由于无须额外形成抗污层或保护层，因此可简化制程及降低制造成本。
请参照图3D，在将感测装置B接合至电路板260之后，可通过与第1F至1G图相同或相似的步骤，在电路板260上提供包括支架270、滤光片280及镜头290的光学组件，进而完成感光模组500的制作。
以下配合图4A至4G说明本发明又另一实施例的感光模组的制造方法。图4A至4G是绘示出根据本发明又另一实施例的感光模组600的制造方法的剖面示意图，其中相同于图1A至1G中的部件使用相同的标号并省略其说明。
请参照图4A，可通过与图1A相同或相似的步骤，提供一基底100。接着，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在绝缘层130上形成一间隔层160。间隔层160与绝缘层130及基底100之间可选择性添加一界面活性层(未绘示)，其包括有利于将间隔层160自绝缘层130及基底100分离的适当材料。
间隔层160覆盖导电垫140，而露出感测区或元件区110及光学部件150。在一实施例中，间隔层160大致上不吸收水气。在一实施例中，间隔层160可具有粘性，因此间隔层160可不与任何的粘着胶接触，以确保间隔层160的位置不因粘着胶而移动。由于不需使用粘着胶，可避免粘着胶溢流而污染感测装置。在本实施例中，间隔层160可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。在另一实施例中，间隔层160可包括光阻材料，且可通过曝光及显影制程而图案化，以露出感测区或元件区110及光学部件150。
接着，将基底100接合至盖板170，且间隔层160在每一晶片区120内的基底100与盖板170之间形成一空腔180，使得光学部件150位于空腔180内，且通过盖板170保护空腔180内的光学部件150。
在另一实施例中，间隔层160及界面活性层可先形成于盖板170上，且通过盖板170上的间隔层160及界面活性层将基底100接合至盖板170。在其他实施例中，可通过一暂时性粘着层(例如，一可移除式胶带)将盖板170接合至基底100，而不形成上述间隔层160。
请参照图4B，以盖板170作为承载基板，对基底100的第二表面100b进行薄化制程(例如，蚀刻制程、铣削制程、磨削制程或研磨制程)，以减少基底100的厚度。
接着，通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、电浆蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，在每一晶片区120的基底100内同时形成多个第一开口190及第二开口200，第一开口190及第二开口200自基底100的第二表面100b露出绝缘层130。在其他实施例中，可分别通过刻痕制程以及微影及蚀刻制程形成第二开口200以及第一开口190。
在本实施例中，第一开口190对应于导电垫140而贯穿基底100，且第一开口190邻近于第一表面100a的口径小于其邻近于第二表面100b的口径，进而降低后续形成于第一开口190内的膜层的制程难度，并提高可靠度。再者，第二开口200沿着相邻晶片区120之间的切割道SC延伸且贯穿基底100，使得每一晶片区120内的基底100彼此分离。如图7所示，相邻两晶片区120内的多个第一开口190沿着第二开口200间隔排列，且第一开口190邻近于第二表面100b的部分与第二开口200邻近于第二表面100b的部分彼此连通，使得基底100具有一侧壁部分低于第二表面100b。换句话说，上述侧壁部分的厚度小于基底100的厚度。在一实施例中，第二开口200可沿着晶片区120延伸而环绕第一开口190。
在本实施例中，由于第一开口190与第二开口200彼此连通，而并非通过基底100的一部分完全隔离，因此能够防止应力累积于第一开口190与第二开口200之间的基底100，且可通过第二开口200缓和及释放应力，进而避免基底100的侧壁部分出现破裂。
请参照图4C，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在基底100的第二表面100b上形成一绝缘层210，绝缘层210顺应性沉积于第一开口190及第二开口200的侧壁及底部上。接着，可通过微影制程及蚀刻制程，去除第一开口190底部的绝缘层210及其下方的绝缘层130，使得第一开口190延伸至绝缘层130内而露出对应的导电垫140。
可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层210上形成图案化的重布线层220。重布线层220顺应性延伸至第一开口190的侧壁及底部，而未延伸至第二开口200内。再者，由于第一开口190与第二开口200彼此连通，因此重布线层220的末端220a仅延伸至第一开口190的侧壁而非延伸至基底100的第二表面100b上，例如重布线层220的末端220a位于第一开口190内的孔洞240内。
请参照图4D，可通过沉积制程，在基底100的第二表面100b上形成一保护层230，且填入第一开口190及第二开口200，以覆盖重布线层220。在本实施例中，保护层230仅部分填充第一开口190，使得一孔洞240形成于第一开口190内的重布线层220与保护层230之间。在一实施例中，孔洞240与保护层230之间的界面具有拱形轮廓。在其他实施例中，保护层230亦可填满第一开口190。
接着，可通过微影制程及蚀刻制程，在基底100的第二表面100b上的保护层230内形成开口，以露出图案化的重布线层220的一部分。接着，可通过电镀制程、网版印刷制程或其他适合的制程，在保护层230的开口内填入导电结构250(例如，焊球、凸块或导电柱)，以与露出的重布线层220电性连接。
请参照图4E，在形成导电结构250之后，将盖板170自基底100去除，进而露出导电垫140及光学部件150。在本实施例中，由于间隔层160与绝缘层130及基底100之间具有界面活性层，因此去除盖板170时，间隔层160可自绝缘层130及基底100分离，且有助于将间隔层160完全去除而不会残留于绝缘层130及基底100上。
接着，可通过沉积制程，在基底100的第一表面100a上形成一抗污层175，其覆盖露出的导电垫140及光学部件150。在一实施例中，抗污层175可完全覆盖基底100的第一表面100a。在本实施例中，抗污层175由可透光的绝缘材料(例如，高分子材料)所构成。在一实施例中，抗污层175的厚度可为50至200μm。
在去除盖板170且形成抗污层175之后，沿着切割道SC(等同于沿着第二开口200)进行切割制程，进而形成多个独立的晶片封装体(即，感测装置C)。举例来说，可进行雷射切割制程，以避免上下膜层发生位移。
接着，请参照图4F，将感测装置C接合至一电路板260上，且通过基底100的第二表面100b上的导电结构250而与电路板260电性连接。举例来说，导电结构250可由焊料所构成，将感测装置C放置于电路板260上后，可进行回焊制程，以通过焊球将感测装置C接合至电路板260。再者，在将感测装置C接合至电路板260上之前或之后，可通过表面粘着技术将所需的被动元件形成于电路板260上。另外，亦可通过同一回焊制程将感测装置C及上述被动元件同时接合至电路板260上。
在本实施例中，由于基底100的第一表面100a上具有抗污层175，因此在进行回焊制程时，抗污层175可避免感测装置C(特别是感测区或元件区110及光学部件150)受到污染，进而提升感光模组的品质。
请参照图4G，在将感测装置C接合至电路板260之后，在电路板260上提供包括支架270、滤光片280及镜头290的光学组件，上述光学组件对应于感测装置C而装设于电路板260上，使得电路板260上的感测装置C容纳于支架270的容置空间中，进而完成感光模组600的制作。
以下配合图5A至5B说明本发明又另一实施例的感光模组的制造方法。图5A至5B是绘示出根据本发明又另一实施例的感光模组700的制造方法的剖面示意图，其中相同于图1A至1G中的部件使用相同的标号并省略其说明。
请参照图5A，可通过与图1A至1E相同或相似的步骤形成基底100的第一表面100a上具有抗污层175的感测装置A，且可通过与图1F相同或相似的步骤将感测装置A接合至电路板260上。
接着，提供一载座510，其具有一容置空间。将一滤光片280设置于载座510的容置空间中，并固定于载座510上。将载座510装设于电路板260上，使得电路板260上的感测装置A亦容纳于载座510的容置空间中，且滤光片280对应于感测区或元件区110及光学部件150。
接着，提供一驱动部件520及设置于其中的一镜头290。在本实施例中，驱动部件520可包括音圈马达、超音波马达、步进马达或其他适合的驱动部件，以提供自动变焦的功能。接着，将驱动部件520及镜头290装设于电路板260上的载座510上，使得镜头290对应于感测区或元件区110及光学部件150，且滤光片280位于镜头290与感测装置A之间，进而完成感光模组700的制作。
在本实施例中，在将载座510及滤光片280装设于电路板260上之后以及在将驱动部件520及镜头290装设于载座510上之前，可预先进行初步测试，以检测感测装置A所感测到的影像品质，接着装设驱动部件520及镜头290，如此一来有利于确保感光模组的可靠度，进而降低制程成本。另外，图5A至5B的实施例也可应用于图2A至2D、图3A至3D或图4A至4G的实施例中。举例来说，可通过与图5A至5B相同或相似的步骤取代图2D的步骤，使得包括感测装置B的感光模组400具有自动变焦的功能而成为变焦装置。
可以理解的是，虽然图1A至1G、图2A至2D、图3A至3D、图4A至4G及图5A至5B的实施例为具有前照式感测装置的感光模组的制造方法，然而关于感测装置的外部电性连接路径(例如，基底内的开口、重布线层、保护层或其中的导电结构)的制作方法亦可应用于背照式感测装置的制程中。
根据本发明的上述实施例，将盖板170自基底100去除可有利于大幅降低感测装置的整体高度，且增加感光模组的透光率。再者，由于盖板170仅作为暂时性基底而并不会影响感光模组的感测能力，因此无须使用高品质的玻璃材料作为盖板170，且亦可选择性使用不透光的基底材料作为盖板170。
相较于进行切割制程之后将盖板170去除，在进行切割制程之前(即，在晶圆级制程期间)将盖板170自基底100去除有利于简化制程步骤，且能够降低移除盖板170的制程难度。
一般而言，晶片直接封装技术(chiponboard，COB)需要对裸晶施力以将其顺利粘贴于印刷电路板上，因此裸晶必须具有一定的厚度(例如，大约250μm)，以避免粘贴时造成物理性破坏。
根据本发明的上述实施例，由于将感测装置接合至电路板260上的制程(例如，回焊制程)期间感测装置仅需轻放于电路板260上，因此能够进一步降低感测装置中的基底厚度，而不会发生基底破裂或损坏的问题，进而有利于缩小感光模组的整体尺寸。再者，在进行回焊制程时，基底100上的抗污层175或光学层/抗污层530可避免感测装置(特别是感测区或元件区110及光学部件150)受到污染，进而提升感光模组的品质。
另外，当感测装置采用焊球作为外部导电结构且通过焊球接合至电路板上时，需要使用足够的锡量以确保焊接效果，因此导电结构的高度不易降低。根据本发明某些实施例，可预先在电路板260上形成导电结构250(例如，焊料凸块)，接着通过导电结构250将感测装置A接合至电路板260，如此一来，可降低导电结构250的高度，进而有利于缩小感光模组的整体尺寸。再者，当感测装置具有露出的重布线层220，有利于感测装置顺利地电性连接至电路板260上的导电结构250。导电结构250亦可为导电胶或其他具有粘性的导电材料，因此可更进一步降低导电结构250的高度，且无须进行回焊制程，进而能够避免感测装置受到污染。
在本实施例中，由于通过硅通孔电极(即，第一开口190内的重布线层220)电性连接感测装置与电路板260，而不需进行打线接合制程来形成焊线，因此可有效降低成本。再者，本发明采用晶圆级晶片尺寸封装(chipscalepackage，CSP)技术来制作感光模组的感测装置，可大量生产感测装置，进一步降低成本并节省制程时间。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (28)

1.一种感光模组的制造方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及与该第一表面相对的一第二表面，其中一导电垫位于该第一表面上；
在该基底的该第一表面上提供一盖板；
形成一第一开口，该第一开口贯穿该基底且露出该导电垫；
在该第一开口内形成一重布线层，该重布线层电性连接至该导电垫；
去除该盖板，且之后进行一切割制程，以形成一感测装置；
将该感测装置接合于一电路板上；以及
在该电路板上装设对应于该感测装置的一光学组件。
2.根据权利要求1所述的感光模组的制造方法，其特征在于，还包括在去除该盖板之后及进行该切割制程之前，在该基底的该第一表面上沉积一抗污层，且将具有该抗污层的该感测装置接合于该电路板上。
3.根据权利要求1所述的感光模组的制造方法，其特征在于，还包括形成一导电结构，该导电结构电性连接至该重布线层且位于该重布线层与该电路板之间。
4.根据权利要求3所述的感光模组的制造方法，其特征在于，将该感测装置接合至该电路板的步骤包括进行一回焊制程。
5.根据权利要求3所述的感光模组的制造方法，其特征在于，还包括在该感测装置接合至该电路板之前，在该电路板上形成该导电结构，其中该感测装置具有露出的该重布线层。
6.根据权利要求3所述的感光模组的制造方法，其特征在于，该导电结构具有粘性，且该感光模组的制造方法还包括在该感测装置接合至该电路板之前，进行一回焊制程。
7.根据权利要求1所述的感光模组的制造方法，其特征在于，一暂时性粘着层形成于该盖板与该第一表面之间且覆盖该导电垫，且该感光模组的制造方法还包括在切割该基底之前，去除该暂时性粘着层。
8.根据权利要求1所述的感光模组的制造方法，其特征在于，一间隔层形成于该盖板与该第一表面之间且覆盖该导电垫，且该感光模组的制造方法还包括在切割该基底之前，去除该间隔层。
9.根据权利要求1所述的感光模组的制造方法，其特征在于，还包括形成一第二开口，其中沿着该第二开口切割该基底。
10.根据权利要求9所述的感光模组的制造方法，其特征在于，该第一开口与该第二开口连通。
11.根据权利要求9所述的感光模组的制造方法，其特征在于，该基底的一侧壁部分位于该第一开口与该第二开口之间，且该侧壁部分的厚度小于该基底的厚度。
12.根据权利要求9所述的感光模组的制造方法，其特征在于，还包括形成一保护层，该保护层填入该第一开口及该第二开口。
13.根据权利要求1所述的感光模组的制造方法，其特征在于，还包括形成一保护层，该保护层部分填充该第一开口，使得一孔洞形成于该第一开口内的该重布线层与该保护层之间。
14.根据权利要求13所述的感光模组的制造方法，其特征在于，该重布线层具有一末端位于该孔洞内。
15.一种感光模组，其特征在于，包括：
一感测装置，接合于一电路板上，其中该感测装置包括：
一基底，具有一第一表面及与该第一表面相对的一第二表面；
一导电垫，设置于该第一表面上；
一抗污层，设置于该第一表面上且覆盖该导电垫；
一第一开口，贯穿该基底而露出该导电垫；以及
一重布线层，设置于该第一开口内，以电性连接至该导电垫；以及
一光学组件，对应于该感测装置而装设于该电路板上。
16.根据权利要求15所述的感光模组，其特征在于，该感测装置还包括一导电结构，该导电结构电性连接至该重布线层且位于该重布线层与该电路板之间。
17.根据权利要求15所述的感光模组，其特征在于，还包括一导电结构，该导电结构设置于该重布线层与该电路板之间，其中该感测装置具有露出的该重布线层。
18.根据权利要求16或17所述的感光模组，其特征在于，该导电结构具有粘性。
19.根据权利要求15所述的感光模组，其特征在于，该感测装置还包括一第二开口，该第二开口沿着该基底的侧壁延伸且贯穿该基底。
20.根据权利要求19所述的感光模组，其特征在于，该第一开口与该第二开口连通。
21.根据权利要求20所述的感光模组，其特征在于，该基底的一侧壁部分位于该第一开口与该第二开口之间，且该侧壁部分的厚度小于该基底的厚度。
22.根据权利要求19所述的感光模组，其特征在于，该感测装置还包括一保护层，该保护层填入该第一开口及该第二开口。
23.根据权利要求15所述的感光模组，其特征在于，该感测装置还包括一保护层，该保护层部分填充该第一开口，使得该第一开口内的该重布线层与该保护层之间具有一孔洞。
24.根据权利要求23所述的感光模组，其特征在于，该重布线层具有一末端位于该孔洞内。
25.根据权利要求15所述的感光模组，其特征在于，该抗污层顺应性地设置于该第一表面上且具有不平坦的一表面。
26.根据权利要求25所述的感光模组，其特征在于，该抗污层的该表面具有多个凸出部。
27.根据权利要求15所述的感光模组，其特征在于，该抗污层包括抗反射材料。
28.根据权利要求15所述的感光模组，其特征在于，该抗污层的硬度大致上等于玻璃的硬度。
CN201510988376.2A 2014-12-26 2015-12-24 感光模组及其制造方法 Withdrawn CN105742304A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462096993P 2014-12-26 2014-12-26
US62/096,993 2014-12-26
US14/860,388 US20160190353A1 (en) 2014-12-26 2015-09-21 Photosensitive module and method for forming the same
US14/860,388 2015-09-21

Publications (1)

Publication Number Publication Date
CN105742304A true CN105742304A (zh) 2016-07-06

Family

ID=56165215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510988376.2A Withdrawn CN105742304A (zh) 2014-12-26 2015-12-24 感光模组及其制造方法

Country Status (3)

Country Link
US (1) US20160190353A1 (zh)
CN (1) CN105742304A (zh)
TW (1) TW201624683A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056259A (ja) * 2016-09-28 2018-04-05 キヤノン株式会社 半導体装置の製造方法
WO2018141295A1 (zh) * 2017-02-04 2018-08-09 宁波舜宇光电信息有限公司 摄像模组及其模制电路板组件、电路板以及应用
CN113990966A (zh) * 2021-12-01 2022-01-28 苏州晶方半导体科技股份有限公司 芯片的封装结构和封装方法
TWI838903B (zh) * 2022-10-07 2024-04-11 國立陽明交通大學 三族氮化物半導體三維積體電路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090972A (ko) * 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR102055412B1 (ko) * 2015-10-10 2019-12-12 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
TWI640046B (zh) * 2016-07-08 2018-11-01 精材科技股份有限公司 晶片封裝體及其製作方法
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN106548927A (zh) * 2016-11-03 2017-03-29 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装方法以及封装结构
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
CN110634960B (zh) * 2018-06-21 2024-02-02 宁波舜宇光电信息有限公司 感光组件、摄像模组及相应的终端设备和制作方法
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods
DE102023102131A1 (de) * 2023-01-30 2024-08-01 Ams-Osram Ag Sensorvorrichtung mit einer mehrzahl von optikkanälen

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224694A1 (en) * 2004-04-08 2005-10-13 Taiwan Semiconductor Manufacturing Co. Ltd. High efficiency microlens array
US20080185603A1 (en) * 2007-02-05 2008-08-07 Matsushita Electric Industrial Co., Ltd. Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
US20080203508A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics Co., Ltd. Image sensing device having protection pattern on the microlens, camera module, and method of forming the same
CN101266990A (zh) * 2007-03-15 2008-09-17 育霈科技股份有限公司 具有内建封装腔室之影像传感器模块及其方法
CN101369593A (zh) * 2007-06-07 2009-02-18 松下电器产业株式会社 光学器件及其制造方法、和摄像机模块及电子设备
CN101632177A (zh) * 2007-03-14 2010-01-20 普廷数码影像控股公司 用于成像器装置的封装方法
CN102138215A (zh) * 2009-01-30 2011-07-27 松下电器产业株式会社 光学器件及其制造方法
CN102157492A (zh) * 2010-01-13 2011-08-17 精材科技股份有限公司 晶片封装体
CN103400808A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171288B2 (ja) * 2008-01-28 2013-03-27 シャープ株式会社 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224694A1 (en) * 2004-04-08 2005-10-13 Taiwan Semiconductor Manufacturing Co. Ltd. High efficiency microlens array
US20080185603A1 (en) * 2007-02-05 2008-08-07 Matsushita Electric Industrial Co., Ltd. Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
US20080203508A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics Co., Ltd. Image sensing device having protection pattern on the microlens, camera module, and method of forming the same
CN101632177A (zh) * 2007-03-14 2010-01-20 普廷数码影像控股公司 用于成像器装置的封装方法
CN101266990A (zh) * 2007-03-15 2008-09-17 育霈科技股份有限公司 具有内建封装腔室之影像传感器模块及其方法
CN101369593A (zh) * 2007-06-07 2009-02-18 松下电器产业株式会社 光学器件及其制造方法、和摄像机模块及电子设备
CN102138215A (zh) * 2009-01-30 2011-07-27 松下电器产业株式会社 光学器件及其制造方法
CN102157492A (zh) * 2010-01-13 2011-08-17 精材科技股份有限公司 晶片封装体
CN103400808A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056259A (ja) * 2016-09-28 2018-04-05 キヤノン株式会社 半導体装置の製造方法
WO2018141295A1 (zh) * 2017-02-04 2018-08-09 宁波舜宇光电信息有限公司 摄像模组及其模制电路板组件、电路板以及应用
US11039052B2 (en) 2017-02-04 2021-06-15 Ningbo Sunny Opotech Co., Ltd. Camera module and molding circuit board assembly, circuit board and application thereof
US11451693B2 (en) 2017-02-04 2022-09-20 Ningbo Sunny Opotech Co., Ltd. Camera module and molding circuit board assembly, circuit board and application thereof
CN113990966A (zh) * 2021-12-01 2022-01-28 苏州晶方半导体科技股份有限公司 芯片的封装结构和封装方法
TWI838903B (zh) * 2022-10-07 2024-04-11 國立陽明交通大學 三族氮化物半導體三維積體電路

Also Published As

Publication number Publication date
TW201624683A (zh) 2016-07-01
US20160190353A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN105742304A (zh) 感光模组及其制造方法
US10157811B2 (en) Chip package and method for forming the same
US7180149B2 (en) Semiconductor package with through-hole
CN105826339A (zh) 感光模组及其制造方法
US10109663B2 (en) Chip package and method for forming the same
US20170256496A1 (en) Chip package and method for forming the same
US10424540B2 (en) Chip package and method for forming the same
TWI253149B (en) Semiconductor device, module for optical devices, and manufacturing method of semiconductor device
US9997473B2 (en) Chip package and method for forming the same
TWI508235B (zh) 晶片封裝體及其製作方法
CN106206625B (zh) 一种芯片尺寸等级的感测芯片封装体及其制造方法
CN105097792A (zh) 晶片封装体及其制造方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US10140498B2 (en) Wafer-level packaging sensing device and method for forming the same
JPWO2013179766A1 (ja) 撮像装置、半導体装置および撮像ユニット
TWI595618B (zh) 感測模組及其製造方法
TW201715662A (zh) 晶片封裝體及其製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
CN105870138A (zh) 晶片封装体及其制造方法
TWI741327B (zh) 晶片封裝體及其製造方法
CN111009542B (zh) 一种封装方法及封装结构
CN105826340A (zh) 感光模组及其制造方法
CN111371970B (zh) 摄像组件的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20160706