CN106548927A - 指纹识别芯片的封装方法以及封装结构 - Google Patents
指纹识别芯片的封装方法以及封装结构 Download PDFInfo
- Publication number
- CN106548927A CN106548927A CN201610957138.XA CN201610957138A CN106548927A CN 106548927 A CN106548927 A CN 106548927A CN 201610957138 A CN201610957138 A CN 201610957138A CN 106548927 A CN106548927 A CN 106548927A
- Authority
- CN
- China
- Prior art keywords
- fingerprint recognition
- groove
- recognition chip
- wafer
- weld pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012856 packing Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 208000031481 Pathologic Constriction Diseases 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 210000001215 vagina Anatomy 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000392 somatic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Artificial Intelligence (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Biology (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Dicing (AREA)
Abstract
本发明提供一种指纹识别芯片的封装方法以及封装结构，封装方法包括：提供晶圆，晶圆包括多颗网格状排布的指纹识别芯片，每一指纹识别芯片具有指纹识别区以及位于所述指纹识别区外围的焊垫，所述指纹识别区以及焊垫位于晶圆的第一表面；在晶圆的第二表面对应焊垫的位置形成凹槽，凹槽的深度小于晶圆的厚度，凹槽的长度小于凹槽所在的指纹识别芯片侧边的边长；在凹槽中形成通孔，每一通孔对应一个焊垫，通孔暴露所述焊垫；形成与焊垫电连接的导电结构；在晶圆的第二表面上形成与导电结构电连接的焊接凸起。降低了指纹识别芯片的封装结构尺寸从而提高指纹识别芯片的集成度，并且提高了指纹识别芯片的封装强度以及封装良率。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及指纹识别芯片的封装技术。
背景技术
随着现代社会的进步，个人身份识别以及个人信息安全的重要性逐步受到人们的关注。由于人体指纹具有唯一性和不变性，使得指纹识别技术具有安全性好，可靠性高，使用简单方便的特点，使得指纹识别技术被广泛应用于保护个人信息安全的各种领域。而随着科学技术的不断发展，各类电子产品的信息安全问题始终是技术发展的关注要点之一。尤其是对于移动终端，例如手机、笔记本电脑、平板的电脑、数码相机等，对于信息安全性的需求更为突出。
由于TSV封装能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小,并且大大改善芯片速度和低功耗的性能,成为目前IC工业前端的fab厂和后端封测厂研究、讨论的热点。
如何实现指纹识别芯片的TSV封装成为研究热点。
发明内容
本发明解决的问题是提供指纹识别芯片的封装方法以及封装结构，降低指纹识别芯片的封装结构尺寸从而提高指纹识别芯片的集成度，并且提高指纹识别芯片的封装良率。
本发明提供一种指纹识别芯片的封装方法，包括：提供晶圆，晶圆包括多颗网格状排布的指纹识别芯片，每一指纹识别芯片具有指纹识别区以及位于所述指纹识别区外围的焊垫，晶圆具有彼此相对的第一表面以及第二表面，所述指纹识别区以及焊垫位于所述第一表面；在晶圆的第二表面对应焊垫的位置形成凹槽，所述凹槽的深度小于所述晶圆的厚度，所述凹槽的长度小于所述凹槽所在的指纹识别芯片侧边的边长；在凹槽中形成通孔，每一通孔对应一个焊垫，所述通孔暴露所述焊垫；形成导电结构，所述导电结构与所述焊垫电连接；在所述晶圆的第二表面上形成焊接凸起，所述焊接凸起与所述导电结构电连接。
优选的，形成所述导电结构包含如下步骤：形成绝缘层，所述绝缘层暴露所述焊垫；形成重布线层，所述重布线层与所述焊垫电连接，且所述重布线层延伸至所述晶圆的第二表面；形成阻焊层，阻焊层上设置开口，所述开口暴露所述重布线层，且所述开口位于所述晶圆的第二表面上；在所述开口中形成所述焊接凸起，所述焊接凸起与所述重布线层电连接。
优选的，所述封装方法还包括：切割所述晶圆使相邻的指纹识别芯片彼此分离，形成多个指纹识别芯片封装结构。
优选的，在形成所述凹槽前还包括：提供保护基板，所述保护基板与所述晶圆形状以及尺寸一致；在所述保护基板的表面或者所述晶圆的第一表面上形成临时键合胶层；将所述晶圆与所述保护基板对位压合。
优选的，所述临时键合胶层的材质为UV胶，所述保护基板为透光基板，在形成所述阻焊层之后，通过UV照射消除临时键合胶层的粘性，去除所述保护基板。
优选的，采用蚀刻工艺形成所述凹槽。
优选的，所述凹槽位于其所在的指纹识别芯片侧边内侧且距离所述侧边具有一定距离。
优选的，所述凹槽具有至少两个彼此分离的分凹槽。
优选的，所述指纹识别芯片具有彼此相对的第一侧边以及第二侧边，所述凹槽所在的侧边的两端分别与所述第一侧边以及第二侧边相接，所述凹槽的两端不接触所述第一侧边和所述第二侧边。
优选的，所述凹槽位于相邻指纹识别芯片之间，沿所述凹槽的中心线切割所述晶圆。
本发明还提供一种指纹识别芯片封装结构，包括：指纹识别芯片，具有彼此相对的第一表面以及第二表面；位于所述第一表面的指纹识别区以及焊垫，所述焊垫位于所述指纹识别区的外围；位于所述第二表面且与所述焊垫位置对应的凹槽，所述凹槽的深度小于所述指纹识别芯片的厚度；位于所述凹槽中的通孔，每一通孔对应一个焊垫，所述通孔暴露所述焊垫；与所述焊垫电连接的导电结构；位于所述第二表面的焊接凸起，所述焊接凸起与所述导电结构电连接。
优选的，所述导电结构包括：覆盖于所述第二表面上的绝缘层，所述绝缘层暴露所述焊垫；位于所述绝缘层上的重布线层，所述重布线层与所述焊垫电连接，且所述重布线层延伸至所述第二表面；阻焊层，阻焊层覆盖所述重布线层，阻焊层上设置开口，所述开口暴露所述重布线层，且所述开口位于所述第二表面上，所述焊接凸起位于所述开口中且与所述重布线层电连接。
优选的，所述凹槽位于其所在的指纹识别芯片的侧边内侧且距离所述侧边具有一定距离。
优选的，所述凹槽具有至少两个彼此分离的分凹槽。
优选的，所述指纹识别芯片具有彼此相对的第一侧边以及第二侧边，所述凹槽所在的侧边的两端分别与所述第一侧边以及第二侧边相接，所述凹槽的两端不接触所述第一侧边和所述第二侧边。
优选的，所述凹槽使其所在的侧边形成缺口。
本发明的有益效果是降低指纹识别芯片的封装结构尺寸从而提高指纹识别芯片的集成度，并且提高指纹识别芯片的封装强度以及封装良率。
附图说明
图1(a)为本发明优选实施例晶圆的平面示意图。
图1(b)为图1(a)中沿A-A的截面示意图。
图2为本发明优选实施例中保护基板与晶圆对位压合的结构示意图。
图3(a)为本发明优选实施例中形成凹槽与通孔的平面示意图。
图3(b)为本发明优选实施例中形成凹槽与通孔的截面示意图。
图3(c)为本发明另一实施例中形成凹槽与通孔的截面示意图。
图3(d)为本发明又一实施例中形成凹槽与通孔的截面示意图。
图4为本发明优选实施例中形成绝缘层的结构示意图。
图5为本发明优选实施例中形成重布线层的结构示意图。
图6为本发明优选实施例中形成阻焊层以及阻焊层上开口的结构示意图。
图7为本发明优选实施例中形成焊接凸起的结构示意图。
图8为本发明优选实施例中移除保护基板的结构示意图。
图9(a)为本发明优选实施例中指纹识别芯片封装结构的截面示意图。
图9(b)为本发明优选实施例中指纹识别芯片封装结构的平面示意图。
具体实施方式
以下将结合附图对本发明的具体实施方式进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是，提供这些附图的目的是为了有助于理解本发明的实施例，而不应解释为对本发明的不当限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明优选实施例提供的指纹识别芯片封装方法以及利用该封装方法形成的指纹识别芯片封装结构。
请参考图1(a)以及图1(b)，提供晶圆1，图1(a)为晶圆1的平面示意图，图1(b)为晶圆1的截面示意图。晶圆1包括多颗网格状排布的指纹识别芯片10，每一指纹识别芯片10具有指纹识别区100以及位于指纹识别区外围的焊垫200，于本实施例中，在单个指纹识别芯片10中，多个焊垫200排成两列位于指纹识别区100相对的两个侧边。晶圆1具有彼此相对的第一表面11以及第二表面12，指纹识别区100以及焊垫200位于第一表面11。
请参考图2，提供保护基板2并将保护基板2与晶圆1对位压合。具体的，保护基板2与晶圆1的形状以及尺寸一致，两者厚度可以不同。在保护基板2的一个表面或者晶圆1的第一表面11上形成临时键合胶层21，然后，将晶圆1与保护基板2对位压合。
于本实施例中，保护基板2为透光基板，临时键合胶层21的材质为具有UV光敏感特性的UV胶，当UV光透过保护基板2照射到临时键合胶层21时，临时键合胶层21将失去粘性。
为了避免在封装过程中磨损保护基板2，在保护基板2的另一个表面上设置有保护胶带22。
请参考图3(a)以及图3(b)，分别为平面示意图以及截面示意图，在晶圆1的第二表面12上形成多个独立的凹槽121，凹槽121的位置与焊垫200的位置对应，凹槽121的深度小于晶圆1的厚度。在凹槽121中形成通孔122，每一通孔122对应一个焊垫200，通孔122暴露焊垫200。
为了避免晶圆1在封装过程由于凹槽121的设置造成晶圆1强度过低而降低了封装良率，本发明尽量控制凹槽121的尺寸，本发明设置凹槽121的长度小于凹槽121所在的指纹识别芯片10的侧边的边长。因此，在晶圆1中相邻的指纹识别芯片10之间形成足够多的留白用于保证相邻指纹识别芯片10之间的连接强度，避免晶圆1在封装过程中产生裂片的风险，提高了封装良率。
于本实施例中，采用蚀刻工艺形成凹槽121。一个凹槽121横跨两个指纹识别芯片10，即一个凹槽121中具有两列焊垫200，且两列焊垫200分别属于相邻的两个指纹识别芯片10。后续在完成封装之后，沿凹槽121的中心线切割晶圆1。
当晶圆1执行切割工艺之后，彼此相邻的指纹识别芯片10分离开来，对于单个指纹识别芯片10来说，重点是保证指纹识别芯片拐角处的强度，于本实施例中，指纹识别芯片10具有彼此相对的第一侧边以及第二侧边，所述凹槽所在的侧边的两端分别与所述第一侧边以及第二侧边相接，所述凹槽的两端不接触所述第一侧边和所述第二侧边。
请参考图3(c)，于本发明的另一实施例中，每一列焊垫对应一个凹槽，即凹槽位于其所在的指纹识别芯片侧边的内侧且距离所述侧边具有一定距离。
请参考图3(d)，于本发明的又一实施例中，每一凹槽具有至少两个彼此分离的分凹槽，根据焊垫的疏密设置分凹槽的数量以及长度。
请参考图4，在晶圆1的第二表面12上形成绝缘层123，绝缘层123覆盖晶圆1的第二表面12、凹槽121中以及通孔122中，绝缘层123暴露焊垫。
绝缘层123的材质为氧化硅、氮化硅、氮氧化硅或树脂类介电材质。
请参考图5，形成重布线层124，重布线层124与焊垫200电连接，位于凹槽121与通孔122中并延伸至晶圆1的第二表面12。
重布线层124采用成熟的RDL工艺选择性地分布于绝缘层123的表面并与对应的焊垫200电连接，重布线层124不连续，其分别对应不同的焊垫200，并彼此绝缘。
请参考图6，形成阻焊层125，阻焊层125覆盖于晶圆1的第二表面12且阻焊层125覆盖于重布线层124以及绝缘层123上。
在阻焊层125设置开口126，开口126暴露重布线层124，且开口126位于晶圆1的第二表面12上。
阻焊层125的材质可以为具有感光特性的防焊油墨，开口126通过曝光显影工艺在阻焊层125上形成。
请参考图7，在开口126中形成焊接凸起127，焊接凸起127与重布线层124电连接。
本实施例中，采用植球工艺形成焊接凸起127。
请参考图8，移除保护基板2。本实施例中临时键合胶层21的材质为UV胶，通过移除保护基板2上的保护胶带22，并将UV光透过保护基板2照射临时键合胶层21使其失去粘性，然后移除保护基板2。
若临时键合胶层21的材质为热敏感胶，则通过热解键合工艺使临时键合胶层21失去粘性，而为了避免焊接凸起127受到热解键合工艺的影响，在去除保护基板2之后再形成焊接凸起127。
在移除保护基板2之后通过清洗工艺清除晶圆1的第一表面11上残留的临时键合胶。
请参考图9(a)以及图9(b)，采用切割工艺切割晶圆1将相邻的指纹识别芯片10彼此分离，形成多个指纹识别芯片封装结构100。
本发明的有益效果是降低指纹识别芯片的封装结构尺寸从而提高指纹识别芯片的集成度，并且提高指纹识别芯片的封装强度以及封装良率。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (16)
1.一种指纹识别芯片的封装方法，其特征在于，包括：
提供晶圆，晶圆包括多颗网格状排布的指纹识别芯片，每一指纹识别芯片具有指纹识别区以及位于所述指纹识别区外围的焊垫，晶圆具有彼此相对的第一表面以及第二表面，所述指纹识别区以及焊垫位于所述第一表面；
在晶圆的第二表面对应焊垫的位置形成凹槽，所述凹槽的深度小于所述晶圆的厚度，所述凹槽的长度小于所述凹槽所在的指纹识别芯片侧边的边长；
在凹槽中形成通孔，每一通孔对应一个焊垫，所述通孔暴露所述焊垫；
形成导电结构，所述导电结构与所述焊垫电连接；
在所述晶圆的第二表面上形成焊接凸起，所述焊接凸起与所述导电结构电连接。
2.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，形成所述导电结构包含如下步骤：
形成绝缘层，所述绝缘层暴露所述焊垫；
形成重布线层，所述重布线层与所述焊垫电连接，且所述重布线层延伸至所述晶圆的第二表面；
形成阻焊层，阻焊层上设置开口，所述开口暴露所述重布线层，且所述开口位于所述晶圆的第二表面上；
在所述开口中形成所述焊接凸起，所述焊接凸起与所述重布线层电连接。
3.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，还包括：切割所述晶圆使相邻的指纹识别芯片彼此分离，形成多个指纹识别芯片封装结构。
4.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，在形成所述凹槽前还包括：
提供保护基板，所述保护基板与所述晶圆形状以及尺寸一致；
在所述保护基板的表面或者所述晶圆的第一表面上形成临时键合胶层；
将所述晶圆与所述保护基板对位压合。
5.根据权利要求4所述的指纹识别芯片的封装方法，其特征在于，所述临时键合胶层的材质为UV胶，所述保护基板为透光基板，在形成所述阻焊层之后，通过UV照射消除临时键合胶层的粘性，去除所述保护基板。
6.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，采用蚀刻工艺形成所述凹槽。
7.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，所述凹槽位于其所在的指纹识别芯片侧边内侧且距离所述侧边具有一定距离。
8.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，所述凹槽具有至少两个彼此分离的分凹槽。
9.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，所述指纹识别芯片具有彼此相对的第一侧边以及第二侧边，所述凹槽所在的侧边的两端分别与所述第一侧边以及第二侧边相接，所述凹槽的两端不接触所述第一侧边和所述第二侧边。
10.根据权利要求1所述的指纹识别芯片的封装方法，其特征在于，所述凹槽位于相邻指纹识别芯片之间，沿所述凹槽的中心线切割所述晶圆。
11.一种指纹识别芯片封装结构，其特征在于，包括：
指纹识别芯片，具有彼此相对的第一表面以及第二表面；
位于所述第一表面的指纹识别区以及焊垫，所述焊垫位于所述指纹识别区的外围；
位于所述第二表面且与所述焊垫位置对应的凹槽，所述凹槽的深度小于所述指纹识别芯片的厚度；
位于所述凹槽中的通孔，每一通孔对应一个焊垫，所述通孔暴露所述焊垫；
与所述焊垫电连接的导电结构；
位于所述第二表面的焊接凸起，所述焊接凸起与所述导电结构电连接。
12.根据权利要求11所述的指纹识别芯片封装结构，其特征在于，所述导电结构包括：
覆盖于所述第二表面上的绝缘层，所述绝缘层暴露所述焊垫；
位于所述绝缘层上的重布线层，所述重布线层与所述焊垫电连接，且所述重布线层延伸至所述第二表面；
阻焊层，阻焊层覆盖所述重布线层，阻焊层上设置开口，所述开口暴露所述重布线层，且所述开口位于所述第二表面上，所述焊接凸起位于所述开口中且与所述重布线层电连接。
13.根据权利要求11所述的指纹识别芯片封装结构，其特征在于，所述凹槽位于其所在的指纹识别芯片的侧边内侧且距离所述侧边具有一定距离。
14.根据权利要求11所述的指纹识别芯片封装结构，其特征在于，所述凹槽具有至少两个彼此分离的分凹槽。
15.根据权利要求11所述的指纹识别芯片封装结构，其特征在于，所述指纹识别芯片具有彼此相对的第一侧边以及第二侧边，所述凹槽所在的侧边的两端分别与所述第一侧边以及第二侧边相接，所述凹槽的两端不接触所述第一侧边和所述第二侧边。
16.根据权利要求11所述的指纹识别芯片封装结构，其特征在于，所述凹槽使其所在的侧边形成缺口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610957138.XA CN106548927A (zh) | 2016-11-03 | 2016-11-03 | 指纹识别芯片的封装方法以及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610957138.XA CN106548927A (zh) | 2016-11-03 | 2016-11-03 | 指纹识别芯片的封装方法以及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106548927A true CN106548927A (zh) | 2017-03-29 |
Family
ID=58393254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610957138.XA Pending CN106548927A (zh) | 2016-11-03 | 2016-11-03 | 指纹识别芯片的封装方法以及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106548927A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564899A (zh) * | 2017-08-22 | 2018-01-09 | 苏州科阳光电科技有限公司 | 一种生物识别芯片的封装方法及生物识别模组 |
| CN107833860A (zh) * | 2017-10-26 | 2018-03-23 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装方法 |
| CN107910274A (zh) * | 2017-12-18 | 2018-04-13 | 苏州晶方半导体科技股份有限公司 | 一种指纹芯片的封装方法以及封装结构 |
| CN107958882A (zh) * | 2017-12-20 | 2018-04-24 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其制作方法 |
| CN109376726A (zh) * | 2018-12-24 | 2019-02-22 | 苏州科阳光电科技有限公司 | 一种屏下光学指纹芯片封装结构 |
| CN111344718A (zh) * | 2017-11-24 | 2020-06-26 | 指纹卡有限公司 | 具有期望的部件轮廓的指纹传感器封装以及用于制造该指纹传感器封装的方法 |
| CN111554585A (zh) * | 2020-06-04 | 2020-08-18 | 厦门通富微电子有限公司 | 一种晶圆级封装方法 |
| CN111640720A (zh) * | 2020-06-04 | 2020-09-08 | 厦门通富微电子有限公司 | 一种晶圆级封装体和芯片封装体 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077951A (zh) * | 2013-01-09 | 2013-05-01 | 苏州晶方半导体科技股份有限公司 | Bsi图像传感器的晶圆级封装方法 |
| CN104681454A (zh) * | 2015-02-28 | 2015-06-03 | 苏州科阳光电科技有限公司 | 用于新型指纹锁器件的封装工艺 |
| CN105070667A (zh) * | 2015-09-02 | 2015-11-18 | 华天科技（昆山）电子有限公司 | 图像传感芯片封装方法 |
| US20160190353A1 (en) * | 2014-12-26 | 2016-06-30 | Xintec Inc. | Photosensitive module and method for forming the same |
| CN106057763A (zh) * | 2016-05-25 | 2016-10-26 | 苏州晶方半导体科技股份有限公司 | 半导体芯片的封装方法以及封装结构 |
| CN206259344U (zh) * | 2016-11-03 | 2017-06-16 | 苏州晶方半导体科技股份有限公司 | 指纹识别芯片封装结构 |
-
2016
- 2016-11-03 CN CN201610957138.XA patent/CN106548927A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077951A (zh) * | 2013-01-09 | 2013-05-01 | 苏州晶方半导体科技股份有限公司 | Bsi图像传感器的晶圆级封装方法 |
| US20160190353A1 (en) * | 2014-12-26 | 2016-06-30 | Xintec Inc. | Photosensitive module and method for forming the same |
| CN104681454A (zh) * | 2015-02-28 | 2015-06-03 | 苏州科阳光电科技有限公司 | 用于新型指纹锁器件的封装工艺 |
| CN105070667A (zh) * | 2015-09-02 | 2015-11-18 | 华天科技（昆山）电子有限公司 | 图像传感芯片封装方法 |
| CN106057763A (zh) * | 2016-05-25 | 2016-10-26 | 苏州晶方半导体科技股份有限公司 | 半导体芯片的封装方法以及封装结构 |
| CN206259344U (zh) * | 2016-11-03 | 2017-06-16 | 苏州晶方半导体科技股份有限公司 | 指纹识别芯片封装结构 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564899A (zh) * | 2017-08-22 | 2018-01-09 | 苏州科阳光电科技有限公司 | 一种生物识别芯片的封装方法及生物识别模组 |
| CN107833860A (zh) * | 2017-10-26 | 2018-03-23 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装方法 |
| CN111344718A (zh) * | 2017-11-24 | 2020-06-26 | 指纹卡有限公司 | 具有期望的部件轮廓的指纹传感器封装以及用于制造该指纹传感器封装的方法 |
| CN111344718B (zh) * | 2017-11-24 | 2023-10-13 | 指纹卡安娜卡敦知识产权有限公司 | 具有期望的部件轮廓的指纹传感器封装以及用于制造该指纹传感器封装的方法 |
| CN107910274A (zh) * | 2017-12-18 | 2018-04-13 | 苏州晶方半导体科技股份有限公司 | 一种指纹芯片的封装方法以及封装结构 |
| CN107958882A (zh) * | 2017-12-20 | 2018-04-24 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其制作方法 |
| CN109376726A (zh) * | 2018-12-24 | 2019-02-22 | 苏州科阳光电科技有限公司 | 一种屏下光学指纹芯片封装结构 |
| CN109376726B (zh) * | 2018-12-24 | 2024-04-02 | 苏州科阳半导体有限公司 | 一种屏下光学指纹芯片封装结构 |
| CN111554585A (zh) * | 2020-06-04 | 2020-08-18 | 厦门通富微电子有限公司 | 一种晶圆级封装方法 |
| CN111640720A (zh) * | 2020-06-04 | 2020-09-08 | 厦门通富微电子有限公司 | 一种晶圆级封装体和芯片封装体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106548927A (zh) | 指纹识别芯片的封装方法以及封装结构 | |
| US10128211B2 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| TWI567897B (zh) | 薄型扇出式多晶片堆疊封裝構造與製造方法 | |
| US10497728B2 (en) | Fingerprint sensing chip packaging method and fingerprint sensing chip package | |
| CN102569208B (zh) | 半导体封装及其制造方法 | |
| US6646289B1 (en) | Integrated circuit device | |
| JP3405456B2 (ja) | 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法 | |
| CN107533985A (zh) | 包括第一级裸片、背对背堆叠的第二级裸片和第三级裸片以及对应的第一再分配层、第二再分配层和第三再分配层的竖直堆叠系统级封装及其制造方法 | |
| US7806731B2 (en) | Rounded contact fingers on substrate/PCB for crack prevention | |
| CN106415817B (zh) | 用于晶片级封装的切割方法和具有适于晶片级封装的切割结构的半导体芯片 | |
| JPWO2007066409A1 (ja) | 半導体装置およびその製造方法 | |
| CN107424938A (zh) | 封装结构及其制造方法 | |
| CN104617036A (zh) | 晶圆级芯片尺寸封装中通孔互连的制作方法 | |
| CN109585431A (zh) | 一种Flash芯片堆叠的扇出封装结构及其制造方法 | |
| CN101765911A (zh) | 具有重新分布层的半导体芯片 | |
| CN106449549A (zh) | 表面传感晶片封装结构及其制作方法 | |
| CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
| JP2015177061A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN104495741A (zh) | 表面传感芯片封装结构及制作方法 | |
| CN107611045A (zh) | 一种三维芯片封装结构及其封装方法 | |
| US8129272B2 (en) | Hidden plating traces | |
| CN104538373B (zh) | 三维集成传感芯片封装结构及封装方法 | |
| CN206259344U (zh) | 指纹识别芯片封装结构 | |
| CN103594447A (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
| CN104465973B (zh) | 一种半导体器件的圆片级封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170329 |