CN103400808A - 影像传感器的晶圆级封装结构及封装方法 - Google Patents

影像传感器的晶圆级封装结构及封装方法 Download PDF

Info

Publication number
CN103400808A
CN103400808A CN2013103730196A CN201310373019A CN103400808A CN 103400808 A CN103400808 A CN 103400808A CN 2013103730196 A CN2013103730196 A CN 2013103730196A CN 201310373019 A CN201310373019 A CN 201310373019A CN 103400808 A CN103400808 A CN 103400808A
Authority
CN
China
Prior art keywords
wafer
wrapped
embankment structure
cap
embankment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103730196A
Other languages
English (en)
Other versions
CN103400808B (zh
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201310373019.6A priority Critical patent/CN103400808B/zh
Publication of CN103400808A publication Critical patent/CN103400808A/zh
Priority to US14/450,143 priority patent/US9231018B2/en
Application granted granted Critical
Publication of CN103400808B publication Critical patent/CN103400808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种影像传感器的晶圆级封装结构及封装方法,所述影像传感器的晶圆级封装结构包括:待封装晶圆;位于待封装晶圆第一表面且位于芯片区域内的焊盘和影像传感区;位于所述焊盘表面的第一围堤结构;与所述待封装晶圆第一表面相对设置的封装盖,位于所述封装盖表面的第二围堤结构,所述第二围堤结构的位置对应于切割道区域的位置,所述封装盖与待封装晶圆利用第二围堤结构固定接合,且所述第一围堤结构的顶部表面与封装盖表面相接触。既能保证在封装过程中,待封装晶圆和封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆自动分离,且不伤及待封装晶圆本身。

Description

影像传感器的晶圆级封装结构及封装方法
技术领域
本发明涉及半导体封装技术,特别涉及一种影像传感器的晶圆级封装结构及封装方法。
背景技术
随着影像传感器的尺寸越来越小,焊垫数目不断增多,焊垫间距越来越窄,相应地,对影像传感器封装提出了更高的要求。
传统的影像传感器封装方法通常是采用引线键合(Wire Bonding)进行封装,但随着集成电路的飞速发展,较长的引线使得产品尺寸无法达到理想的要求,因此,晶圆级封装(Wafer Level Package,WLP)逐渐取代引线键合封装成为一种较为常用的封装方法。晶圆级封装(Wafer Level Packaging,WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术,封装后的芯片尺寸与裸片完全一致,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。
利用现有的晶圆级封装技术对影像传感器进行封装时,为了在封装过程中保护影像传感器的感光区不受损伤及污染,通常需要在感光区位置形成一个封装盖从而保护其感光区。但即使封装盖是透明的,仍会影响光线的传递,使得影像传感器的感光区光线的接收与发射不顺利,从而影响芯片的整体性能,因此在封装工艺的最后,还需要再把所述封装盖与晶圆剥离开。
发明内容
本发明解决的问题是提供一种影像传感器的晶圆级封装结构及封装方法,可以很方便地将保护外盖与晶圆剥离开,且不对晶圆造成损伤。
为解决上述问题,本发明提供一种影像传感器的晶圆级封装结构,包括:待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域;位于待封装晶圆第一表面且位于芯片区域内的焊盘和影像传感区;位于所述焊盘表面的第一围堤结构;与所述待封装晶圆第一表面相对设置的封装盖,位于所述封装盖表面的第二围堤结构,所述第二围堤结构的位置对应于切割道区域的位置,所述封装盖与待封装晶圆利用第二围堤结构固定接合,且所述第一围堤结构的顶部表面与封装盖表面相接触。
可选的,所述第二围堤结构的顶部表面与待封装晶圆的切割道区域表面直接键合或利用粘胶相粘结。
可选的,所述第一围堤结构的高度大于或等于所述第二围堤结构的高度。
可选的,所述第二围堤结构的宽度小于切割道区域的宽度。
可选的,所述第二围堤结构的宽度小于或等于切割晶圆形成的切口的宽度。
可选的,所述第二围堤结构的中心线与切割道区域的中心线重叠。
可选的,所述第二围堤结构的宽度范围为大于50微米。
可选的,所述第二围堤结构与最近的第一围堤结构之间的距离大于或等于10微米。
可选的,所述第一围堤结构完全覆盖焊盘表面且间隔设置。
可选的,所述第一围堤结构完全覆盖焊盘表面且同一芯片区域对应的第一围堤结构相连接形成环状。
可选的,所述第一围堤结构、第二围堤结构的材料为光刻胶或树脂。
可选的,所述第二围堤结构与封装盖为一体结构。
可选的,所述封装盖的材料为玻璃、有机玻璃或硅基底。
本发明还提供了一种封装方法,包括:提供所述的影像传感器的晶圆级封装结构;对所述晶圆级封装结构的待封装晶圆的第二表面进行减薄并进行刻蚀,直到暴露出待封装晶圆第一表面的焊盘,形成贯穿所述待封装晶圆的通孔;在所述待封装晶圆的第二表面和通孔的侧壁表面形成绝缘层,且所述绝缘层暴露出通孔底部的焊盘;在所述绝缘层表面和焊盘表面形成底部再布线层,在所述底部再布线层表面形成焊球;沿着切割道区域对待封装晶圆进行切片,在切割待封装晶圆的同时切割第二围堤结构和对应位置的封装盖,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。
可选的,形成所述影像传感器的晶圆级封装结构的工艺包括:提供待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,在待封装晶圆第一表面且位于芯片区域内形成有焊盘和影像传感区,在所述焊盘表面形成有第一围堤结构;提供封装盖,在所述封装盖表面形成有第二围堤结构,所述第二围堤结构的位置对应于切割道区域的位置;在所述第二围堤结构顶部表面涂有粘胶,将待封装晶圆的第一表面和封装盖具有第二围堤结构的表面相对压合,所述第二围堤结构的顶部表面与待封装晶圆的切割道区域表面利用所述粘胶相粘结,使得所述封装盖与待封装晶圆相粘结,且所述第一围堤结构的顶部表面与封装盖表面相接触。
可选的,所述第一围堤结构、第二围堤结构的材料为光刻胶或树脂。
可选的,所述封装盖的材料为玻璃、有机玻璃或硅基底。
可选的,所述封装盖、第二围堤结构的材料为玻璃、有机玻璃或硅基底,且为一体结构,通过对整块玻璃、有机玻璃或硅基底材料进行微细加工形成所述封装盖和第二围堤结构。
可选的,对待封装晶圆进行切片的工艺为切片刀切割或激光切割。
与现有技术相比,本发明的技术方案具有以下优点:
由于所述待封装晶圆和封装盖之间利用第一围堤结构和第二围堤结构作支撑,且所述封装盖与待封装晶圆之间只利用第二围堤结构固定接合,所述第一围堤结构的顶部表面与封装盖表面仅仅相接触但不固定接合,且由于所述第二围堤结构的位置对应于切割道区域的位置,因此在切片时,当位于切割道区域的第二围堤结构被同时切割去除后,所述封装盖与待封装晶圆切片后形成的晶粒之间自动分离,既能保证在封装过程中,待封装晶圆和封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆自动分离,且不伤及待封装晶圆本身。
进一步,所述第二围堤结构的宽度小于或等于切割晶圆形成的切口的宽度,从而保证在切片时,位于切割道区域的第二围堤结构被完全切割去除,使得所述封装盖与待封装晶圆切片后形成的晶粒之间实现自动分离。
附图说明
图1~图11是本发明实施例的影像传感芯片的封装过程的结构示意图。
具体实施方式
利用现有的晶圆级封装技术对影像传感器进行封装时,在封装工艺的最后,需要将封装盖与晶圆剥离开,但如何能在不伤及晶圆的情况下简单方便地将封装盖与晶圆剥离开目前仍未有效的解决。
为此,本发明提供了一种影像传感器的晶圆级封装结构及封装方法,所述影像传感器的晶圆级封装结构包括:待封装晶圆;位于待封装晶圆第一表面且位于芯片区域内的焊盘和影像传感区;位于所述焊盘表面的第一围堤结构;与所述待封装晶圆第一表面相对设置的封装盖,位于所述封装盖表面的第二围堤结构,所述第二围堤结构的位置对应于切割道区域的位置,所述封装盖与待封装晶圆利用第二围堤结构固定接合,且所述第一围堤结构的顶部表面与封装盖表面相接触。所述晶圆级封装结构的待封装晶圆和封装盖之间利用第一围堤结构和第二围堤结构作支撑,且所述封装盖与待封装晶圆之间只利用第二围堤结构固定接合,所述第一围堤结构的顶部表面与封装盖表面仅仅相接触但不固定接合;且由于所述第二围堤结构的位置对应于切割道区域的位置,因此在切片时,当位于切割道区域的第二围堤结构被同时切割去除后,所述封装盖与待封装晶圆切片后形成的晶粒之间自动分离,既能保证在封装过程中,待封装晶圆和封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆自动分离,且不伤及待封装晶圆本身。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例首先提供了一种封装方法,请参考图1~图11,为本发明实施例的影像传感芯片的封装过程的结构示意图。
请一并参考图1和图2,图1为待封装晶圆的俯视结构示意图,图2为部分待封装晶圆的剖面结构示意图,提供待封装晶圆100,所述待封装晶圆100包括若干芯片区域110和位于芯片区域110之间的切割道区域120,在待封装晶圆100第一表面101且位于芯片区域110内形成有焊盘111和影像传感区112。
所述待封装晶圆100包括若干呈矩阵排列的芯片区域110和位于芯片区域110之间的切割道区域120,后续对待封装晶圆100进行切片时沿着所述切割道区域120将待封装晶圆切割成若干个分立的晶粒,每一个晶粒对应形成一个影像传感芯片。
所述待封装晶圆100包括第一表面101和第二表面102,所述待封装晶圆100第一表面101的芯片区域100内形成有若干焊盘111、影像传感区112和将所述焊盘111、影像传感区112电学连接的金属互连结构(未图示)。所述影像传感区112内形成有影像传感器单元和与影像传感器单元相连接的关联电路,利用所述影像传感器单元将外界光线接收并转换成电学信号,并将所述电学信号利用焊盘和后续形成的底部再布线层、焊球传送给其他电路。
在本实施例中,为了便于布线,所述影像传感区112位于芯片区域100的中间位置,所述焊盘111位于芯片区域100的边缘位置,后续在所述焊盘111对应的位置形成贯穿待封装晶圆100的通孔,利用所述通孔将位于待封装晶圆100第一表面的焊盘111与第二表面的焊球电学连接。
在其他实施例中,所述焊盘和影像传感区的位置也可以根据布线要求灵活调整。
在本实施例中,不同芯片区域110的焊盘111独立设置。在其他实施例中,相邻芯片区域的焊盘相连接,即所述焊盘跨越切割道区域,由于切割道区域在封装完成后会被切割开,所述跨越切割道区域的焊盘被切割开,因此不会影响任意一个影像传感芯片的电学性能。
请一并参考图3和图4,图3为部分待封装晶圆的俯视结构示意图,图4为如图3所示的待封装晶圆的剖面结构示意图,在焊盘111表面形成有第一围堤结构113。
在本实施例中,所述第一围堤结构113的材料为光刻胶,形成所述第一围堤结构113的具体工艺为湿膜工艺或干膜工艺。其中,利用湿膜工艺形成第一围堤结构113的具体工艺包括:利用旋转涂胶工艺在所述待封装晶圆100的第一表面101形成光刻胶薄膜,并对所述光刻胶薄膜进行前烘硬化;对所述光刻胶薄膜进行曝光显影,在焊盘111表面和部分待封装晶圆100的第一表面101形成光刻胶图案,所述光刻胶图案作为第一围堤结构113。利用干膜工艺形成第一围堤结构113的具体工艺包括:将光刻胶干膜粘贴在所述待封装晶圆100的第一表面101,对所述光刻胶干膜进行曝光显影,在焊盘111表面和部分待封装晶圆100的第一表面101形成光刻胶图案,所述光刻胶图案作为第一围堤结构113。
在其他实施例中,所述第一围堤结构还可以为其他有机高分子材料,例如树脂,具体为环氧树脂、苯丙环丁烯、聚酰亚胺、丙烯酸树脂等,形成所述第一围堤结构的工艺还可以为树脂印刷工艺等。
所述第一围堤结构113的高度定义了所述晶圆级封装结构中待封装晶圆100和封装盖之间的间距。在本实施例中,所述第一围堤结构113的高度范围为15微米~25微米,例如20微米。在其他实施例中,所述第一围堤结构的高度也可以为其他值。
在本实施例中,请参考图3,所述焊盘111位于芯片区域100的边缘位置且呈点状环线分布,所述第一围堤结构113完全覆盖所述焊盘111表面且覆盖部分待封装晶圆100的第一表面101,同一芯片区域110对应的第一围堤结构113相连接形成环状。所述环状的第一围堤结构113包围所述影像传感区112,当后续将待封装晶圆100和封装盖压合在一起时,所述影像传感区112对应的区域形成空腔,从而保护影像传感区112不会在封装过程中受到损伤。且由于后续需要利用封装盖和第一围堤结构、第二围堤结构作为封装过程中待封装晶圆100的支撑结构,如果空腔比过大,即所述影像传感区112对应的空腔面积占整个芯片区域的面积的比值过大,会使得封装盖和待封装晶圆之间的机械强度变小,由于后续封装工艺包括研磨、刻蚀等,待封装晶圆容易在影像传感区对应的位置发生碎裂,因此,通过控制所述环状的第一围堤结构113的宽度和位置,可以控制影像传感区112对应的位置的空腔大小,控制空腔比的大小,避免待封装晶圆发生碎裂。
其中,由于后续工艺中在所述焊盘111对应的位置进行刻蚀形成贯穿待封装晶圆100的通孔,且刻蚀工艺对待刻蚀层会产生应力作用,因此所述焊盘111表面需要形成有第一围堤结构113作为焊盘111的刻蚀支撑结构,因此,所述第一围堤结构113需要完全覆盖所述焊盘111的表面。
在其他实施例中,请参考图5,所述焊盘111位于芯片区域100的边缘位置且呈点状环线分布,所述第一围堤结构1131完全覆盖所述焊盘110表面且间隔设置,一个第一围堤结构1131覆盖一个或多个焊盘110,所述第一围堤结构1131也呈点状环线分布,通过控制所述第一围堤结构1131的尺寸和位置可以控制影像传感区112对应的未形成有第一围堤结构1131的空腔的面积,从而控制空腔比的大小,避免待封装晶圆发生碎裂;同时,所述第一围堤结构1131和封装盖、第二围堤结构还作为封装过程中待封装晶圆100的支撑结构。
请参考图6,提供封装盖200,在所述封装盖200表面形成有第二围堤结构210,所述第二围堤结构210的位置对应于切割道区域120(请参考图4)的位置。
所述封装盖200的材料可以为透明材料,也可以为不透明材料,包括玻璃、有机玻璃或硅基底等,所述玻璃可以为掺杂有杂质的普通玻璃或未掺杂有杂质的石英玻璃,所述封装盖200用于和待封装晶圆100的第一围堤结构113(请参考图4)将影像传感区112对应位置隔成一个空腔,从而保护影像传感区112(请参考图4)的影像传感器单元不会被后续对待封装晶圆100作减薄、刻蚀、沉积等工艺造成损伤或污染。所述第二围堤结构210的位置对应于待封装晶圆100的切割道区域120的位置。
所述第二围堤结构210的高度小于或等于所述第一围堤结构113的高度。在本实施例中,所述第二围堤结构210的高度比所述第一围堤结构113的高度小0微米~5微米。
由于所述第二围堤结构210的位置与切割道区域120的位置相对应,在切片工艺时第二围堤结构210需要被同时去除,从而使得封装盖与待封装晶圆之间实现自动分离,所述第二围堤结构210的宽度小于切割道区域120的宽度。优选的,所述第二围堤结构210的宽度小于切割晶圆形成的切口的宽度,以保证在切片工艺时利用粘胶粘合的第二围堤结构210被同时去除,从而使得封装盖与待封装晶圆之间实现自动分离。在本实施例中,所述第二围堤结构210的宽度大于50微米。
在本实施例中,所述第二围堤结构210的材料为光刻胶,形成所述第二围堤结构210的工艺为湿膜工艺或干膜工艺,具体工艺请参考第一围堤结构113的形成工艺,在此不做赘述。
在其他实施例中,所述第二围堤结构还可以为其他有机高分子材料,例如树脂等,具体为环氧树脂、苯丙环丁烯、聚酰亚胺、丙烯酸树脂等,形成所述第二围堤结构的工艺还可以为树脂印刷工艺等。
在其他实施例中,所述第二围堤结构和封装盖的材料也可以相同,即同为玻璃、有机玻璃或硅基底,对整块玻璃、有机玻璃或硅基底进行微细加工形成,最终形成的第二围堤结构和封装盖为一体结构。
请参考图7,在所述第二围堤结构210顶部表面涂有粘胶220,将待封装晶圆100的第一表面101和封装盖200具有第二围堤结构210的表面相对压合,所述第二围堤结构210的顶部表面与待封装晶圆100的切割道区域120表面利用所述粘胶220相粘结,使得所述封装盖200与待封装晶圆100相粘结,且所述第一围堤结构113的顶部表面与封装盖200表面相接触但不粘结。
由于所述第二围堤结构210的顶部表面与待封装晶圆100的切割道区域120表面利用所述粘胶220相粘结,所述第一围堤结构113的顶部表面与封装盖200表面相接触但不粘结,因此在切片时,当位于切割道区域的利用粘胶粘结的第二围堤结构被同时切割去除后,所述封装盖与待封装晶圆之间自动分离,既能保证在封装过程中,待封装晶圆和封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆自动分离,且不伤及待封装晶圆本身。
在本实施例中,所述第二围堤结构210的顶部表面与待封装晶圆100的切割道区域120表面利用所述粘胶220相粘结,由于粘胶220具有一定的厚度,且待封装晶圆100和封装盖200相对压合后所述第一围堤结构113的高度等于所述第二围堤结构210顶部表面的粘胶220厚度与第二围堤结构210的高度之和,因此所述第二围堤结构210的高度小于所述第一围堤结构113的高度,所述第二围堤结构210与第一围堤结构113的高度差为最终形成的粘胶220的厚度,通过控制所述第二围堤结构210与第一围堤结构113的高度差可以控制第二围堤结构210顶部表面的粘胶220的厚度,从而控制封装盖200与待封装晶圆100之间的粘结强度。
在其他实施例中,由于利用干膜工艺形成的光刻胶经过压合后具有一定的粘性,可以进行直接键合,当第一围堤结构的光刻胶是利用湿膜工艺形成,第二围堤结构的光刻胶是利用干膜工艺形成,经过压合后,所述第二围堤结构的顶部表面与待封装晶圆的切割道区域表面通过直接键合的方法固定接合,第一围堤结构的顶部表面与封装盖相接触但不固定接合,所述第二围堤结构的高度也可以与第一围堤结构的高度相同。
由于第一围堤结构的顶部表面与封装盖相接触但不固定接合,因此在切片时,当位于切割道区域的固定接合的第二围堤结构被同时切割去除后,所述封装盖与待封装晶圆之间自动分离,既能保证在封装过程中,待封装晶圆和封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆自动分离,且不伤及待封装晶圆本身。
在本实施例中,当待封装晶圆100的第一表面101和封装盖200具有第二围堤结构210的表面相对压合时,所述第二围堤结构210的中心线与待封装晶圆100的切割道区域120中心线重叠,从而使得在切片时所述第二围堤结构210会被完全去除。在其他实施例中,所述第二围堤结构的中心线与待封装晶圆的切割道区域中心线也可以不重叠,两者具有一定的间距,但第二围堤结构完全位于待封装晶圆的切割道区域内。
在本实施例中,由于所述第二围堤结构210的顶部表面与待封装晶圆100的切割道区域120表面利用所述粘胶220相粘结,所述第一围堤结构113的顶部表面与封装盖200表面相接触但不粘结,因此涂在第二围堤结构210顶部表面的粘胶220不能在压合的过程中挤压到第一围堤结构113表面,使得第一围堤结构113也与封装盖200相粘结,因此在所述第一围堤结构113的位置与第二围堤结构210的位置之间具有一定的间隔。在本实施例中,所述第二围堤结构与最近的第一围堤结构之间的距离D1大于或等于10微米。
在其他实施例中,也可以在所述待封装晶圆的切割道区域表面形成第二围堤结构,在所述封装盖表面形成有第一围堤结构,所述第一围堤结构的位置对应于焊盘的位置,后续在所述第二围堤结构的顶部表面与封装盖表面直接键合或利用粘胶相粘结,第一围堤结构的顶部表面与待封装晶圆的第一表面的焊盘表面相接触但不粘结,因此在切片时,当位于切割道区域的第二围堤结构被同时切割去除后,所述封装盖与待封装晶圆之间自动分离,既能保证在封装过程中,待封装晶圆和封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆自动分离,且不伤及待封装晶圆本身。
请参考图8,在对所述待封装晶圆100的第二表面102进行减薄并进行刻蚀,直到暴露出待封装晶圆100第一表面101的焊盘111,形成贯穿所述待封装晶圆100的通孔114。
对待封装晶圆100进行减薄的工艺包括机械研磨、化学机械研磨等,本领域技术人员可以根据需要选择合适的减薄工艺,在此不作详述。
在本实施例中,仅对焊盘111对应位置的待封装晶圆100进行刻蚀,形成通孔114。在其他实施例中,在刻蚀形成通孔的同时,对切割道区域的部分厚度的待封装晶圆进行刻蚀,使得切割道区域的待封装晶圆变薄,有利于切片提高切片效率,且不容易造成待封装晶圆因切片发生碎裂。
请参考图9,在所述待封装晶圆100的第二表面102和通孔114的侧壁表面形成绝缘层115,且所述绝缘层115暴露出通孔114底部的焊盘111。
所述绝缘层115为待封装晶圆100的第二表面提供电绝缘,且还可以作为待封装晶圆100的第二表面的保护层。所述绝缘层115的材料为绝缘树脂或氧化硅、氮化硅等绝缘材料。在本实施例中,所述绝缘层115的材料为环氧树脂。
形成所述绝缘层115的具体工艺包括:在所述待封装晶圆100的第二表面102、通孔114的侧壁和底部暴露出的焊盘111表面形成绝缘薄膜(未图示),在所述绝缘薄膜表面形成图形化的光刻胶薄膜(未图示),所述图形化的光刻胶薄膜暴露出通孔114底部焊盘111表面的绝缘薄膜,对所述暴露出的绝缘薄膜进行刻蚀,直到暴露出焊盘111,剩余的绝缘薄膜形成绝缘层115。
请参考图10,在所述绝缘层115表面和焊盘111表面形成底部再布线层116,在所述底部再布线层116表面形成焊球117。
在本实施例中,形成所述底部再布线层116的工艺包括:在所述绝缘层115表面形成金属薄膜(未图示),对所述金属薄膜进行刻蚀,形成底部再布线层116。所述底部再布线层116的材料为铜、铝、铝铜合金等金属材料。
在本实施例中,形成底部再布线层116后,在所述底部再布线层116表面形成焊球117,所述焊球117的材料为焊锡。在其他实施例中,形成底部再布线层后,在所述底部再布线层表面形成浸润层,由于浸润层的材料至少包括金元素、银元素、铟元素或锡元素其中的一种,且焊锡在具有金元素、银元素、铟元素或锡元素的浸润层表面具有较佳的浸润性,使得形成的焊球与底部再布线层116之间具有较强的结合力,所述焊球不容易剥落。
请参考图11,沿着切割道区域120对待封装晶圆100进行切片,在切割待封装晶圆100的同时切割第二围堤结构210和对应位置的封装盖200,使得当待封装晶圆100被切割成晶粒130时,封装盖200与晶粒130分离。
对待封装晶圆100进行切片的工艺为切片刀切割或激光切割,其中由于激光切割具有更小的切口宽度,因此本实施例采用激光对待封装晶圆100进行切割。由于无论是激光切割还是切片刀切割都会形成一定的切口宽度,当沿着切割道区域的中心线位置进行切割时,第二围堤结构210的位置与切割道区域120的位置相对应,因此在切割待封装晶圆100的同时切割去除第二围堤结构210和对应位置的封装盖200。由于封装盖200和待封装晶圆100之间只通过第二围堤结构210固定接合,第一围堤结构113与封装盖200仅仅接触但不固定接合,因此,当第二围堤结构210被切割去除,待封装晶圆100被切割成晶粒130时,封装盖200与晶粒130自动分离,一个晶粒130对应形成一个影像传感芯片。
由于本发明实施例的封装盖200和待封装晶圆100之间只通过第二围堤结构210固定接合,且所述待封装晶圆100的焊盘111表面形成的第一围堤结构113与封装盖200相接触但不固定接合,所述第一围堤结构113用于控制空腔比和提高封装盖200和待封装晶圆100之间的机械强度,当第二围堤结构210在切片时被切割去除时,封装盖200与晶粒130自动分离,不需要再利用湿法刻蚀等工艺去除粘胶220,避免去除所述粘胶时伤及待封装晶圆本身。
本发明实施例还提供了一种影像传感器的晶圆级封装结构,请参考图7,包括:待封装晶圆100,所述待封装晶圆100包括若干芯片区域110和位于芯片区域110之间的切割道区域120;位于待封装晶圆110第一表面101且位于芯片区域110内的焊盘111和影像传感区112;位于所述焊盘111表面的第一围堤结构113;与所述待封装晶圆100第一表面101相对设置的封装盖200,位于所述封装盖200表面的第二围堤结构210,所述第二围堤结构210的位置对应于切割道区域120的位置,所述封装盖200与待封装晶圆100利用第二围堤结构210顶部表面的粘胶220相粘结,且所述第一围堤结构113的顶部表面与封装盖200表面相接触但不粘结。
在本实施例中,所述第二围堤结构210的顶部表面与待封装晶圆100的切割道区域120表面利用粘胶220相粘结,因此,所述第一围堤结构113的高度等于所述第二围堤结构210顶部表面的粘胶220厚度与第二围堤结构210的高度之和。所述第一围堤结构113的高度范围为15微米~25微米。在其他实施例中,当所述第二围堤结构的顶部表面与待封装晶圆的切割道区域表面通过阳极接合方式或共晶接合方式固定接合,第一围堤结构的顶部表面与封装盖相接触但不固定接合,所述第二围堤结构的高度也可以与第一围堤结构的高度相同。
所述第二围堤结构210的宽度小于切割道区域120的宽度。优选的,所述第二围堤结构210的宽度小于或等于切割晶圆形成的切口的宽度。在本实施例中,所述第二围堤结构的宽度大于50微米。
在本实施例中,所述第一围堤结构113完全覆盖焊盘111表面且一个芯片区域110对应的第一围堤结构113相连接形成环状。在其他实施例中,所述第一围堤结构完全覆盖焊盘表面且间隔设置。
在本实施例中,所述第一围堤结构113、第二围堤结构210的材料为光刻胶。在其他实施例中,所述第二围堤结构还可以为其他有机高分子材料,例如树脂等,具体包括环氧树脂、苯丙环丁烯、聚酰亚胺、丙烯酸树脂等,或者所述第二围堤结构与封装盖为一体结构,材料同为玻璃、有机玻璃或硅基底,通过对整块玻璃、有机玻璃或硅基底进行微细加工形成。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种影像传感器的晶圆级封装结构,其特征在于,包括:
待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域;
位于待封装晶圆第一表面且位于芯片区域内的焊盘和影像传感区;
位于所述焊盘表面的第一围堤结构;
与所述待封装晶圆第一表面相对设置的封装盖,位于所述封装盖表面的第二围堤结构,所述第二围堤结构的位置对应于切割道区域的位置,所述封装盖与待封装晶圆利用第二围堤结构固定接合,且所述第一围堤结构的顶部表面与封装盖表面相接触。
2.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构的顶部表面与待封装晶圆的切割道区域表面直接键合或利用粘胶相粘结。
3.如权利要求2所述的影像传感器的晶圆级封装结构,其特征在于,所述第一围堤结构的高度大于或等于所述第二围堤结构的高度。
4.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构的宽度小于切割道区域的宽度。
5.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构的宽度小于或等于切割晶圆形成的切口的宽度。
6.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构的中心线与切割道区域的中心线重叠。
7.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构的宽度大于50微米。
8.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构与最近的第一围堤结构之间的距离大于或等于10微米。
9.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第一围堤结构完全覆盖焊盘表面且间隔设置。
10.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第一围堤结构完全覆盖焊盘表面且同一芯片区域对应的第一围堤结构相连接形成环状。
11.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第一围堤结构、第二围堤结构的材料为光刻胶或树脂。
12.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述第二围堤结构与封装盖为一体结构。
13.如权利要求1所述的影像传感器的晶圆级封装结构,其特征在于,所述封装盖的材料为玻璃、有机玻璃或硅基底。
14.一种封装方法,其特征在于,包括:
提供如权利要求1所述的影像传感器的晶圆级封装结构;
对所述晶圆级封装结构的待封装晶圆的第二表面进行减薄并进行刻蚀,直到暴露出待封装晶圆第一表面的焊盘,形成贯穿所述待封装晶圆的通孔;
在所述待封装晶圆的第二表面和通孔的侧壁表面形成绝缘层,且所述绝缘层暴露出通孔底部的焊盘;
在所述绝缘层表面和焊盘表面形成底部再布线层,在所述底部再布线层表面形成焊球;
沿着切割道区域对待封装晶圆进行切片,在切割待封装晶圆的同时切割第二围堤结构和对应位置的封装盖,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。
15.如权利要求14所述的封装方法,其特征在于,形成所述影像传感器的晶圆级封装结构的工艺包括:
提供待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,在待封装晶圆第一表面且位于芯片区域内形成有焊盘和影像传感区,在所述焊盘表面形成有第一围堤结构;
提供封装盖,在所述封装盖表面形成有第二围堤结构,所述第二围堤结构的位置对应于切割道区域的位置;
在所述第二围堤结构顶部表面涂有粘胶,将待封装晶圆的第一表面和封装盖具有第二围堤结构的表面相对压合,所述第二围堤结构的顶部表面与待封装晶圆的切割道区域表面利用所述粘胶相粘结,使得所述封装盖与待封装晶圆相粘结,且所述第一围堤结构的顶部表面与封装盖表面相接触。
16.如权利要求15所述的封装方法,其特征在于,所述第一围堤结构、第二围堤结构的材料为光刻胶或树脂。
17.如权利要求15所述的封装方法,其特征在于,所述封装盖的材料为玻璃、有机玻璃或硅基底。
18.如权利要求15所述的封装方法,其特征在于,所述封装盖、第二围堤结构的材料为玻璃、有机玻璃或硅基底,且为一体结构,通过对整块玻璃、有机玻璃或硅基底材料进行微细加工形成所述封装盖和第二围堤结构。
19.如权利要求14所述的封装方法,其特征在于,对待封装晶圆进行切片的工艺为切片刀切割或激光切割。
CN201310373019.6A 2013-08-23 2013-08-23 影像传感器的晶圆级封装结构及封装方法 Active CN103400808B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310373019.6A CN103400808B (zh) 2013-08-23 2013-08-23 影像传感器的晶圆级封装结构及封装方法
US14/450,143 US9231018B2 (en) 2013-08-23 2014-08-01 Wafer level packaging structure for image sensors and wafer level packaging method for image sensors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310373019.6A CN103400808B (zh) 2013-08-23 2013-08-23 影像传感器的晶圆级封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN103400808A true CN103400808A (zh) 2013-11-20
CN103400808B CN103400808B (zh) 2016-04-13

Family

ID=49564406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310373019.6A Active CN103400808B (zh) 2013-08-23 2013-08-23 影像传感器的晶圆级封装结构及封装方法

Country Status (2)

Country Link
US (1) US9231018B2 (zh)
CN (1) CN103400808B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904093A (zh) * 2014-04-01 2014-07-02 苏州晶方半导体科技股份有限公司 晶圆级封装结构以及封装方法
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN105206505A (zh) * 2014-06-30 2015-12-30 中芯国际集成电路制造(上海)有限公司 晶圆的清洗方法
CN105742304A (zh) * 2014-12-26 2016-07-06 精材科技股份有限公司 感光模组及其制造方法
CN106469741A (zh) * 2015-08-20 2017-03-01 精材科技股份有限公司 感测模组及其制造方法
WO2018171547A1 (zh) * 2017-03-21 2018-09-27 苏州迈瑞微电子有限公司 晶圆级芯片封装结构及制造方法
WO2020087594A1 (zh) * 2018-10-31 2020-05-07 中芯集成电路(宁波)有限公司 使用可光刻键合材料的晶圆级封装方法
US10755979B2 (en) 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
CN113241329A (zh) * 2021-04-30 2021-08-10 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
CN114388721A (zh) * 2021-12-31 2022-04-22 昆山梦显电子科技有限公司 一种硅基oled显示基板
WO2024088040A1 (zh) * 2022-10-29 2024-05-02 华为技术有限公司 一种晶圆级封装结构及其制作方法、电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400807B (zh) * 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US10283483B2 (en) * 2015-10-10 2019-05-07 China Wafer Level Csp Co., Ltd. Packaging method and package structure for image sensing chip
JP6503518B2 (ja) * 2015-10-10 2019-04-17 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
CN107819450B (zh) * 2017-11-13 2024-01-26 成都泰美克晶体技术有限公司 一种改进封装结构的全石英晶体谐振器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929345A (en) * 2007-12-17 2009-07-01 Powertect Technology Inc Method for laser cutting a substrate
CN102386197A (zh) * 2010-08-26 2012-03-21 精材科技股份有限公司 影像感测晶片封装体及其形成方法
US20120313222A1 (en) * 2011-06-09 2012-12-13 Lee Hung-Jen Chip package structure and manufacturing method thereof
CN203481209U (zh) * 2013-08-23 2014-03-12 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US7394152B2 (en) * 2006-11-13 2008-07-01 China Wafer Level Csp Ltd. Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
CN101123231B (zh) * 2007-08-31 2010-11-03 晶方半导体科技(苏州)有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
CN102738013B (zh) * 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
US20140264693A1 (en) * 2013-03-12 2014-09-18 Optiz, Inc. Cover-Free Sensor Module And Method Of Making Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929345A (en) * 2007-12-17 2009-07-01 Powertect Technology Inc Method for laser cutting a substrate
CN102386197A (zh) * 2010-08-26 2012-03-21 精材科技股份有限公司 影像感测晶片封装体及其形成方法
US20120313222A1 (en) * 2011-06-09 2012-12-13 Lee Hung-Jen Chip package structure and manufacturing method thereof
CN203481209U (zh) * 2013-08-23 2014-03-12 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904093A (zh) * 2014-04-01 2014-07-02 苏州晶方半导体科技股份有限公司 晶圆级封装结构以及封装方法
CN103904093B (zh) * 2014-04-01 2017-04-19 苏州晶方半导体科技股份有限公司 晶圆级封装结构以及封装方法
CN105206505A (zh) * 2014-06-30 2015-12-30 中芯国际集成电路制造(上海)有限公司 晶圆的清洗方法
CN105742304A (zh) * 2014-12-26 2016-07-06 精材科技股份有限公司 感光模组及其制造方法
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104649218B (zh) * 2015-02-12 2018-08-10 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN106469741A (zh) * 2015-08-20 2017-03-01 精材科技股份有限公司 感测模组及其制造方法
WO2018171547A1 (zh) * 2017-03-21 2018-09-27 苏州迈瑞微电子有限公司 晶圆级芯片封装结构及制造方法
WO2020087594A1 (zh) * 2018-10-31 2020-05-07 中芯集成电路(宁波)有限公司 使用可光刻键合材料的晶圆级封装方法
US10755979B2 (en) 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
CN113241329A (zh) * 2021-04-30 2021-08-10 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
CN113241329B (zh) * 2021-04-30 2022-06-17 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
US11789218B2 (en) 2021-04-30 2023-10-17 Hangzhou Guangzhiyuan Technology Co., Ltd. Three-dimentional packaging method and package structure of photonic-electronic chip
CN114388721A (zh) * 2021-12-31 2022-04-22 昆山梦显电子科技有限公司 一种硅基oled显示基板
CN114388721B (zh) * 2021-12-31 2023-12-12 昆山梦显电子科技有限公司 一种硅基oled显示基板
WO2024088040A1 (zh) * 2022-10-29 2024-05-02 华为技术有限公司 一种晶圆级封装结构及其制作方法、电子设备

Also Published As

Publication number Publication date
US9231018B2 (en) 2016-01-05
CN103400808B (zh) 2016-04-13
US20150054108A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
CN103400807A (zh) 影像传感器的晶圆级封装结构及封装方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN105070734A (zh) 封装结构及封装方法
CN203481209U (zh) 影像传感器的晶圆级封装结构
CN103904093B (zh) 晶圆级封装结构以及封装方法
CN105632911A (zh) 降低边缘应力的晶圆级封装方法
CN101488476B (zh) 封装方法
CN105529303B (zh) 键合工艺中去除气泡区域的方法
CN110459553A (zh) 镜头组件及形成方法、光学传感器和封装结构及封装方法
CN111900181A (zh) 影像传感芯片晶圆级封装方法
CN203434141U (zh) 影像传感器的晶圆级封装结构
CN109860065B (zh) 一种扇出型封装方法
CN204991711U (zh) 封装结构
CN103762221B (zh) 晶圆级封装结构及其形成方法、以及封装方法
CN105070732A (zh) 高像素影像传感器封装结构及其制作方法
CN109273406B (zh) 晶圆级芯片的封装方法
CN203967091U (zh) 晶圆级封装结构
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
CN103779245A (zh) 芯片封装方法及封装结构
CN105118843A (zh) 封装结构及封装方法
CN204991710U (zh) 封装结构
CN103247639A (zh) 图像传感器圆片级封装方法及其结构
CN205050824U (zh) 封装结构
CN102122624A (zh) 晶圆封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant