CN102738013B - 晶片封装体及其制作方法 - Google Patents

晶片封装体及其制作方法 Download PDF

Info

Publication number
CN102738013B
CN102738013B CN201110092927.9A CN201110092927A CN102738013B CN 102738013 B CN102738013 B CN 102738013B CN 201110092927 A CN201110092927 A CN 201110092927A CN 102738013 B CN102738013 B CN 102738013B
Authority
CN
China
Prior art keywords
wall
wafer
hole
wafer encapsulation
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110092927.9A
Other languages
English (en)
Other versions
CN102738013A (zh
Inventor
颜裕林
刘国华
黄玉龙
刘沧宇
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN201110092927.9A priority Critical patent/CN102738013B/zh
Priority to TW101112920A priority patent/TWI512811B/zh
Priority to US13/446,954 priority patent/US9136241B2/en
Priority to JP2012092264A priority patent/JP5384690B2/ja
Publication of CN102738013A publication Critical patent/CN102738013A/zh
Application granted granted Critical
Publication of CN102738013B publication Critical patent/CN102738013B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种晶片封装体及其制作方法，该晶片封装体的制作方法包括提供一半导体晶圆，其具有多个元件区，且元件区之间间隔有多个切割道；将一封装基板接合至半导体晶圆，其中封装基板与半导体晶圆之间具有一间隔层，间隔层定义出多个空腔，空腔分别露出元件区，且间隔层具有多个贯穿孔，贯穿孔邻近半导体晶圆的外缘，且贯穿孔中填入一粘着材料，间隔层具有粘性且间隔层的材质不同于粘着材料；以及沿着切割道切割半导体晶圆、封装基板与间隔层，以形成多个彼此分离的晶片封装体。本发明可改善晶圆切割制程的可靠度以及提升晶片封装制程的制程良率。

Description

晶片封装体及其制作方法
技术领域
本发明有关于晶片封装体，且特别是有关于晶圆级封装的晶片封装体及其制作方法。
背景技术
晶片封装体用以保护封装于其中的晶片，并提供晶片与外部电子元件之间的导电通路。在现行晶圆级封装制程中，位于晶圆外围的晶片封装体可能有接合度不佳及/或易受水气入侵的问题，其影响所封装的晶片的效能非常巨大。
因此，业界亟需提升晶片封装体的可靠度。
发明内容
本发明提供一种晶片封装体的制作方法，包括提供一半导体晶圆，半导体晶圆具有多个元件区，且元件区之间间隔有多个切割道；将一封装基板接合至半导体晶圆，其中封装基板与半导体晶圆之间具有一间隔层，间隔层定义出多个空腔，空腔分别露出元件区，且间隔层具有多个贯穿孔，贯穿孔邻近半导体晶圆的外缘，且贯穿孔中填入一粘着材料，间隔层具有粘性且间隔层的材质不同于粘着材料；以及沿着切割道切割半导体晶圆、封装基板与间隔层，以形成多个彼此分离的晶片封装体。
本发明所述的晶片封装体的制作方法，所述贯穿孔位于任两相邻的元件区之间。
本发明所述的晶片封装体的制作方法，所述贯穿孔位于所述切割道上，且切割该半导体晶圆、该封装基板与该间隔层的步骤包括：沿着所述切割道切割位于所述贯穿孔中的该粘着材料。
本发明所述的晶片封装体的制作方法，所述贯穿孔包括至少二排彼此平行的贯穿孔，该二排贯穿孔分别位于所述切割道其中之一的相对二侧，且切割该半导体晶圆、该封装基板与该间隔层的步骤包括：沿着该切割道切割该间隔层的位于该二排贯穿孔之间的部分。
本发明所述的晶片封装体的制作方法，该间隔层包括一外环部，该外环部邻近该半导体晶圆的外缘，且所述贯穿孔位于该外环部。
本发明所述的晶片封装体的制作方法，该间隔层还包括多个内环结构，所述内环结构分别位于所述空腔中，并分别围绕所述空腔所露出的所述元件区，且所述贯穿孔贯穿所述内环结构。
本发明所述的晶片封装体的制作方法，该间隔层还具有多个第二贯穿孔，所述第二贯穿孔邻近该半导体晶圆的中心，该晶片封装体的制作方法还包括：于所述第二贯穿孔中填入该粘着材料。
本发明所述的晶片封装体的制作方法，该粘着材料的粘性大于该间隔层的粘性。
本发明所述的晶片封装体的制作方法，该粘着材料的硬度小于该间隔层的硬度。
本发明所述的晶片封装体的制作方法，还包括：在所述贯穿孔中填入该粘着材料并接合该半导体晶圆与该封装基板之后，对该间隔层与该粘着材料进行一加热固化制程，以固化该间隔层与该粘着材料。
本发明所述的晶片封装体的制作方法，该间隔层还具有一沟槽，该沟槽贯穿该间隔层并位于所述切割道上，该晶片封装体的制作方法还包括：于该沟槽中填入该粘着材料，其中，切割该半导体晶圆、该封装基板与该间隔层的步骤包括：沿着所述切割道切割位于该沟槽中的该粘着材料。
本发明所述的晶片封装体的制作方法，所述贯穿孔包括至少二排彼此平行的贯穿孔，且该沟槽位于该二排贯穿孔之间。
本发明所述的晶片封装体的制作方法，该间隔层还具有多个环状沟槽，各该环状沟槽贯穿该间隔层并围绕对应的该空腔，该晶片封装体的制作方法还包括：于所述环状沟槽中填入该粘着材料。
本发明所述的晶片封装体的制作方法，所述贯穿孔位于所述切割道上，并位于任两相邻的环状沟槽之间，且切割该半导体晶圆、该封装基板与该间隔层的步骤包括：沿着所述切割道切割位于所述贯穿孔中的该粘着材料。
本发明所述的晶片封装体的制作方法，该间隔层包括一外环部，该外环部邻近该半导体晶圆的外缘，且该间隔层还具有一外环沟槽，该外环沟槽呈环状，该外环沟槽贯穿该间隔层且位于该外环部。
本发明另一提供一种晶片封装体，包括一半导体基板，具有一元件区；一封装基板，配置于半导体基板上；一间隔层，配置于半导体基板与封装基板之间，且间隔层定义出一空腔，空腔露出元件区；以及多个彼此独立的粘结结构，镶嵌于间隔层中并位于空腔外，其中间隔层的材质不同于粘结结构的材质。
本发明所述的晶片封装体，该间隔层具有一侧壁，该侧壁朝向远离该空腔的方向，该侧壁具有多个自该半导体基板延伸至该封装基板的凹槽，且所述粘结结构分别填充于所述凹槽中。
本发明所述的晶片封装体，各该粘结结构具有一第二侧壁，该第二侧壁朝向远离该空腔的方向并与该间隔层的该侧壁平齐。
本发明所述的晶片封装体，该间隔层具有多个贯穿孔，且所述粘结结构分别填入所述贯穿孔中。
本发明所述的晶片封装体，该间隔层还包括一内环结构，该内环结构位于该空腔中并具有多个贯穿孔，该晶片封装体还包括：多个彼此独立的第二粘结结构，分别填入所述贯穿孔中，其中该间隔层的材质不同于所述第二粘结结构的材质。
本发明所述的晶片封装体，该间隔层接触该半导体基板与该封装基板。
本发明所述的晶片封装体，各该粘结结构自该半导体基板延伸至该封装基板。
本发明所述的晶片封装体，还包括：一连续的环状粘结结构，环绕包覆该间隔层的侧壁，且位于该空腔外。
本发明所述的晶片封装体，该间隔层具有一环状沟槽，该环状沟槽贯穿该间隔层且环绕该空腔，该晶片封装体还包括：一连续的环状粘结结构，填充于该环状沟槽中。
本发明所述的晶片封装体及其制作方法可改善晶圆切割制程的可靠度以及提升晶片封装制程的制程良率。
附图说明
图1A至图1C绘示本发明一实施例的晶片封装体的制程剖面图。
图2绘示图1B的俯视图。
图3A至图3B绘示本发明一实施例的晶片封装体的制程剖面图。
图4绘示图3B的晶片封装体的立体示意图。
图5绘示图3A的俯视图。
图6绘示图5的实施例的另一种变化。
图7A至图7B绘示本发明一实施例的晶片封装体的制程剖面图。
图8绘示图7A的俯视图。
图9A至图9B绘示本发明一实施例的晶片封装体的制程剖面图。
图10绘示图9B的晶片封装体的立体示意图。
图11绘示图9A的俯视图。
图12A至图12B绘示本发明一实施例的晶片封装体的制程剖面图。
图13绘示图12B的晶片封装体的立体示意图。
图14绘示图12A的俯视图。
图15至图16绘示本发明一实施例的晶片封装体的制程剖面图。
图17至图18绘示本发明一实施例的晶片封装体的制程剖面图。
附图中符号的简单说明如下：
100、300、700、900、1200、1600、1800：晶片封装体；110：半导体晶圆；110a：半导体基板；112：元件区；114：中心区；116：周边区；120：封装基板；120a：(切割后的)封装基板；130：间隔层；130a、130b、130c、130d、130e：(切割后的)间隔层；132：外环部；134：分隔部；136：内环结构；138、F：侧壁；140：粘着材料；140a：粘结结构；140b、140c：环状粘结结构；A：沟槽；B：外环沟槽；C：空腔；D：环状沟槽；H：空心贯穿孔；P：外缘；R：凹槽；S：切割道；T：贯穿孔。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在图式中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，图中未绘示或描述的元件，为所属技术领域中技术人员所知的形式。
本发明一实施例的晶片封装体可用以封装光感测元件或发光元件。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem；MEMS)、微流体系统(microfluidicsystems)或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage；WSP)制程对影像感测元件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)或喷墨头(inkprinterheads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。
本发明是通过在半导体晶圆与封装基板之间的间隔层上形成多个邻近半导体晶圆的外缘的贯穿孔，并于这些贯穿孔中填入粘着材料的方式增加间隔层与半导体晶圆及/或封装基板之间的接着性。
图1A至图1C绘示本发明一实施例的晶片封装体的制程剖面图，图2绘示图1B的俯视图。图1B为沿图2的I-I’线段的剖面图，并且为简化起见，图2省略绘示封装基板。
首先，请参照图1A，提供一半导体晶圆110与一封装基板120，其中半导体晶圆110具有多个元件区112，且元件区112之间间隔有多个切割道S。
接着，请参照图1B与图2，将封装基板120接合至半导体晶圆110，其中封装基板120与半导体晶圆110之间具有一间隔层130。间隔层130定义出多个空腔C，空腔C分别露出元件区112。间隔层130具有多个贯穿孔T，贯穿孔T邻近半导体晶圆110的外缘P。
在本实施例中，间隔层130具有一外环部132与一分隔部134，外环部132邻近半导体晶圆110的外缘P，分隔部134位于元件区112之间的切割道S上，且贯穿孔T位于外环部132。并且，可于贯穿孔T中填入一粘着材料140，其中填入粘着材料140的方法例如为网版印刷。
粘着材料140可以填满或是未填满贯穿孔T，当粘着材料140填满贯穿孔T时可有助于粘结半导体晶圆110、封装基板120与间隔层130；即使粘着材料140未填满贯穿孔T，只要其有助于粘结间隔层130与半导体晶圆110或封装基板120两者之一即可提升封装制程的良率。
间隔层130可具有粘性且材质不同于粘着材料140。举例来说，间隔层130的材质可为感光材料(如光致抗蚀剂)或是环氧树脂(epoxy)，粘着材料140的材质可为其它种类的高分子材料(例如聚亚酰胺，polyimide)。在本实施例中，所选用的材质使得粘着材料140的粘性大于间隔层130的粘性，且粘着材料140的硬度小于间隔层130的硬度。如此一来，在接合封装基板120与半导体晶圆110时，间隔层130可提供一定的支撑力，而粘着材料140可提供比间隔层130更大的接着力。
详细而言，如图1A所示，在本实施例中，将封装基板120接合至半导体晶圆110的方法是先将间隔层130形成在封装基板120上，并于贯穿孔T中填入粘着材料140，之后，才使封装基板120经由具有粘性的间隔层130与粘着材料140接合至半导体晶圆110。
此外，在其他实施例中，将封装基板120接合至半导体晶圆110的方法也可以是先将间隔层130形成在半导体晶圆110上，并于贯穿孔T中填入粘着材料140，之后，才使半导体晶圆110经由具有粘性的间隔层130与粘着材料140接合至封装基板120。
另外，如图2所示，间隔层130可额外具有多个位于分隔部134的空心贯穿孔H，粘着材料140并未填入空心贯穿孔H中。
值得注意的是，由于本实施例在外环部132的贯穿孔T中填入粘着材料140，因此，粘着材料140可增加外环部132与半导体晶圆110及/或封装基板120之间的接着性，故可避免在后续的加工制程(例如化学气相沉积等热制程)中由间隔层130与半导体晶圆110及封装基板120所构成的叠层结构发生分层(delamination)现象，进而可改善晶圆切割制程的可靠度以及提升晶片封装制程的制程良率。
之后，可选择性地对间隔层130与粘着材料140进行一固化制程，以使间隔层130与粘着材料140同时或分开固化，其中固化制程例如为加热固化制程、光固化制程或是其他适合的固化制程。
然后，请参照图1B与图1C，沿着切割道S切割半导体晶圆110、封装基板120与间隔层130，以形成多个彼此分离的晶片封装体100。晶片封装体100包括一半导体基板110a、一(切割后的)封装基板120a以及一(切割后的)间隔层130a，其中半导体基板110a具有一元件区112。封装基板120a配置于半导体基板110a上，且间隔层130a位于封装基板120a与半导体基板110a之间并定义出一空腔C。
当晶片封装体100为感光元件或是发光元件时，封装基板120的材质可为透光材料，例如玻璃、石英、塑胶或蛋白石(opal)。
图3A至图3B绘示本发明另一实施例的晶片封装体的制程剖面图。
值得注意的是，本实施例的晶片封装体的制程相似于图1A至图1C的制程，两者的差异之处在于本实施例的贯穿孔T与粘着材料140还位于分隔部134。
图5绘示图3A的俯视图，图3A为沿图5的I-I’线段的剖面图，并且为简化起见，图5省略绘示封装基板。详细而言，请参照图3A，贯穿孔T可位于分隔部134。举例来说，如图5所示，半导体晶圆110可具有一中心区114与一围绕中心区114的周边区116，贯穿孔T可位于分隔部134的位于周边区116的部分，并位于切割道S上，且粘着材料140可填入位于周边区116的贯穿孔T中。此外，在本实施例中，间隔层130的空心贯穿孔H分布于中心区114的分隔部134。
在本实施例中，由于贯穿分隔部134的粘着材料140已于周边区116中围成一圈，因此，已强化分隔部134的位于周边区116的部分与半导体晶圆110及/或封装基板120之间的接着性，而具有避免叠层结构在后续的加工制程中发生分层现象的功效，因此，在该实施例中间隔层130亦可不具有填充粘着材料140的外环部132。
图6绘示图5的实施例的另一种变化。在另一实施例中，如图6所示，贯穿孔T可位于整个分隔部134中(亦即，位于半导体晶圆110的中心区与周边区中)，且粘着材料140可填入这些贯穿孔T中，此时，分隔部134不具有空心贯穿孔。
值得注意的是，由于本实施例在分隔部134的贯穿孔T中填入粘着材料140，因此，粘着材料140可增加分隔部134与半导体晶圆110及/或封装基板120之间的接着性，进而可提升晶片封装制程的制程良率。
之后，请同时参照图3A与图3B，可沿着切割道S切割半导体晶圆110、封装基板120、间隔层130以及位于贯穿孔T中的粘着材料140，以形成多个彼此分离的晶片封装体300。
图4绘示图3B的晶片封装体的立体示意图，并且为简化起见，图4省略绘示封装基板。请同时参照图3B与图4，晶片封装体300包括一半导体基板110a、一(切割后的)封装基板120a、一(切割后的)间隔层130a以及多个彼此独立的粘结结构140a，其中半导体基板110a具有一元件区112。
封装基板120a配置于半导体基板110a上。间隔层130a配置于半导体基板110a与封装基板120a之间，且间隔层130a定义出一空腔C，空腔C露出元件区112。粘结结构140a镶嵌于间隔层130a中并位于空腔C外，且部分的间隔层130a分隔于这些粘结结构140a之间，其中间隔层130a的材质不同于粘结结构140a的材质。
值得注意的是，在此，“粘结结构140a镶嵌于间隔层130a中”是代表粘结结构140a位于间隔层130a中，且间隔层130a暴露出粘结结构140a的部分表面。举例来说，间隔层130a具有一侧壁138，侧壁138朝向远离空腔C的方向，且粘结结构140a镶嵌于侧壁138上。详细而言，侧壁138可具有多个自半导体基板110a延伸至封装基板120a的凹槽R，且粘结结构140a填充于凹槽R中。由于粘结结构140a镶嵌于间隔层130a中，因此，两者之间的接着性良好。
在本实施例中，粘结结构140a具有一侧壁F，侧壁F朝向远离空腔C的方向，且侧壁F与侧壁138平齐。在本实施例中，间隔层130a直接接触半导体基板110a与封装基板120a，且各粘结结构140a自半导体基板110a延伸至封装基板120a。
虽然图4是绘示粘结结构140a完全填满凹槽R的情形，但在其他实施例中，粘结结构140a亦可未完全填满凹槽R。举例来说，粘结结构140a可以仅位于凹槽R的邻近半导体基板110a的一端而连接半导体基板110a与间隔层130a。或者是，粘结结构140a可以仅位于凹槽R的邻近封装基板120a的一端而连接封装基板120a与间隔层130a。
图7A至图7B绘示本发明又一实施例的晶片封装体的制程剖面图。
值得注意的是，本实施例的晶片封装体的制程相似于图3A至图3B的制程，两者的差异之处在于本实施例的间隔层130还具有多个内环结构136。
图8绘示图7A的俯视图，图7A为沿图8的I-I’线段的剖面图，并且为简化起见，图8省略绘示封装基板。详细而言，请参照图7A与图8，内环结构136位于空腔C中并环绕元件区112，且贯穿孔T贯穿内环结构136，粘着材料140填于贯穿孔T中。
值得注意的是，图8绘示的是位于周边区116中的内环结构136被贯穿孔T贯穿且贯穿孔T中填有粘着材料140，位于中心区114中的内环结构136是被空心贯穿孔H贯穿。当然，在其他的实施例中，也可以是所有的内环结构136都被填有粘着材料140的贯穿孔T贯穿。
接着，请同时参照图7A与图7B，可沿着切割道S切割半导体晶圆110、封装基板120、间隔层130以及位于贯穿孔T中的粘着材料140，以形成多个彼此分离的晶片封装体700。
本实施例的晶片封装体700相似于图3B的晶片封装体300，两者的差异之处在于晶片封装体700的间隔层130a还具有一内环结构136。内环结构136位于空腔C中并具有多个贯穿孔T，且多个彼此独立的粘结结构140a，分别填入贯穿孔T中。
图9A至图9B绘示本发明再一实施例的晶片封装体的制程剖面图。
值得注意的是，本实施例的晶片封装体的制程相似于图3A至图3B的制程，两者的差异之处在于贯穿孔T的排列方式不同。
图11绘示图9A的俯视图，图9A为沿图11的I-I’线段的剖面图，并且为简化起见，图11省略绘示封装基板。详细而言，请同时参照图9A与图11，对各切割道S而言，贯穿孔T包括二排彼此平行的贯穿孔T，二排贯穿孔T分别位于切割道S的相对二侧。在其他实施例中，贯穿孔T可包括其他偶数排的贯穿孔T(例如4、6、8排)，且分别位于切割道S的相对二侧。
接着，请同时参照图9A与图9B，可沿着切割道S切割半导体晶圆110、封装基板120与间隔层130的位于二排贯穿孔T之间的部分，以形成多个彼此分离的晶片封装体900。
图10绘示图9B的晶片封装体的立体示意图，并且为简化起见，图10省略绘示封装基板。请同时参照图9B与图10，本实施例的晶片封装体900相似于图3B的晶片封装体300，两者的差异之处在于晶片封装体900的间隔层130b具有多个贯穿孔T，且粘结结构140a分别填于贯穿孔T中。
图12A至图12B绘示本发明一实施例的晶片封装体的制程剖面图。
值得注意的是，本实施例的晶片封装体的制程相似于图9A至图9B的制程，两者的差异之处在于贯穿孔T的排列方式不同。
图14绘示图12A的俯视图，图12A为沿图14的I-I’线段的剖面图，并且为简化起见，图14省略绘示封装基板。详细而言，请同时参照图12A与图14，对各切割道S而言，贯穿孔T包括三排彼此平行的贯穿孔T，且其中一排贯穿孔T位于切割道S上(以下称为中间排)，其中二排贯穿孔T分别位于切割道S的相对二侧。
接着，请同时参照图12A与图12B，可沿着切割道S切割半导体晶圆110、封装基板120、间隔层130的位于二排贯穿孔T之间的部分以及中间排的贯穿孔T中的粘着材料140，以形成多个彼此分离的晶片封装体1200。
图13绘示图12B的晶片封装体的立体示意图，并且为简化起见，图13省略绘示封装基板。请同时参照图12B与图13，晶片封装体1200相似于图3B的晶片封装体300与图9B的晶片封装体900，其差异之处在于晶片封装体1200的间隔层130c同时具有图3B的晶片封装体300的凹槽R与图9B的晶片封装体900的贯穿孔T，且粘结结构140a分别填于贯穿孔T与凹槽R中。
图15至图16绘示本发明一实施例的晶片封装体的制程剖面图，并且为简化起见，图16省略绘示封装基板。值得注意的是，本实施例的晶片封装体的制程相似于图12A至图12B与图14的制程，如图15所示，两者的差异之处在于本实施例是以一贯穿间隔层130的连续沟槽A取代原本位于切割道S上的多个贯穿孔T(请参照图14)。详细来说，在本实施例中，对各切割道S而言，贯穿孔T可选择性地包括二排彼此平行的贯穿孔T，且沟槽A(或切割道S)分隔于这二排彼此平行的贯穿孔T之间。
此外，在本实施例中，亦可选择性地在间隔层130的外环部132上形成一呈环状的外环沟槽B，外环沟槽B贯穿外环部132。在一实施例中，贯穿孔T还可选择性地包括二排位于外环部132的贯穿孔T，且这二排贯穿孔T分别位于外环沟槽B的相对二侧。
值得注意的是，本实施例仅是以二排贯穿孔T为例作说明，并非用以限定贯穿孔T与沟槽A(或外环沟槽B)的相对位置，亦即，在其他实施例中，可依照实际使用需求而调整贯穿孔T与沟槽A(或外环沟槽B)的相对位置。
当在半导体晶圆110上形成间隔层130之后，可将粘着材料140填入沟槽A、外环沟槽B与贯穿孔T中，之后，可沿着切割道S切割半导体晶圆110、封装基板以及位于沟槽A中的粘着材料140，以形成多个彼此分离的晶片封装体1600(如图16所示)。
请参照图16，晶片封装体1600相似于图13的晶片封装体，其差异之处在于晶片封装体1600的间隔层130d不具有凹槽，且一连续的环状粘结结构140b环绕包覆间隔层130d的侧壁，且位于空腔C外。此外，粘结结构140a分别填于贯穿孔T中。
图17至图18绘示本发明一实施例的晶片封装体的制程剖面图，并且为简化起见，图18省略绘示封装基板。值得注意的是，本实施例的晶片封装体的制程相似于图12A至图12B与图14的制程，两者的差异之处在于本实施例是以多个贯穿间隔层130的环状沟槽D取代原本位于切割道S之外的多个贯穿孔T(请参照图14)。详细来说，请参照图17，各环状沟槽D围绕对应的空腔C(或元件区112)，且贯穿孔T位于两相邻的环状沟槽D之间。
值得注意的是，本实施例仅是以贯穿孔T位于两相邻的环状沟槽D之间为例作说明，并非用以限定贯穿孔T与环状沟槽D的相对位置，亦即，在其他实施例中，可依照实际使用需求而调整贯穿孔T与环状沟槽D的相对位置。
当在半导体晶圆110上形成间隔层130之后，可将粘着材料140填入环状沟槽D与贯穿孔T中，之后，可沿着切割道S切割半导体晶圆110、封装基板、间隔层130的位于相邻二环状沟槽D之间的部分以及位于贯穿孔T中的粘着材料140，以形成多个彼此分离的晶片封装体1800(如图18所示)。
请参照图18，晶片封装体1800相似于图13的晶片封装体，其差异之处在于晶片封装体1800的间隔层130e具有一连续的环状沟槽D，而不具有贯穿孔T。环状沟槽D贯穿间隔层130e且环绕空腔C(或元件区)，且一连续的环状粘结结构140c填入环状沟槽D中。此外，粘结结构140a分别填于凹槽R中。
综上所述，由于本发明使粘着材料贯穿邻近半导体晶圆的外缘的间隔层，故可有效增加间隔层与半导体晶圆及/或封装基板的外缘之间的接着性，以避免在后续的加工制程(例如热制程)中叠层结构发生分层现象，并可提升晶片封装制程的制程良率。
此外，本发明使粘着材料贯穿间隔层的分隔部可增加分隔部与半导体晶圆及/或封装基板之间的接着性，进而可提升晶片封装制程的制程良率。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (36)

1.一种晶片封装体的制作方法，其特征在于，包括：
提供一半导体晶圆，该半导体晶圆具有多个元件区，且所述元件区之间间隔有多个切割道；
将一封装基板接合至该半导体晶圆，其中该封装基板与该半导体晶圆之间具有一间隔层，该间隔层定义出多个空腔，所述空腔分别露出所述元件区，且该间隔层具有多个贯穿孔，所述贯穿孔邻近该半导体晶圆的外缘，且所述贯穿孔中填入一粘着材料，该间隔层具有粘性且该间隔层的材质不同于该粘着材料，其中，所述贯穿孔包括至少二排彼此平行的贯穿孔且所述贯穿孔分别位于所述切割道之一的相对两侧；以及
沿着所述切割道切割该半导体晶圆、该封装基板与该间隔层，以形成多个彼此分离的晶片封装体。
2.根据权利要求1所述的晶片封装体的制作方法，其特征在于，所述贯穿孔位于任两相邻的元件区之间。
3.根据权利要求2所述的晶片封装体的制作方法，其特征在于，所述贯穿孔包括三排彼此平行的贯穿孔，三排贯穿孔分别位于所述切割道之一的相对两侧以及所述切割道上，且切割该半导体晶圆、该封装基板与该间隔层的步骤包括：
沿着所述切割道切割位于所述贯穿孔中的该粘着材料。
4.根据权利要求2所述的晶片封装体的制作方法，其特征在于，切割该半导体晶圆、该封装基板与该间隔层的步骤包括：
沿着该切割道切割该间隔层的位于所述贯穿孔之间的部分。
5.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该间隔层包括一外环部，该外环部邻近该半导体晶圆的外缘，且所述贯穿孔位于该外环部。
6.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该间隔层还包括多个内环结构，所述内环结构分别位于所述空腔中，并分别围绕所述空腔所露出的所述元件区，且所述贯穿孔贯穿所述内环结构。
7.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该间隔层还具有多个第二贯穿孔，所述第二贯穿孔邻近该半导体晶圆的中心，该晶片封装体的制作方法还包括：
于所述第二贯穿孔中填入该粘着材料。
8.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该粘着材料的粘性大于该间隔层的粘性。
9.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该粘着材料的硬度小于该间隔层的硬度。
10.根据权利要求1所述的晶片封装体的制作方法，其特征在于，还包括：
在所述贯穿孔中填入该粘着材料并接合该半导体晶圆与该封装基板之后，对该间隔层与该粘着材料进行一加热固化制程，以固化该间隔层与该粘着材料。
11.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该间隔层还具有一沟槽，该沟槽贯穿该间隔层并位于所述切割道上，该晶片封装体的制作方法还包括：
于该沟槽中填入该粘着材料，
其中，切割该半导体晶圆、该封装基板与该间隔层的步骤包括：
沿着所述切割道切割位于该沟槽中的该粘着材料。
12.根据权利要求11所述的晶片封装体的制作方法，其特征在于，该沟槽位于该二排贯穿孔之间。
13.根据权利要求1所述的晶片封装体的制作方法，其特征在于，该间隔层包括一外环部，该外环部邻近该半导体晶圆的外缘，且该间隔层还具有一外环沟槽，该外环沟槽呈环状，该外环沟槽贯穿该间隔层且位于该外环部。
14.一种晶片封装体的制作方法，其特征在于，包括：
提供一半导体晶圆，该半导体晶圆具有多个元件区，且所述元件区之间间隔有多个切割道；
将一封装基板接合至该半导体晶圆，其中该封装基板与该半导体晶圆之间具有一间隔层，该间隔层定义出多个空腔，所述空腔分别露出所述元件区，且该间隔层具有多个贯穿孔，所述贯穿孔邻近该半导体晶圆的外缘，且所述贯穿孔中填入一粘着材料，该间隔层具有粘性且该间隔层的材质不同于该粘着材料，其中，该间隔层还具有多个环状沟槽，所述环状沟槽围绕对应的该空腔，所述贯穿孔位于所述切割道上，并位于任两相邻的环状沟槽之间；以及
沿着所述切割道切割该半导体晶圆、该封装基板与该间隔层，以形成多个彼此分离的晶片封装体。
15.根据权利要求14所述的晶片封装体的制作方法，其特征在于，各该环状沟槽贯穿该间隔层，该晶片封装体的制作方法还包括：
于所述环状沟槽中填入该粘着材料。
16.根据权利要求15所述的晶片封装体的制作方法，其特征在于，切割该半导体晶圆、该封装基板与该间隔层的步骤包括：
沿着所述切割道切割位于所述贯穿孔中的该粘着材料。
17.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，该间隔层包括一外环部，该外环部邻近该半导体晶圆的外缘，且该间隔层还具有一外环沟槽，该外环沟槽呈环状，该外环沟槽贯穿该间隔层且位于该外环部。
18.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，所述贯穿孔位于任两相邻的元件区之间。
19.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，该间隔层包括一外环部，该外环部邻近该半导体晶圆的外缘，且所述贯穿孔位于该外环部。
20.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，该间隔层还包括多个内环结构，所述内环结构分别位于所述空腔中，并分别围绕所述空腔所露出的所述元件区，且所述贯穿孔贯穿所述内环结构。
21.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，该间隔层还具有多个第二贯穿孔，所述第二贯穿孔邻近该半导体晶圆的中心，该晶片封装体的制作方法还包括：
于所述第二贯穿孔中填入该粘着材料。
22.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，该粘着材料的粘性大于该间隔层的粘性。
23.根据权利要求14或15所述的晶片封装体的制作方法，其特征在于，该粘着材料的硬度小于该间隔层的硬度。
24.根据权利要求15所述的晶片封装体的制作方法，其特征在于，还包括：
在所述贯穿孔及所述环状沟槽中填入该粘着材料并接合该半导体晶圆与该封装基板之后，对该间隔层与该粘着材料进行一加热固化制程，以固化该间隔层与该粘着材料。
25.一种晶片封装体，其特征在于，包括：
一半导体基板，具有一元件区；
一封装基板，配置于该半导体基板上；以及
一间隔层，配置于该半导体基板与该封装基板之间，且该间隔层定义出一空腔，该空腔露出该元件区，
其中，该间隔层内具有环绕该空腔的多个贯穿孔，所述贯穿孔中填充有粘结结构，该间隔层具有粘性且该间隔层的材质不同于所述粘结结构的材质。
26.根据权利要求25所述的晶片封装体，其特征在于，该间隔层具有一侧壁，该侧壁朝向远离该空腔的方向，该侧壁具有多个自该半导体基板延伸至该封装基板的凹槽，且所述粘结结构分别填充于所述凹槽中。
27.根据权利要求26所述的晶片封装体，其特征在于，填充于所述凹槽中的各该粘结结构具有一第二侧壁，该第二侧壁朝向远离该空腔的方向并与该间隔层的该侧壁平齐。
28.根据权利要求25所述的晶片封装体，其特征在于，该间隔层还包括一内环结构，该内环结构位于该空腔中并具有多个贯穿孔，该晶片封装体还包括：
多个彼此独立的第二粘结结构，分别填入所述贯穿孔中，其中该间隔层的材质不同于所述第二粘结结构的材质。
29.根据权利要求25所述的晶片封装体，其特征在于，该间隔层接触该半导体基板与该封装基板。
30.根据权利要求25所述的晶片封装体，其特征在于，该粘结结构自该半导体基板延伸至该封装基板。
31.根据权利要求25所述的晶片封装体，其特征在于，还包括：
一连续的环状粘结结构，环绕包覆该间隔层的侧壁，且位于该空腔外。
32.一种晶片封装体，其特征在于，包括：
一半导体基板，具有一元件区；
一封装基板，配置于该半导体基板上；以及
一间隔层，配置于该半导体基板与该封装基板之间，且该间隔层定义出一空腔，该空腔露出该元件区，
其中，该间隔层内具有环绕该空腔的一环状沟槽，且该间隔层朝向远离该空腔的方向的侧壁具有环绕该环状沟槽的多个凹槽，该环状沟槽中填充有一连续的环状粘结结构，所述凹槽中分别填充有多个彼此独立的粘结结构，该间隔层具有粘性且该间隔层的材质不同于所述连续的环状粘结结构以及所述彼此独立的粘结结构的材质。
33.根据权利要求32所述的晶片封装体，其特征在于，该环状沟槽贯穿该间隔层。
34.根据权利要求32所述的晶片封装体，其特征在于，该间隔层还包括一内环结构，该内环结构位于该空腔中并具有多个贯穿孔，该晶片封装体还包括：
多个彼此独立的第二粘结结构，分别填入所述贯穿孔中，其中该间隔层的材质不同于所述第二粘结结构的材质。
35.根据权利要求32所述的晶片封装体，其特征在于，该间隔层接触该半导体基板与该封装基板。
36.根据权利要求33所述的晶片封装体，其特征在于，所述连续的环状粘结结构以及所述彼此独立的粘结结构自该半导体基板延伸至该封装基板。
CN201110092927.9A 2011-04-13 2011-04-13 晶片封装体及其制作方法 Expired - Fee Related CN102738013B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110092927.9A CN102738013B (zh) 2011-04-13 2011-04-13 晶片封装体及其制作方法
TW101112920A TWI512811B (zh) 2011-04-13 2012-04-12 晶片封裝體及其製作方法
US13/446,954 US9136241B2 (en) 2011-04-13 2012-04-13 Chip package and manufacturing method thereof
JP2012092264A JP5384690B2 (ja) 2011-04-13 2012-04-13 チップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110092927.9A CN102738013B (zh) 2011-04-13 2011-04-13 晶片封装体及其制作方法

Publications (2)

Publication Number Publication Date
CN102738013A CN102738013A (zh) 2012-10-17
CN102738013B true CN102738013B (zh) 2016-04-20

Family

ID=46993271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110092927.9A Expired - Fee Related CN102738013B (zh) 2011-04-13 2011-04-13 晶片封装体及其制作方法

Country Status (4)

Country Link
US (1) US9136241B2 (zh)
JP (1) JP5384690B2 (zh)
CN (1) CN102738013B (zh)
TW (1) TWI512811B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
CN104037135B (zh) 2013-03-07 2017-09-22 精材科技股份有限公司 晶片封装体及其形成方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US9691579B2 (en) 2013-12-17 2017-06-27 Intel Corporation Package MEMS switch and method
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
CN104362243B (zh) * 2014-10-24 2017-11-03 深圳市华星光电技术有限公司 基板的封装方法及封装结构
TWI731260B (zh) * 2018-08-30 2021-06-21 奕力科技（開曼）股份有限公司 半導體基板結構及其製造方法
US11784134B2 (en) 2020-01-06 2023-10-10 Xintec Inc. Chip package and manufacturing method thereof
KR20220001292A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
CN111710618B (zh) * 2020-07-15 2021-10-12 广芯微电子（广州）股份有限公司 一种晶圆钝化层缺陷的检测方法
TWI837882B (zh) * 2022-01-14 2024-04-01 精材科技股份有限公司 晶片封裝體及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276916A (zh) * 1997-10-03 2000-12-13 数字光学公司 多个光学元件在晶片层的集成
CN1409391A (zh) * 2001-09-21 2003-04-09 伊斯曼柯达公司 利用通气孔和间隙的高湿敏性电子器部件及其制造方法
CN1572718A (zh) * 2003-06-06 2005-02-02 三洋电机株式会社 半导体装置及其制造方法
TWI239057B (en) * 2004-04-14 2005-09-01 Hsieh Chih Hung Wafer-scale packaging method for image sensing device
CN1722456A (zh) * 2004-06-10 2006-01-18 三星电子株式会社 图像传感器封装及其制造方法
CN1838420A (zh) * 2005-03-24 2006-09-27 台湾积体电路制造股份有限公司 半导体装置以及其形成的方法
KR100832895B1 (ko) * 2006-12-05 2008-05-28 삼성전기주식회사 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈
CN100416816C (zh) * 2003-09-03 2008-09-03 松下电器产业株式会社 制造固态成像装置的方法
CN100433343C (zh) * 2003-09-03 2008-11-12 松下电器产业株式会社 固态成像装置及其制造方法
CN100440651C (zh) * 2001-03-06 2008-12-03 数字光学公司 光学集成模块的分离以及由此形成的装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6235141B1 (en) * 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
US6744109B2 (en) * 2002-06-26 2004-06-01 Agilent Technologies, Inc. Glass attachment over micro-lens arrays
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
TWI222705B (en) * 2003-10-08 2004-10-21 United Microelectronics Corp Method and structure for a wafer level packaging
TWI284398B (en) * 2004-03-26 2007-07-21 Xintec Inc Chip package structure and its wafer level package method
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
JP2006080297A (ja) * 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
US20070120478A1 (en) * 2005-11-28 2007-05-31 Au Optronics Corporation Double-sided display device and method of making same
TWI270183B (en) * 2005-12-30 2007-01-01 Advanced Semiconductor Eng Wafer-level chip package process
TW200739703A (en) * 2006-04-13 2007-10-16 shi-jun Chen Chip scale package
JPWO2008023826A1 (ja) * 2006-08-25 2010-01-14 三洋電機株式会社 半導体装置及びその製造方法
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
JP4863935B2 (ja) * 2007-06-20 2012-01-25 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2010192628A (ja) * 2009-02-17 2010-09-02 Sumitomo Bakelite Co Ltd 半導体ウエハー接合体、半導体装置の製造方法および半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276916A (zh) * 1997-10-03 2000-12-13 数字光学公司 多个光学元件在晶片层的集成
CN100440651C (zh) * 2001-03-06 2008-12-03 数字光学公司 光学集成模块的分离以及由此形成的装置
CN1409391A (zh) * 2001-09-21 2003-04-09 伊斯曼柯达公司 利用通气孔和间隙的高湿敏性电子器部件及其制造方法
CN1572718A (zh) * 2003-06-06 2005-02-02 三洋电机株式会社 半导体装置及其制造方法
CN100416816C (zh) * 2003-09-03 2008-09-03 松下电器产业株式会社 制造固态成像装置的方法
CN100433343C (zh) * 2003-09-03 2008-11-12 松下电器产业株式会社 固态成像装置及其制造方法
TWI239057B (en) * 2004-04-14 2005-09-01 Hsieh Chih Hung Wafer-scale packaging method for image sensing device
CN1722456A (zh) * 2004-06-10 2006-01-18 三星电子株式会社 图像传感器封装及其制造方法
CN1838420A (zh) * 2005-03-24 2006-09-27 台湾积体电路制造股份有限公司 半导体装置以及其形成的方法
KR100832895B1 (ko) * 2006-12-05 2008-05-28 삼성전기주식회사 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈

Also Published As

Publication number Publication date
JP2012222366A (ja) 2012-11-12
TWI512811B (zh) 2015-12-11
JP5384690B2 (ja) 2014-01-08
CN102738013A (zh) 2012-10-17
US9136241B2 (en) 2015-09-15
TW201241908A (en) 2012-10-16
US20120261809A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
CN102738013B (zh) 晶片封装体及其制作方法
CN102157492B (zh) 晶片封装体
CN102194777B (zh) 晶片封装体及其形成方法
CN102683311B (zh) 晶片封装体及其形成方法
CN102157462B (zh) 晶片封装体及其制造方法
CN102244047B (zh) 晶片封装体及其形成方法
CN103107157B (zh) 晶片封装体及其形成方法
CN204045565U (zh) 晶片封装体
CN103426832B (zh) 芯片封装体及其形成方法
CN103681537A (zh) 晶片封装体及其形成方法
CN106575660B (zh) 光电子模块及制造该模块的方法
CN102651350B (zh) 晶片封装体
CN101681848A (zh) 电子元件封装体及其制作方法
CN105097792A (zh) 晶片封装体及其制造方法
CN103515334A (zh) 晶片封装体及其形成方法、半导体结构的形成方法
KR102530314B1 (ko) 마이크로 요소의 대량 이송 방법
CN103390601A (zh) 晶片封装体及其形成方法
CN205177811U (zh) 半导体器件封装
CN102891117A (zh) 晶片封装体及其制造方法
CN102543971A (zh) 晶片封装体及其形成方法
TW202101406A (zh) 光電固態陣列
CN107111984A (zh) 无基板柔性显示器及其制造方法
CN103165545B (zh) 晶片封装体及其形成方法
CN105489659A (zh) 晶片封装体及其制造方法
WO2018192169A1 (zh) Oled封装结构、oled封装方法及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160420

Termination date: 20190413