CN103165545B - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN103165545B
CN103165545B CN201210555392.9A CN201210555392A CN103165545B CN 103165545 B CN103165545 B CN 103165545B CN 201210555392 A CN201210555392 A CN 201210555392A CN 103165545 B CN103165545 B CN 103165545B
Authority
CN
China
Prior art keywords
wall
substrate
layer
wafer encapsulation
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210555392.9A
Other languages
English (en)
Other versions
CN103165545A (zh
Inventor
刘国华
张义民
林锡坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN103165545A publication Critical patent/CN103165545A/zh
Application granted granted Critical
Publication of CN103165545B publication Critical patent/CN103165545B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一元件区，形成于该基底之中或设置于该基底之上；一介电层，设置于该基底的该第一表面上；一导电垫，设置于该介电层之中，且电性连接该元件区；一平坦层，设置于该介电层之上，其中该平坦层与该导电垫的上表面之间的一垂直距离大于约2微米；一透明基板，设置于该基底的该第一表面上；一第一间隔层，设置于该透明基板与该平坦层之间；及一第二间隔层，设置于该透明基板与该基底之间，且延伸进入该介电层的一开口而接触该导电垫，其中该第二间隔层与该导电垫之间大抵无间隙。本发明使得透明基板稳固地接合于基底之上，且在后续切割制程不会损坏晶片封装体。

Description

晶片封装体及其形成方法
技术领域
本发明有关于晶片封装体，且特别是有关于以晶圆级封装制程所制得的晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
在现行晶圆级封装制程中，可能有接合度不佳及/或易受水气入侵的问题，其影响所封装的晶片的效能甚巨。此外，晶片封装体还容易因切割制程而损坏。
因此，业界亟需改进的晶片封装技术。
发明内容
本发明一实施例提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，形成于该基底之中或设置于该基底之上；一介电层，设置于该基底的该第一表面上；至少一导电垫，设置于该介电层之中，且电性连接该元件区；一平坦层，设置于该介电层之上，其中该平坦层的一上表面与该导电垫的一上表面之间的一垂直距离大于约2微米；一透明基板，设置于该基底的该第一表面上；一第一间隔层，设置于该透明基板与该平坦层之间；以及一第二间隔层，设置于该透明基板与该基底之间，且延伸进入该介电层的一开口而接触该导电垫，其中该第二间隔层与该导电垫之间大抵无间隙。
本发明一实施例提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，形成于该基底之中或设置于该基底之上；一介电层，设置于该基底的该第一表面上；至少一导电垫，设置于该介电层之中，且电性连接该元件区；一平坦层，设置于该介电层之上；一透明基板，设置于该基底的该第一表面上；一第一间隔层，设置于该透明基板与该平坦层之间；以及一第二间隔层，设置于该透明基板与该基底之间，其中该第二间隔层包括一本体部及一延伸部，该延伸部覆盖于该本体部的表面且延伸至该介电层的一开口中而接触该导电垫。
本发明一实施例提供一种晶片封装体的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中一元件区形成于该基底之中或设置于该基底之上，一介电层设置于该基底的该第一表面上，至少一导电垫设置于该介电层之中，且电性连接该元件区，及一平坦层设置于该介电层之上；提供一透明基板；于该透明基板的表面上形成一图案化间隔层，该图案化间隔层包括一第一间隔层及一第二间隔层，该第一间隔层于该透明基板上围绕一区域，且该第二间隔层围绕该第一间隔层；于该第二间隔层的一上表面设置一间隔层材料；以及将该基底设置于该透明基板上，其中该第一间隔层接合于该平坦层上，且该间隔层材料接合于该介电层，并填入该介电层的一开口中而接触该导电垫。
本发明使得透明基板稳固地接合于基底之上，且在后续切割制程不会损坏晶片封装体。
附图说明
图1显示本发明一实施例的晶片封装体的制程剖面图。
图2A-图2F显示本发明一实施例的晶片封装体的制程剖面图。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102：元件区；104：介电层；106：导电垫；108、109：平坦层；110：滤光层；112：透镜；114：透明基板；116、116’、116”：间隔层；116a、116b、116c：间隔层材料；117：凹陷；202：遮罩；204：涂布制程；d：距离；SC：切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装各种晶片。例如，在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem;MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage;WSP)制程对影像感测元件、发光二极管(light-emittingdiodes;LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)喷墨头(inkprinterheads)、或功率金氧半场效电晶体模组(powerMOSFETmodules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP;chipscalepackage)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。
图1显示本发明一实施例的晶片封装体的制程剖面图。在一实施例中，提供基底100，其具有表面100a及表面100b。基底100可为半导体晶圆，例如硅晶圆。基底100可由多个预定切割道SC划分成多个晶粒区域。每一晶粒区域中可形成有元件区102。元件区102可例如包括影像感测元件或发光元件。元件区102中的元件可电连接基底100上的介电层104中的导电垫106。例如，可于介电层104中形成多层内连线结构以电性连接元件区102中的元件与导电垫106。
在介电层104上可形成有光学构件，用以辅助光线进入元件区102或自元件区102发出。例如，光学构件可包括滤光层、彩色滤光层、偏光层、透镜、或前述的组合。为了设置光学构件，可能需于介电层104上形成平坦层以利各光学构件的设置。例如，在图1的实施例中，可于介电层104之上形成平坦层108，其材质可例如为高分子材料，并具有大抵平坦的上表面。接着，可于平坦层108上设置滤光层110。滤光层110上可形成有另一平坦层109。平坦层109的大抵平坦的上表面上可设置有透镜112，其例如是微透镜阵列。
在图1的实施例中，可于基底100的表面100a上设置透明基板114。透明基板114可保护光学构件，并可作为后续制程的支撑基板。为了避免透明基板114直接接触光学构件(例如，透镜112)，可于透明基板114上设置间隔层116，并通过间隔层116而将透明基板114接合于基底100上的介电层104之上。在一实施例中，间隔层116可包括用以接合平坦层109的内圈部分及用以接合介电层104的外圈部分。在将透明基板114设置于基底100上之后，间隔层116的内圈部分可与基底100及透明基板114共同于元件区102的上围绕出空腔，其可用以容纳光学构件。
一般而言，间隔层116的外圈部分围绕内圈部分，并覆盖导电垫106。间隔层116的外圈部分横跨预定切割道SC，并沿着预定切割道SC设置。此外，间隔层116较佳能大抵及/或完全填满介电层104的露出导电垫106的开口。如此，在后续沿着预定切割道SC进行切割制程时，由于间隔层116的外圈部分填满介电层104中的开口而接触导电垫106，可避免切割制程造成损伤。
然而，在部分实施例中，平坦层109的上表面与导电垫106的上表面之间的垂直距离d可能大于约2微米，其造成间隔层116的外圈部分无法接合介电层104，并填满介电层104的开口。如此，在后续进行切割制程时，晶片封装体可能遭遇损坏。
为了减轻及/或解决上述问题，本申请发明人另提出根据本发明另一实施例的晶片封装体的制作方法。图2A-图2F显示本发明另一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图2A所示，提供透明基板114。透明基板114可包括(但不限于)玻璃基板、石英基板、透明高分子基板、或前述的组合。接着，于透明基板114的表面上形成图案化间隔层，其可包括间隔层116’及间隔层116”。间隔层116’可于透明基板114上围绕一区域，而间隔层116”可围绕间隔层116’。此外，在一实施例中，间隔层116”可包括凹陷117。凹陷117可为多个孔洞或沟槽。由于间隔层116”中具有凹陷117，在后续进行切割制程时，凹陷117可用以释放应力而避免晶片封装体受损。在一实施例中，图案化间隔层可通过对形成于透明基板114上的光阻层进行曝光制程及显影制程而形成。图案化间隔层的材质例如可为硅氧基光阻(silicone-basedphotoresist)。在一实施例中，间隔层116’与间隔层116”的材质相同。
接着，于间隔层116”的上表面上设置间隔层材料。如图2B所示，在一实施例中，可于图案化间隔层上设置遮罩202。遮罩202可例如直接接触图案化间隔层。遮罩202可具有仅露出间隔层116”的孔洞。此外，遮罩202可覆盖凹陷117。接着，可于遮罩202上进行涂布制程204以涂布间隔层涂层，其中部分的间隔层涂层经由遮罩202的孔洞而直接接触间隔层116”的上表面。
接着，可移除遮罩202而于间隔层116”的上表面上留下间隔层材料116a，如图2C所示。在一实施例中，间隔层材料116a的材质可相同于间隔层116”。
在一实施例中，间隔层材料116a可能具有流动性而向间隔层116”的外侧流动而成为间隔层材料116b，如图2D所示。间隔层材料116b可流入凹陷117而部分填充凹陷117。此外，间隔层材料116b还可流向间隔层116’。在一实施例中，间隔层材料116b可直接接触间隔层116’。此外，由于间隔层116’的阻挡，间隔层材料116b将不会流入由间隔层116’所围绕的区域。在一实施例中，间隔层材料116b覆盖间隔层116”的侧表面。应注意的是，间隔层材料116b的形状不限于图2D所示的形式，间隔层材料116b的形状可取决于间隔层材料116b的材质与流动性。
在一实施例中，可接着对间隔层材料116b进行固化制程。固化制程例如可包括对间隔层材料116b进行软烤制程、照光制程、或前述的组合。软烤制程例如可于100℃下进行。在一实施例中，可先以软烤制程使间隔层材料116b固化，并接着使用照光制程而使间隔层材料116b中的高分子进一步交联。
接着，如图2E所示，可进行类似于图1所示的接合制程以将基底100设置于透明基板114之上，其中间隔层116’接合于平坦层109上，且间隔层材料116b接合于介电层104，并填入介电层104的开口中而接触导电垫106。介电层104中的导电垫106可电连接基底100上的元件区102中的元件。例如，可于介电层104中形成多层内连线结构以电性连接元件区102中的元件与导电垫106。在一实施例中，间隔层材料116b(或间隔层材料116c)与导电垫106之间大抵无间隙。在一实施例中，间隔层116’直接接触平坦层109而不接触介电层104或基底100。
在一实施例中，接合步骤可包括将基底100压向透明基板114，并可包括两段的加热制程。例如，在第一段加热制程中，可将温度提升至120℃，接着于第二段加热制程中，可将温度提升至150℃以完成接合步骤。接着，可将如图2E所示的结构置于烤箱中，并加热至约180℃以对图案化间隔层(包括间隔层116’及间隔层116”)及间隔层材料116b进行硬烤制程。间隔层材料116b经硬烤制程后，可大抵完全固化而成为间隔层材料116c。间隔层材料116c中的高分子更进一步地彼此交联。
在接合制程之后，间隔层116’、透明基板114及平坦层109共同于元件区102上围绕出大抵密闭的空腔，且间隔层116”及间隔层材料116c围绕间隔层116’及其所围出的空腔。空腔可用以容纳光学构件，例如是滤光层110及透镜112。
虽然，在上述实施例中，间隔层材料116b的固化制程于接合步骤之前进行，但本发明实施例不限于此。在另一实施例中，间隔层材料116b的固化制程于接合步骤之后进行。在此情形下，图2D中的间隔层材料116b未经固化制程便与基底100进行接合而形成出类似于图2E所示的结构。接着，如图2E所示，可于接合之后对间隔层材料116b进行照光制程而使间隔层材料116b中的高分子更进一步彼此交联而固化。接着，进行硬烤制程以形成间隔层材料116c。相似地，亦可对间隔层材料116b进行软烤制程。软烤制程可于接合步骤之前或之后进行。在一实施例中，由于间隔层材料116b在接合制程之前未经固化而具有较大的流动性，间隔层材料116b可更容易地将介电层104的开口填满而接触导电垫106。因此，在此实施例中，间隔层材料116b(或间隔层材料116c)与导电垫106之间大抵无间隙。即使在介电层104的开口的尺寸较小的情形中，间隔层材料116b(或间隔层材料116c)与导电垫106之间仍可大抵无间隙。
接着，如图2F所示，可沿着基底100的预定切割道进行切割制程以形成多个彼此分离的晶片封装体。由于间隔层116”包括凹陷117，且部分的间隔层材料116c虽延伸进入凹陷117但未将之填满，因此预定切割道SC之上仍具有未被间隔层材料116c填充的凹陷。在进行切割制程时，凹陷117可释放应力而避免晶片封装体受损。此外，由于间隔层材料116c与导电垫106之间大抵无间隙，晶片封装体的结构稳定性因而更佳且不因切割制程而脱层或损坏。
如图2F所示，在一实施例中，间隔层材料116c与间隔层116”由于材质相同，因此在硬烤制程之后，可能彼此互溶。在此情形下，间隔层材料116c与间隔层116”之间的界面将消失或不易发现。在一实施例中，间隔层116’可作为晶片封装体的第一间隔层，而间隔层材料116c与间隔层116”可共同作为晶片封装体的第二间隔层。第一间隔层的高度可小于第二间隔层。第二间隔层可包括本体部(例如，间隔层116”)及延伸部(例如，间隔层材料116c)。延伸部(间隔层材料116c)可覆盖本体部(间隔层116”)的侧表面。在一实施例中，延伸部(间隔层材料116c)可延伸于透明基板114的表面上，并可能朝第一间隔层(间隔层116’)延伸而直接接触第一间隔层(间隔层116’)。
在本发明实施例中，即使平坦层109的上表面与导电垫106的上表面之间的垂直距离d大于约2微米，透明基板114仍可稳固地接合于基底100之上。间隔层可将介电层104的开口完全填满而接触导电垫106，且间隔层与导电垫106之间大抵无间隙。因此，后续切割制程将大抵不对晶片封装体造成损坏。此外，本发明实施例的晶片封装体具有围绕着光学构件的多重的间隔层，可确保晶片封装体的重要元件免于受到外界环境污染。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (26)

1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一元件区，形成于该基底之中或设置于该基底之上；
一介电层，设置于该基底的该第一表面上；
至少一导电垫，设置于该介电层之中，且电性连接该元件区；
一平坦层，设置于该介电层之上，其中该平坦层的一上表面与该导电垫的一上表面之间的一垂直距离大于2微米；
一透明基板，设置于该基底的该第一表面上；
一第一间隔层，设置于该透明基板与该平坦层之间；以及
一第二间隔层，设置于该透明基板与该基底之间，且延伸进入该介电层的一开口而接触该导电垫，其中该第二间隔层与该导电垫之间大抵无间隙。
2.根据权利要求1所述的晶片封装体，其特征在于，该第一间隔层直接接触该平坦层，且不接触该介电层或该基底。
3.根据权利要求1所述的晶片封装体，其特征在于，该第一间隔层、该透明基板及该平坦层共同于该元件区上围绕一大抵密闭的空腔，且该第二间隔层围绕该第一间隔层。
4.根据权利要求3所述的晶片封装体，其特征在于，还包括一光学构件，该光学构件设置于该平坦层之上，且位于该空腔之中。
5.根据权利要求4所述的晶片封装体，其特征在于，该光学构件包括滤光层、彩色滤光层、偏光层、透镜、遮光层、或前述的组合。
6.根据权利要求1所述的晶片封装体，其特征在于，该第一间隔层的高度小于该第二间隔层的高度。
7.根据权利要求1所述的晶片封装体，其特征在于，该第一间隔层直接接触该第二间隔层。
8.根据权利要求1所述的晶片封装体，其特征在于，该第一间隔层不直接接触该第二间隔层。
9.根据权利要求1所述的晶片封装体，其特征在于，该第一间隔层与该第二间隔层的材质相同。
10.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一元件区，形成于该基底之中或设置于该基底之上；
一介电层，设置于该基底的该第一表面上；
至少一导电垫，设置于该介电层之中，且电性连接该元件区；
一平坦层，设置于该介电层之上；
一透明基板，设置于该基底的该第一表面上；
一第一间隔层，设置于该透明基板与该平坦层之间；以及
一第二间隔层，设置于该透明基板与该基底之间，其中该第二间隔层包括一本体部及一延伸部，该延伸部覆盖于该本体部的表面且延伸至该介电层的一开口中而接触该导电垫。
11.根据权利要求10所述的晶片封装体，其特征在于，该第二间隔层的该延伸部覆盖该本体部的一侧表面。
12.根据权利要求11所述的晶片封装体，其特征在于，该延伸部直接接触该透明基板。
13.根据权利要求12所述的晶片封装体，其特征在于，该延伸部直接接触该第一间隔层。
14.根据权利要求10所述的晶片封装体，其特征在于，该第二间隔层的该本体部与该延伸部的材质相同。
15.根据权利要求10所述的晶片封装体，其特征在于，该第一间隔层与该第二间隔层的材质相同。
16.根据权利要求10所述的晶片封装体，其特征在于，该第一间隔层、该透明基板及该平坦层共同于该元件区上围绕一大抵密闭的空腔，且该第二间隔层围绕该第一间隔层。
17.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中或设置于该基底之上，一介电层设置于该基底的该第一表面上，至少一导电垫设置于该介电层之中，且电性连接该元件区，及一平坦层设置于该介电层之上；
提供一透明基板；
于该透明基板的表面上形成一图案化间隔层，该图案化间隔层包括一第一间隔层及一第二间隔层，该第一间隔层于该透明基板上围绕一区域，且该第二间隔层围绕该第一间隔层；
于该第二间隔层的一上表面设置一间隔层材料；以及
将该基底设置于该透明基板上，其中该第一间隔层接合于该平坦层上，且该间隔层材料接合于该介电层，并填入该介电层的一开口中而接触该导电垫。
18.根据权利要求17所述的晶片封装体的形成方法，其特征在于，设置该间隔层材料的步骤包括：
于该图案化间隔层上设置一遮罩，该遮罩具有露出该第二间隔层的该上表面的孔洞；
于该遮罩上涂布一间隔层涂层，其中部分的该间隔层涂层填入该遮罩的该孔洞而直接接触该第二间隔层的该上表面；以及
移除该遮罩而于该第二间隔层的该上表面留下该间隔层材料。
19.根据权利要求17所述的晶片封装体的形成方法，其特征在于，在进行将该基底设置于该透明基板上的步骤之前，还包括对该间隔层材料进行一固化制程。
20.根据权利要求19所述的晶片封装体的形成方法，其特征在于，该固化制程包括对该间隔层材料进行软烤制程、照光制程、或前述的组合。
21.根据权利要求19所述的晶片封装体的形成方法，其特征在于，还包括对该图案化间隔层及该间隔层材料进行一硬烤制程。
22.根据权利要求17所述的晶片封装体的形成方法，其特征在于，在进行将该基底设置于该透明基板上的步骤之后，还包括对该间隔层材料进行一固化制程。
23.根据权利要求22所述的晶片封装体的形成方法，其特征在于，该固化制程包括对该间隔层材料进行软烤制程、照光制程、或前述的组合。
24.根据权利要求22所述的晶片封装体的形成方法，其特征在于，还包括对该图案化间隔层及该间隔层材料进行一硬烤制程。
25.根据权利要求17所述的晶片封装体的形成方法，其特征在于，还包括沿着该基底的多个预定切割道进行一切割制程以形成多个晶片封装体。
26.根据权利要求25所述的晶片封装体的形成方法，其特征在于，该第二间隔层包括一凹陷，且部分的该间隔层材料延伸进入该凹陷，其中该凹陷位于其中一所述预定切割道之上。
CN201210555392.9A 2011-12-19 2012-12-19 晶片封装体及其形成方法 Expired - Fee Related CN103165545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161577505P 2011-12-19 2011-12-19
US61/577,505 2011-12-19

Publications (2)

Publication Number Publication Date
CN103165545A CN103165545A (zh) 2013-06-19
CN103165545B true CN103165545B (zh) 2016-05-18

Family

ID=48588515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210555392.9A Expired - Fee Related CN103165545B (zh) 2011-12-19 2012-12-19 晶片封装体及其形成方法

Country Status (3)

Country Link
US (1) US8748926B2 (zh)
CN (1) CN103165545B (zh)
TW (1) TWI492337B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI546913B (zh) * 2014-04-02 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US10109663B2 (en) * 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11869912B2 (en) 2020-07-15 2024-01-09 Semiconductor Components Industries, Llc Method for defining a gap height within an image sensor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409869A (zh) * 1999-12-10 2003-04-09 壳箱有限公司 生产封装集成电路装置的方法及所生产的封装集成电路装置
CN1713392A (zh) * 2004-06-15 2005-12-28 夏普株式会社 具有盖部分的半导体晶片制造方法和半导体器件制造方法
CN101414613A (zh) * 2007-10-19 2009-04-22 采钰科技股份有限公司 晶片级封装物及制作晶片级封装物的掩模
US8044475B2 (en) * 2005-06-06 2011-10-25 Megica Corporation Chip package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038452A1 (en) * 2001-05-30 2004-02-26 Siliconware Precision Industries Co., Ltd. Connection between semiconductor unit and device carrier
US7561245B2 (en) * 2004-02-25 2009-07-14 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
TWI442535B (zh) * 2008-05-23 2014-06-21 Xintec Inc 電子元件封裝體及其製作方法
TWI546910B (zh) * 2010-02-26 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409869A (zh) * 1999-12-10 2003-04-09 壳箱有限公司 生产封装集成电路装置的方法及所生产的封装集成电路装置
CN1713392A (zh) * 2004-06-15 2005-12-28 夏普株式会社 具有盖部分的半导体晶片制造方法和半导体器件制造方法
US8044475B2 (en) * 2005-06-06 2011-10-25 Megica Corporation Chip package
CN101414613A (zh) * 2007-10-19 2009-04-22 采钰科技股份有限公司 晶片级封装物及制作晶片级封装物的掩模

Also Published As

Publication number Publication date
CN103165545A (zh) 2013-06-19
TW201330191A (zh) 2013-07-16
US20130154077A1 (en) 2013-06-20
TWI492337B (zh) 2015-07-11
US8748926B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
TWI569400B (zh) 晶片封裝體及其形成方法
CN102157462B (zh) 晶片封装体及其制造方法
TWI512930B (zh) 晶片封裝體及其形成方法
CN103515334B (zh) 晶片封装体及其形成方法、半导体结构的形成方法
US8872196B2 (en) Chip package
TWI529821B (zh) 晶片封裝體及其形成方法
CN103426832B (zh) 芯片封装体及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
CN103545295B (zh) 晶片封装体及其形成方法
TWI624039B (zh) 晶片封裝體及其製造方法
CN102782862A (zh) 芯片封装体及其制造方法
TWI578411B (zh) 晶片封裝體的製造方法
CN102651350B (zh) 晶片封装体
CN103107157B (zh) 晶片封装体及其形成方法
CN102856336A (zh) 晶片封装体及其形成方法
TW201521171A (zh) 晶片封裝體及其製造方法
CN102891117A (zh) 晶片封装体及其制造方法
CN102903763B (zh) 晶片封装体及其形成方法
JP2020077855A (ja) チップパッケージおよびその製造方法
CN105870138A (zh) 晶片封装体及其制造方法
TWI485818B (zh) 晶片封裝體及其形成方法
CN103165545B (zh) 晶片封装体及其形成方法
TWI739697B (zh) 晶片封裝體及其製造方法
US8785247B2 (en) Chip package and method for forming the same
US20140252642A1 (en) Chip package and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20211219