TWI739697B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI739697B
TWI739697B TW109145890A TW109145890A TWI739697B TW I739697 B TWI739697 B TW I739697B TW 109145890 A TW109145890 A TW 109145890A TW 109145890 A TW109145890 A TW 109145890A TW I739697 B TWI739697 B TW I739697B
Authority
TW
Taiwan
Prior art keywords
substrate
opening
chip package
groove area
conductive pad
Prior art date
Application number
TW109145890A
Other languages
English (en)
Other versions
TW202127608A (zh
Inventor
賴俊諺
孫唯倫
沈信隆
黃郁庭
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW202127608A publication Critical patent/TW202127608A/zh
Application granted granted Critical
Publication of TWI739697B publication Critical patent/TWI739697B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明提供一種晶片封裝體，包括：一第一基底及設置於第一基底上方的第二基底，第一基底及第二基底分別具有一下表面及一上表面，且第二基底具有一第一凹槽區圍繞第二基底。第一凹槽區具有一錐形側壁及位於第二基底的下表面與上表面之間的一底部表面。晶片封裝體更包括設置於第二基底的上表面上的至少一導電接墊以及對應設置於導電接墊上的一重佈線層。重佈線層自導電接墊沿第一凹槽區的錐形側壁延伸至第一凹槽區的底部表面上。本發明也提供一種晶片封裝體之製造方法。

Description

晶片封裝體及其製造方法
本發明係有關於一種封裝技術，特別為有關於一種晶片封裝體及其製造方法。
隨著電子或光電產品(例如，手機)需求的增加，使用透明或非透明基底(例如，矽、玻璃、石英等)的晶片封裝體發展的相當快速，且晶片封裝體的尺寸有微縮化(miniaturization)的趨勢。為了效能上的需求及操作上的穩定性，晶片封裝製程成為電子或光電產品過程中之重要步驟。
晶片封裝體包括彼此接合的基底(例如，玻璃基底或矽基底)。上述晶片封裝體應用於光學裝置時，放置光學構件(例如，鏡片)及電路的殼體(housing)會利用導電膠(例如，銀膠)貼附至晶片封裝體上方的接墊，使殼體與晶片封裝體彼此電性連接而形成晶片封裝組件(assembly)。然而，在上述晶片封裝組件的製造中，導電膠容易在貼附晶片封裝體與殼體期間擠入對應於主動區的晶片封裝體的表面上，因此晶片封裝體的光學路徑受到汙染而降低晶片封裝組件的良率。如此一來，增加了晶片封裝組件的製造困難度。
因此，有必要尋求一種新穎的晶片封裝體及其製造方法，其能夠解決或改善上述的問題。
本發明實施例係提供一種晶片封裝體，包括：一第一基底，具有一下表面及一上表面；一第二基底，設置於第一基底上方，且具有一下表面、一上表面及一第一凹槽區，其中第一凹槽區圍繞第二基底，且具有一錐形側壁及位於第二基底的下表面與上表面之間的一底部表面；至少一導電接墊，設置於第二基底的上表面上；以及一重佈線層，對應設置於導電接墊上，且自導電接墊沿第一凹槽區的錐形側壁延伸至第一凹槽區的底部表面上。
本發明實施例係提供一種晶片封裝體的製造方法，包括：提供一第一基底及一第二基底，其中第一基底及第二基底分別具有一下表面及一上表面，且具有至少一晶片區及圍繞晶片區的一切割道區；形成至少一導電接墊於第二基底的晶片區的上表面上；接合第一基底的上表面至第二基底的該下表面；形成一第一開口對應於第二基底的切割道區並圍繞第二基底的晶片區，其中第一開口具有一錐形側壁及位於第二基底的下表面與上表面之間的一底部表面；對應形成一重佈線層於導電接墊上，且自導電接墊沿第一開口的錐形側壁延伸至第一開口的底部表面上；以及切割第一開口下方的第二基底及第一基底。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明實施例之晶片封裝體可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(optoelectronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程來製作上述晶片封裝體。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
以下所述實施例可能討論特定的內容，然而所屬技術領域中具有通常知識者閱讀所揭露內容可理解在其他實施例中可考慮其他各種應用。應注意的是，此處所討論的實施例可能未必敘述出可能存在於結構內的每一個部件，舉例來說，當部件的討論說明足以傳達實施例的各個樣態時可能將其從圖式中省略。再者，此處所討論的實施例可能未必敘述出每一個製造步驟，且可能以特定的進行順序討論晶片封裝體的製造方法，然而在其他實施例中，可以以任何合理的順序進行晶片封裝體的製造。
以下配合第1圖說明本發明一些實施例之晶片封裝體10。請參照第1圖，在一些實施例中，晶片封裝體10包括一第一基底100。在一些實施例中，第一基底100可由矽、玻璃、石英或模塑材料所構成。第一基底100具有一下表面100a及相對於下表面100a的一上表面100b。
在一些實施例中，晶片封裝體10更包括一第一絕緣層102設置於第一基底100的下表面100a上。在一些實施例中，第一絕緣層102可包括內層介電層(interlayer dielectric, ILD)、金屬層間介電層(inter-metal dielectric, IMD)、鈍化護層(passivation)或前述之組合。第一絕緣層102可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。
在一些實施例中，第一絕緣層102內具有一或多個導電墊(未繪示)及電性連接導電墊的內連線(未繪示)。為簡化圖式，此處僅繪示出一平整層。在其他實施例中，第一絕緣層102內並未具有任何導電墊及內連線。在一些實施例中，第一絕緣層102與第一基底100係構成一第一晶片。
在其他實施例中，第一基底100由透明材料所構成，且晶片封裝體10更包括一光學材料層(未繪示)設置於第一基底100的上表面100b上。光學材料層中相對於第一基底100的上表面100b的表面包括一光學圖案，用以改變入射於光學材料層的光線的光學路徑。在一些實施例中，光學材料層、第一絕緣層102與第一基底100係構成一第一晶片。
在一些實施例中，晶片封裝體10更包括一第二基底200。在一些實施例中，第二基底200可由矽、玻璃、石英或模塑材料所構成。第二基底200具有一下表面200a及相對於下表面200a的一上表面200b。再者，第二基底200設置於第一基底100上方，使第二基底200的上表面200b背向第一基底100的下表面100a。另外，第二基底200內包括一主動區(未繪示)。主動區內包括一光學裝置(未繪示)。舉例來說，主動區內包括影像感測裝置或其他適合的光學裝置。
在一些實施例中，第二基底200具有一第一凹槽區自第二基底200的上表面200b向下延伸於第二基底200內，且圍繞第二基底200。亦即，第一凹槽區沿第二基底200的邊緣圍繞第二基底200的主動區。在一些實施例中，第一凹槽區具有一錐形側壁206a及位於第二基底200的下表面200a與上表面200b之間的一底部表面206b。
在一些實施例中，晶片封裝體10更包括一或多個導電接墊201設置第二基底200的上表面200b上且位於第二基底200的主動區的外側，用以電性連接外部電路(未繪示)。在一些實施例中，導電接墊201可為單層導電層(例如，金屬層)或為多層的導電層結構。為簡化圖式，此處僅繪示出一些單層導電層作為範例說明。
在一些實施例中，晶片封裝體10更包括一第二絕緣層202設置於第二基底200的上表面200b上且對應覆蓋一部分的導電接墊201。舉例來說，第二絕緣層202包括露出對應的導電接墊201的開口204。在一些實施例中，第二絕緣層202可包括內層介電層(ILD)、金屬層間介電層(IMD)、鈍化護層或前述之組合。在一些實施例中，第二絕緣層202包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。再者，第二絕緣層202內具有電性連接導電接墊201的內連線(未繪示)。在一些實施例中，導電接墊201、第二絕緣層202及第二基底200係構成一第二晶片。
在其他實施例中，第二基底200由透明材料所構成，且一光學材料層(未繪示)設置於第二基底200的下表面200a上。此光學材料層中相對於第二基底200的下表面200a的表面包括一光學圖案，用以改變入射於光學材料層的光線的光學路徑。在一些實施例中，光學材料層、導電接墊201、第二絕緣層202及第二基底200係構成一第二晶片。
在一些實施例中，晶片封裝體10更包括一接合材料層110位於第一基底100與第二基底200之間，用以接合第一基底100的上表面100b與第二基底200的下表面200a。在一些實施例中，接合材料層110覆蓋第一基底100的上表面100b與第二基底200的下表面200a，使第一基底100與第二基底200之間不具有空腔。在一些實施例中，接合材料層110大致上不吸收水氣且不具有黏性。在此情形中，可透過額外的黏著膠來接合第一晶片、第二晶片以及接合材料層110。
在其他實施例中，接合材料層110可具有黏性。在此情形中，可透過接合材料層110直接將第一晶片貼附於第二晶片上。如此一來，接合材料層110可不與任何的黏著膠接觸，以確保接合材料層110之位置不因黏著膠而移動。
在一實施例中，接合材料層110可由透明絕緣材料所構成，包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料（例如，聚醯亞胺樹脂（polyimide）、苯環丁烯（butylcyclobutene, BCB）、聚對二甲苯（parylene）、萘聚合物（polynaphthalenes）、氟碳化物（fluorocarbons）、丙烯酸酯（acrylates））、光阻材料或其他適合的絕緣材料。
在一些實施例中，晶片封裝體10更包括一或多個重佈線層208，經由第二絕緣層202的開口204對應設置於導電接墊201上。再者，位於開口204外側的重佈線層208自導電接墊201沿第一凹槽區的錐形側壁206a延伸至第一凹槽區的底部表面206b上。如此一來，第二絕緣層202位於第二基底200與重佈線層208之間，且位於第二絕緣層202的開口204內的重佈線層208與導電接墊201電性連接。在一些實施例中，重佈線層208可由金屬所構成。在一些實施例中，第二基底200由矽所構成，且重佈線層208與第二基底200之間具有一絕緣襯層(未繪示)，使重佈線層208與第二基底200電性隔離。
在一些實施例中，晶片封裝體10更包括一第二凹槽區自第一凹槽區的底部表面206b向下延伸於第一基底100內，且圍繞第二基底200及第一基底100。亦即，第二凹槽區沿第二基底200及第一基底100的邊緣圍繞第二基底200的主動區及第一基底100的主動區(未繪示)。在一些實施例中，第二凹槽區具有一側壁214a及位於第一基底100的下表面100a與上表面100b之間的一底部表面214b。
再者，第一基底100具有一側壁216a自第二凹槽區的底部表面214b向下延伸至第一基底100的下表面100a。在一些實施例中，側壁214a及側壁216a為垂直側壁。在一些實施例中。錐形側壁206a、側壁214a及側壁216a並未彼此對準，使第一基底100及第二基底200具有由第一凹槽區及第二凹槽區所形成的一階梯型側壁(其包括錐形側壁206a、側壁214a及側壁216a)。
第2A至2G圖係繪示出根據本發明實施例之晶片封裝體10的製造方法的剖面示意圖，其中相同於第1圖中的部件係使用相同的標號並可能省略其說明。請參照第2A圖，提供一第一基底100及一第二基底200。第一基底100具有一下表面100a及與其相對的一上表面100b，且具有複數晶片區及圍繞這些晶片區並隔開相鄰的晶片區的一切割道區。再者，每一晶片區內具有一主動區(未繪示)。相似地，第二基底200具有一下表面200a及與其相對的一上表面200b，且具有複數晶片區及圍繞這些晶片區並隔開相鄰的晶片區的一切割道區。此處為簡化圖式，僅繪示兩相鄰的晶片區C的一部分以及隔開這些晶片區C的一切割道區SL。
在一些實施例中，第一基底100及第二基底200分別為一晶圓，以利於進行晶圓級封裝製程。在一些實施例中，晶圓由矽、玻璃、石英或模塑材料所構成。接著，形成一第一絕緣層102於第一基底100的下表面100a上。再者，依序形成一或多個導電接墊201及一第二絕緣層202於第二基底200的上表面200b上。第二絕緣層202對應覆蓋一部分的導電接墊201。舉例來說，第二絕緣層202包括露出對應的導電接墊201的開口204。
在其他實施例中，可在形成第一絕緣層102之前或之後，形成具有光學圖案的一光學材料層(未繪示)於第一基底100的上表面100b上。相似地，可在形成導電接墊201及第二絕緣層202之前或之後，形成具有光學圖案的另一光學材料層(未繪示)於第二基底200的下表面200a上。
在一些實施例中，在形成第一絕緣層102及第二絕緣層202之後，接合第一基底100的上表面100b與第二基底200的下表面200a。在一些實施例中，藉由一接合材料層110接合第一基底100與第二基底200，使接合材料層110位於第一基底100的上表面100b與第二基底200的下表面200a之間。
在一些實施例中，接合材料層110由透明材料所構成且可具有或不具有黏性。舉例來說，不具有黏性的接合材料層110可透過額外的黏著膠來接合第一基底100、第二基底200以及接合材料層110。在一些實施例中，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)形成接合材料層110。在一些實施例中，接合材料層110覆蓋第一基底100的上表面100b與第二基底200的下表面200a，使第一基底100與第二基底200之間不具有空腔。
在其他實施例中，第一基底100與第二基底200分別由透明材料所構成(例如，玻璃或石英)。再者，第一基底100的上表面100b上具有光學材料層(未繪示)，且第二基底200的下表面200a上具有另一光學材料層。接合材料層110接合第一基底100與第二基底200，使接合材料層110位於那些光學材料層之間。
請參照第2B圖，在一些實施例中，在接合第一基底100與第二基底200之後，將位於第一基底100上的第一絕緣層102貼附於一承載基底300(例如，一膠帶層)上。
請參照第2C圖，在一些實施例中，形成一第一開口206對應於第二基底200的切割道區SL並圍繞第二基底200的晶片區C。舉例來說，可藉由一刀具(未繪示)自第二基底200上表面200b上方的第二絕緣層202進行一切割製程，以在第二基底200的切割道區SL形成第一開口206。在一些實施例中，第一開口206具有一錐形側壁206a及位於第二基底200的下表面200a與上表面200b之間的一底部表面206b。
請參照第2D圖，形成一或多個重佈線層208於第二基底200的上表面200b上方以及對應的第一開口206的內表面(例如，錐形側壁206a及底部表面206b)上，以與對應的導電接墊201電性連接。
舉例來說，可透過沉積製程(例如，物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)於第二基底200上的第二絕緣層202的上表面上形成一導電層(未繪示)，且其順應性形成於第一開口206的內表面上而延伸於第二基底200內。在一些實施例中，導電層由非透明導電材料所構成，例如金屬。之後，對導電層進行一圖案化製程(例如，微影及蝕刻製程)，以形成重佈線層208，使第二絕緣層202位於第二基底200與重佈線層208之間。形成的重佈線層208自對應的導電接墊201沿第一開口206的錐形側壁206a延伸至第一開口206的底部表面206b上。
在一些實施例中，第二基底200由矽所構成。在此種情形下，在形成作為重佈線層208的導電層之前，形成一絕緣襯層(未繪示)於第一開口206的內表面，使後續形成的重佈線層208與第二基底200電性隔離。
在形成重佈線層208之後，去除承載基底300，如第2E圖所示。請參照第2F至2G圖，切割第一開口206下方的第二基底200及第一基底100，以貫穿對應於第一基底100及第二基底200的切割道區SL而形成獨立的晶片封裝體10(如第1圖所示)。
如第2F圖所示，在一些實施例中，形成一第二開口214於第一開口206下方。具體來說，第二開口214自第一開口206的底部表面206b向下延伸至第一基底100內且圍繞第二基底200及第一基底100。舉例來說，藉由一刀具(未繪示)進行一切割製程，以在第一開口206底部下方形成一第二開口214。在一些實施例中，第二開口214具有一側壁214a及位於第一基底100的下表面100a與上表面100b之間的一底部表面214b。不同於第一開口206的錐形側壁206a，側壁214a為垂直側壁。再者，第一開口206的底部寬度大於第二開口214的頂部寬度，使第二開口214的側壁214a頂端未與第一開口206的錐形側壁206a底端重疊。如此一來，第一基底100及第二基底200具有由第一開口206所形成的第一凹槽區及第二開口214所形成的第二凹槽區。
請參照第2G圖，在一些實施例中，形成一第三開口216於第二開口214下方。具體來說，第三開口216自第二開口214的底部表面214b向下延伸至第一基底100的下表面100a並貫穿第一絕緣層102。相似於第二開口214，第三開口216圍繞第一基底100。舉例來說，藉由一刀具(未繪示)進行一切割製程，以在第二開口214底部下方形成一第三開口216。在一些實施例中，第三開口216具有一側壁216a。相似於第二開口214的側壁214a，側壁216a為垂直側壁。再者，第二開口214的底部寬度大於第三開口216的頂部寬度，使第二開口214的側壁214a底端未與第三開口216的側壁216a頂端重疊。如此一來，第一基底100及第二基底200具有由第一開口206、第二開口214及第三開口216所形成的一階梯型側壁。
請參照第3圖，其繪示出本發明一些實施例之晶片封裝體20的剖面示意圖，其中相同於第1圖中的部件係使用相同的標號並省略其說明。在一些實施例中，晶片封裝體20之結構類似於第1圖中的晶片封裝體10之結構。因此，可透過相同或相似於第2A至2G圖所示的方法來製造晶片封裝體20。然而，晶片封裝體20與晶片封裝體10差異處在於晶片封裝體20中的接合材料層110具有一開口，以在第一基底100的上表面100b與第二基底200的下表面200a之間形成一腔室110a，且腔室110a對應於第一基底100的晶片區C及第二基底200的晶片區C。具有開口的接合材料層110可由非透明絕緣材料所構成。
請參照第4圖，其繪示出本發明一些實施例之晶片封裝體30的剖面示意圖，其中相同於第1圖中的部件係使用相同的標號並省略其說明。在一些實施例中，晶片封裝體30之結構類似於第1圖中的晶片封裝體10之結構。因此，可透過相同或相似於第2A至2G圖所示的方法來製造晶片封裝體30。然而，晶片封裝體30與晶片封裝體10差異處在於晶片封裝體30中第二基底200及第一基底100具有一側壁216a’自第一凹槽區的底部表面206b向下延伸至第一基底100的下表面100a。在一些實施例中，側壁216a’為垂直側壁。在一些實施例中，錐形側壁206a及側壁216a’並未彼此對準，使第一基底100及第二基底200具有由第一凹槽區所形成的一階梯型側壁(其包括錐形側壁206a及側壁216a’)。在一些實施例中，根據相似於第2A至2G圖所示的方法來製造晶片封裝體30晶片封裝體，可在形成第一開口206以及形成重佈線層208（例如，根據第2A至2E圖所示的方法）之後，藉由一刀具(未繪示)進行一切割製程，以在第一開口206底部下方形成自第一開口206的底部表面206b向下延伸至第一基底100的下表面100a並貫穿第一絕緣層102（如第2G圖所示）的開口，其可具有垂直側壁。
請參照第5圖，其繪示出本發明一些實施例之晶片封裝體40的剖面示意圖，其中相同於第4圖中的部件係使用相同的標號並省略其說明。在一些實施例中，晶片封裝體40之結構類似於第4圖中的晶片封裝體30之結構。因此，也可透過相同或相似於第2A至2G圖所示的方法來製造晶片封裝體40。然而，晶片封裝體40與晶片封裝體30差異處在於晶片封裝體40中的接合材料層110具有一開口，以在第一基底100的上表面100b與第二基底200的下表面200a之間形成一腔室110a，且腔室110a對應於第一基底100的晶片區C及第二基底200的晶片區C。具有開口的接合材料層110可由非透明絕緣材料所構成。
根據上述實施例，在晶片封裝組件的製造中，在貼附晶片封裝體與殼體期間，可利用晶片封裝體的第一凹槽區容納過量的導電膠，以避免導電膠擠入對應於主動區的晶片封裝體的表面上。如此一來，可避免或減輕晶片封裝體的光學路徑受到汙染，進而提升晶片封裝組件的良率並降低晶片封裝組件的製造困難度。再者，晶片封裝體的第一凹槽區也可容納一部分的殼體，使晶片封裝組件的整體高度降低，進而縮小晶片封裝組件的尺寸。另外，由於晶片封裝體中的重佈線層延伸於第一凹槽區的錐形側壁，因此可在晶片封裝組件的製造中，增加殼體與晶片封裝體之間的電性接觸面積，進而提升晶片封裝組件的可靠度。
根據上述實施例，在晶片封裝體的製造中，階梯型側壁可藉由採用不同的刀具尺寸來進行多階段切割製程而實現。相較於使用單一刀具進行單一切割製程來說，可降低刀具的負荷，進而增加切割製程的穩定性以及避免或減輕晶片封裝體發生碎裂問題。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
10、20、30、40 晶片封裝體 100 第一基底 100a、200a 下表面 100b、200b 上表面 102 第一絕緣層 110 接合材料層 110a 腔室 200 第二基底 201 導電接墊 202 第二絕緣層 204 開口 206 第一開口 206a 錐形側壁 206b、214b 底部表面 208 重佈線層 214 第二開口 214a、216a、216a’ 側壁 216 第三開口 300 承載基底 C 晶片區 SL 切割道區
第1圖係繪示出根據本發明一些實施例之晶片封裝體的剖面示意圖。 第2A至2G圖係繪示出根據本發明一些實施例之晶片封裝體的製造方法的剖面示意圖。 第3圖係繪示出根據本發明一些實施例之晶片封裝體的剖面示意圖。 第4圖係繪示出根據本發明一些實施例之晶片封裝體的剖面示意圖。 第5圖係繪示出根據本發明一些實施例之晶片封裝體的剖面示意圖。
10 晶片封裝體 100 第一基底 100a、200a 下表面 100b、200b 上表面 102 第一絕緣層 110 接合材料層 200 第二基底 201 導電接墊 202 第二絕緣層 204 開口 206a 錐形側壁 206b、214b 底部表面 208 重佈線層 214a、216a 側壁

Claims (20)

  1. 一種晶片封裝體，包括：一第一基底，具有一下表面及一上表面；一第二基底，設置於該第一基底上方，且具有一下表面、一上表面及一第一凹槽區，其中該第一凹槽區圍繞該第二基底，且具有一錐形側壁及位於該第二基底的該下表面與該第二基底的該上表面之間的一底部表面；一接合材料層，接合該第一基底的該上表面與該第二基底的該下表面之間；至少一導電接墊，設置於該第二基底的該上表面上；以及一重佈線層，對應設置於該導電接墊上，且自該導電接墊沿該第一凹槽區的該錐形側壁延伸至該第一凹槽區的該底部表面上；其中該接合材料層由非透明絕緣材料所構成且具有一開口，以在第一基底的該上表面與該第二基底的該下表面之間形成一腔室。
  2. 一種晶片封裝體，包括：一第一基底，具有一下表面及一上表面；一第二基底，設置於該第一基底上方，且具有一下表面、一上表面及一第一凹槽區，其中該第一凹槽區圍繞該第二基底，且具有一錐形側壁及位於該第二基底的該下表面與該第二基底的該上表面之間的一底部表面；一接合材料層，接合該第一基底的該上表面與該第二基底的該下表面之間；至少一導電接墊，設置於該第二基底的該上表面上；以及 一重佈線層，對應設置於該導電接墊上，且自該導電接墊沿該第一凹槽區的該錐形側壁延伸至該第一凹槽區的該底部表面上；其中該接合材料層由透明絕緣材料所構成。
  3. 如請求項1之晶片封裝體，更包括：一第二凹槽區自該第一凹槽區的該底部表面向下延伸至該第一基底的該上表面與該第一基底的該下表面之間，其中該第二凹槽區圍繞該第二基底及該第一基底。
  4. 一種晶片封裝體，包括：一第一基底，具有一下表面及一上表面；一第二基底，設置於該第一基底上方，且具有一下表面、一上表面、一第一凹槽區及一第二凹槽區，其中該第一凹槽區圍繞該第二基底，該第二凹槽區圍繞該第二基底及該第一基底，且該第一凹槽區具有一錐形側壁及位於該第二基底的該下表面與該第二基底的該上表面之間的一底部表面，且中該第二凹槽區具有一垂直側壁且自該第一凹槽區的該底部表面向下延伸至該第一基底的該上表面與該第一基底的該下表面之間；至少一導電接墊，設置於該第二基底的該上表面上；以及一重佈線層，對應設置於該導電接墊上，且自該導電接墊沿該第一凹槽區的該錐形側壁延伸至該第一凹槽區的該底部表面上。
  5. 如請求項3之晶片封裝體，其中該第一基底及該第二基底具有由該第一凹槽區及該第二凹槽區所形成的一階梯型側壁。
  6. 一種晶片封裝體，包括：一第一基底，具有一下表面及一上表面； 一第二基底，設置於該第一基底上方，且具有一下表面、一上表面及一第一凹槽區，其中該第一凹槽區圍繞該第二基底，且具有一錐形側壁及位於該第二基底的該下表面與該第二基底的該上表面之間的一底部表面；至少一導電接墊，設置於該第二基底的該上表面上；一重佈線層，對應設置於該導電接墊上，且自該導電接墊沿該第一凹槽區的該錐形側壁延伸至該第一凹槽區的該底部表面上；一第一鈍化護層，位於該第一基底的該下表面上；以及一第二鈍化護層，位於該第二基底與該重佈線層之間且覆蓋一部分的該導電接墊。
  7. 如請求項1之晶片封裝體，其中該第一基底或該第二基底由矽、玻璃、石英或模塑材料所構成。
  8. 一種晶片封裝體，包括：一第一基底，具有一下表面及一上表面；一第二基底，設置於該第一基底上方，且具有一下表面、一上表面及一第一凹槽區，其中該第一凹槽區圍繞該第二基底，且具有一錐形側壁及位於該第二基底的該下表面與該第二基底的該上表面之間的一底部表面；至少一導電接墊，設置於該第二基底的該上表面上；一重佈線層，對應設置於該導電接墊上，且自該導電接墊沿該第一凹槽區的該錐形側壁延伸至該第一凹槽區的該底部表面上；其中該第一基底及該第二基底具有一垂直側壁自該第一凹槽區的該底部表面向下延伸至該第一基底的該下表面。
  9. 一種晶片封裝體之製造方法，包括： 提供一第一基底及一第二基底，其中該第一基底及該第二基底分別具有一下表面及一上表面，且具有至少一晶片區及圍繞該晶片區的一切割道區；形成至少一導電接墊於該第二基底的該晶片區的該上表面上；接合該第一基底的該上表面至該第二基底的該下表面；形成一第一開口對應於該第二基底的該切割道區並圍繞該第二基底的該晶片區，其中該第一開口具有一錐形側壁及位於該第二基底的該下表面與該第二基底的該上表面之間的一底部表面；對應形成一重佈線層於該導電接墊上，且自該導電接墊沿該第一開口的該錐形側壁延伸至該第一開口的該底部表面上；以及切割該第一開口下方的該第二基底及該第一基底。
  10. 如請求項9之晶片封裝體之製造方法，其中藉由一接合材料層接合該第一基底的該上表面與該第二基底的該下表面。
  11. 如請求項10之晶片封裝體之製造方法，其中該接合材料層具有一開口，以在第一基底的該上表面與該第二基底的該下表面之間形成一腔室，且其中該腔室對應於該第一基底的該晶片區及該第二基底的該晶片區。
  12. 如請求項11之晶片封裝體之製造方法，其中接合材料層由非透明絕緣材料所構成。
  13. 如請求項9之晶片封裝體之製造方法，其中切割該第二基底及該第一基底更包括：形成一第二開口於該第一開口下方，其中該第二開口自該第一開口的該底部表面向下延伸至該第一基底的該上表面與該下表面之間，且圍繞該第二基底及該第一基底；以及 形成一第三開口於該第二開口下方，其中該第三開口自該第二開口的一底部表面向下延伸至該第一基底的該下表面，且圍繞該第一基底。
  14. 如請求項13之晶片封裝體之製造方法，其中該第二開口及該第三開口分別具有一垂直側壁。
  15. 如請求項12之晶片封裝體之製造方法，其中該第一基底及該第二基底具有由該第一開口、該第二開口及該第三開口所形成的一階梯型側壁。
  16. 如請求項9之晶片封裝體之製造方法，更包括：形成一第一鈍化護層於該第一基底的該下表面上；以及形成一第二鈍化護層於該第二基底的該上表面上，且覆蓋一部分的該導電接墊。
  17. 如請求項9之晶片封裝體之製造方法，其中該第一基底或該第二基底由矽、玻璃、石英或模塑材料所構成。
  18. 如請求項9之晶片封裝體之製造方法，其中接合材料層由透明絕緣材料所構成。
  19. 如請求項9之晶片封裝體之製造方法，其中切割該第二基底及該第一基底更包括：形成一第二開口於該第一開口下方，其中該第二開口自該第一開口的該底部表面向下延伸至該第一基底的該下表面，且圍繞該第一基底。
  20. 如請求項19之晶片封裝體之製造方法，其中該第二開口具有一垂直側壁。
TW109145890A 2020-01-02 2020-12-24 晶片封裝體及其製造方法 TWI739697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062956549P 2020-01-02 2020-01-02
US62/956,549 2020-01-02

Publications (2)

Publication Number Publication Date
TW202127608A TW202127608A (zh) 2021-07-16
TWI739697B true TWI739697B (zh) 2021-09-11

Family

ID=76654592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109145890A TWI739697B (zh) 2020-01-02 2020-12-24 晶片封裝體及其製造方法

Country Status (2)

Country Link
US (1) US20210210538A1 (zh)
TW (1) TWI739697B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195809B2 (en) * 2018-12-28 2021-12-07 Stmicroelectronics Ltd Semiconductor package having a sidewall connection
US11990408B2 (en) * 2020-03-27 2024-05-21 Intel Corporation WLCSP reliability improvement for package edges including package shielding
WO2024124125A2 (en) * 2022-12-08 2024-06-13 Massachusetts Intitute Of Technology Heterogenous photonic integration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201537789A (zh) * 2014-03-31 2015-10-01 Xintex Inc 晶片封裝體及其製造方法
TW201742200A (zh) * 2015-12-29 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473223B (zh) * 2009-08-19 2015-02-11 Xintec Inc 晶片封裝體及其製造方法
US9355975B2 (en) * 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
TWI541968B (zh) * 2010-05-11 2016-07-11 精材科技股份有限公司 晶片封裝體
US8952501B2 (en) * 2010-05-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
US8981578B2 (en) * 2012-04-30 2015-03-17 Apple Inc. Sensor array package
TWI546921B (zh) * 2013-03-14 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
TWI727870B (zh) * 2019-07-29 2021-05-11 精材科技股份有限公司 晶片結構及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201537789A (zh) * 2014-03-31 2015-10-01 Xintex Inc 晶片封裝體及其製造方法
TW201742200A (zh) * 2015-12-29 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
TW202127608A (zh) 2021-07-16
US20210210538A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US10446504B2 (en) Chip package and method for forming the same
TWI629759B (zh) 晶片封裝體及其製造方法
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
TWI739697B (zh) 晶片封裝體及其製造方法
US10424540B2 (en) Chip package and method for forming the same
US10109663B2 (en) Chip package and method for forming the same
US9997473B2 (en) Chip package and method for forming the same
US10153237B2 (en) Chip package and method for forming the same
US20170278769A1 (en) Chip package and method for forming the same
US8872196B2 (en) Chip package
TWI529892B (zh) 晶片封裝體及其製造方法
US8900924B2 (en) Chip package and method for forming the same
TW201543641A (zh) 晶片封裝體及其製造方法
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
US20170117242A1 (en) Chip package and method for forming the same
TWI595618B (zh) 感測模組及其製造方法
US20170040372A1 (en) Sensing chip package and a manufacturing method thereof
TW201642450A (zh) 晶片封裝體及其製造方法
US20160233260A1 (en) Chip package and method for forming the same
TWI632665B (zh) 晶片封裝體之製造方法
CN111348613B (zh) 封装方法及封装结构
TWI593069B (zh) 晶片封裝體及其製造方法
US8785247B2 (en) Chip package and method for forming the same
TW202121597A (zh) 半導體封裝及其製造方法
TW202422866A (zh) 晶片封裝體及其製造方法