CN102891117A - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN102891117A
CN102891117A CN2011102680773A CN201110268077A CN102891117A CN 102891117 A CN102891117 A CN 102891117A CN 2011102680773 A CN2011102680773 A CN 2011102680773A CN 201110268077 A CN201110268077 A CN 201110268077A CN 102891117 A CN102891117 A CN 102891117A
Authority
CN
China
Prior art keywords
wafer
encapsulation body
wafer encapsulation
layer
body according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102680773A
Other languages
English (en)
Other versions
CN102891117B (zh
Inventor
刘沧宇
张义民
陈姿旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102891117A publication Critical patent/CN102891117A/zh
Application granted granted Critical
Publication of CN102891117B publication Critical patent/CN102891117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶片封装体及其制造方法，该晶片封装体包括：一半导体基底，包括一元件区及一围绕此元件区的周边接垫区，且此周边接垫区上具有一导电垫以及一暴露出此导电垫的导通孔；一保护层，覆盖此半导体基底的下表面及此导通孔；一封装层，设于此半导体基底的上表面上；以及一间隔层，设于此封装层及此半导体基底之间，其中此晶片封装体具有一由此半导体基底、此保护层、此封装层及此间隔层所构成的侧表面，且此侧表面具有至少一凹陷部。本发明能够避免晶片封装体产生脱层现象。

Description

晶片封装体及其制造方法
技术领域
本发明有关于一种晶片封装体，且特别是有关于一种改善晶片封装体各膜层界面间的应力关系的晶片封装体及其制造方法。
背景技术
目前业界针对晶片的封装已发展出一种晶圆级封装技术，半导体晶圆通常与玻璃基板接合在一起，并在半导体晶圆与玻璃基板之间设置间隔层。于晶圆级封装体完成之后，在各晶片之间进行切割步骤，以形成晶片封装体。
在现有的晶片封装体中，半导体基底、保护层、间隔层与玻璃基板之间为连续的界面，由于各层的材料不同，膨胀系数也不同，因此当现有的晶片封装体受到高温影响之下，各膜层之间例如保护层、半导体基底、间隔层与玻璃基板之间的界面处会产生脱层的现象，使得水气及空气进入晶片封装体，导致现有的晶片封装体发生电性不良。
因此，业界亟需一种晶片封装体，其可以克服上述问题，避免晶片封装体产生脱层现象。
发明内容
本发明提供一种晶片封装体，包括：一半导体基底，包括一元件区及一围绕此元件区的周边接垫区，且此周边接垫区上具有一导电垫以及一暴露出此导电垫的导通孔；一保护层，覆盖此半导体基底的下表面及此导通孔；一封装层，设于此半导体基底的上表面上；以及一间隔层，设于此封装层及此半导体基底之间，其中此晶片封装体具有一由此半导体基底、此保护层、此封装层及此间隔层所构成的侧表面，且此侧表面具有至少一凹陷部。
本发明所述的晶片封装体，该至少一凹陷部包括一位于该封装层的凹陷部。
本发明所述的晶片封装体，该位于该封装层的凹陷部还延伸至该间隔层。
本发明所述的晶片封装体，该位于该封装层的凹陷部的凹陷深度不超过该周边接垫区。
本发明所述的晶片封装体，该至少一凹陷部包括一位于该保护层的凹陷部。
本发明所述的晶片封装体，该至少一凹陷部包括二个以上选自位于该封装层、该间隔层及该保护层的凹陷部。
本发明所述的晶片封装体，该二个以上选自位于该封装层、该间隔层及该保护层的凹陷部具有不同的凹陷深度。
本发明所述的晶片封装体，该二个以上选自位于该封装层、该间隔层及该保护层的凹陷部具有相同的凹陷深度。
本发明所述的晶片封装体，还包括：一绝缘层，设于该导通孔的侧壁及该半导体基底的下表面上；一导线层，设于该绝缘层及该保护层之间，且延伸至该导通孔的底部，与所述导电垫电性连接；及一导电凸块，设于该保护层中，与该导线层电性连接，且具有暴露于该保护层外的至少一部分。
本发明所述的晶片封装体，还包括一形成于该封装层与该半导体基底的该元件区之间的间隙，且该间隙被该间隔层所围绕。
本发明亦提供一种晶片封装体的制造方法，包括：提供一半导体晶圆，其包括：多个元件区及多个围绕所述元件区的周边接垫区，其中每一周边接垫区上具有一导电垫及一暴露出此导电垫的导通孔，且任两相邻的此周边接垫区之间包括一切割道；一封装层，通过一间隔层与此半导体晶圆的上表面接合；一保护层，覆盖此半导体晶圆的下表面及此导通孔；沿着此切割道至少移除一部分的此封装层，使此封装层具有一第一宽度的凹陷；以及沿着此切割道以一第二宽度分割此半导体晶圆，形成多个晶片封装体，其中此第一宽度不同于此第二宽度。
本发明所述的晶片封装体的制造方法，该第一宽度大于该第二宽度。
本发明所述的晶片封装体的制造方法，该第一宽度小于该第二宽度。
本发明所述的晶片封装体的制造方法，沿着该切割道至少移除一部分的该封装层包括以切割刀、激光、湿式蚀刻或干式蚀刻移除。
本发明所述的晶片封装体的制造方法，沿着该切割道至少移除一部分的该封装层还包括移除一部分的该间隔层。
本发明所述的晶片封装体的制造方法，该半导体晶圆还包括：一绝缘层，位于该导通孔的侧壁及该半导体晶圆的下表面上；及一导线层，位于该绝缘层及该保护层之间，且延伸至该导通孔的底部，与该导电垫电性连接。
本发明所述的晶片封装体的制造方法，还包括：在该保护层中形成一开口，以暴露出部分的该导线层，及在该开口中形成一导电凸块，该导电凸块与该导线层电性连接。
本发明还提供另一种晶片封装体的制造方法，包括：提供一半导体晶圆，其包括：多个元件区及多个围绕所述元件区的周边接垫区，其中每一周边接垫区上具有一导电垫及一暴露出此导电垫的导通孔，且任两相邻的此周边接垫区之间包括一切割道；一封装层，通过一间隔层与此半导体晶圆的上表面接合；一保护层，覆盖此半导体晶圆的下表面及此导通孔；去除部分位于此切割道的此保护层，以形成一具有第一宽度的凹陷，以及沿着此切割道分割此半导体晶圆，形成多个晶片封装体。
本发明所述的晶片封装体的制造方法，该保护层包括感光绝缘材料。
本发明所述的晶片封装体的制造方法，在由该保护层中形成该具有第一宽度的凹陷的步骤包括曝光及显影制程。
本发明所述的晶片封装体的制造方法，还包括由该保护层形成该凹陷之前，至少移除一部分的该封装层，使该封装层具有一第三宽度的凹陷。
本发明所述的晶片封装体的制造方法，沿着该切割道至少移除一部分的该封装层包括以切割刀、激光、湿式蚀刻或干式蚀刻移除。
本发明所述的晶片封装体的制造方法，该第一宽度不同于该第三宽度。
本发明所述的晶片封装体的制造方法，该第一宽度等于该第三宽度。
本发明所述的晶片封装体的制造方法，该半导体晶圆还包括：一绝缘层，设于该导通孔的侧壁及该半导体晶圆的下表面上；及一导线层，设于该绝缘层及该保护层之间，且延伸至该导通孔的底部，与该导电垫电性连接。
本发明所述的晶片封装体的制造方法，还包括：在该保护层中形成一开口，以暴露出部分的该导线层，及在该开口中形成一导电凸块，该导电凸块与该导线层电性连接。
本发明所述的晶片封装体的制造方法，该具有第一宽度的凹陷与该开口同时形成。
本发明能够避免晶片封装体产生脱层现象。
附图说明
图1A至图1I显示本发明一实施例，形成晶片封装体的一系列剖面图。
图2A至图2B显示本发明另一实施例，形成晶片封装体的一系列剖面图。
图3A至图3B显示本发明又一实施例，形成晶片封装体的一系列剖面图。
图4A至图4C显示本发明又另一实施例，形成晶片封装体的一系列剖面图。
附图中符号的简单说明如下：
100、200、300、400：半导体晶圆；100A：元件区；100B：周边接垫区；101：半导体晶圆上表面；102：半导体晶圆下表面；103：层间介电层；104：导电垫；106：密封环；108、408：间隔层材料；110、410：间隔层；118：导通孔；120：绝缘层；122：导线层；124：保护层；126：开口；128：导电凸块；130：切割线；230、430：图案化制程；132、234、332、334、432、436：凹陷部。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
以下以实施例并配合图式详细说明本发明，在图式或说明书描述中，相似或相同的部分使用相同的图号。且在图式中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，图式中各元件的部分将以描述说明，值得注意的是，图中未绘出或描述的元件，为本领域普通技术人员所知的形式。另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
本发明以一制作影像感测元件封装体(image sensorpackage)的实施例作为说明。然而，可以了解的是，在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digitalor analog circuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surfaceacoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。
本发明实施例提供一种晶片封装体及其制造方法，在上述元件的晶圆级封装体完成之后，以切割制程分割各元件，形成晶片封装体。在本发明实施例的晶片封装体具有一由半导体基底、保护层、封装层及间隔层所构成的侧表面，该侧表面具有至少一凹陷部，使得此侧表面为不连续的界面，避免晶片封装体在切割时产生脱层(delamiantion)现象。
接着，请参阅图1A至图1I，其显示依据本发明的一实施例，形成晶片封装体的制造方法的剖面示意图。如图1A所示，首先提供一包含多个晶片的半导体晶圆100，一般为硅晶圆，具有一上表面101及一下表面102。此外，半导体晶圆100亦定义有多个有元件区100A，任两相邻元件区100A之间为周边接垫区100B，周边接垫区100B围绕元件区100A。元件区100A中具有半导体元件，例如影像感测器元件或是微机电结构。
半导体晶圆100还具有多个导电垫(conductive pad)104及密封环(seal ring)106，位于周边接垫区100B上。导电垫104与密封环106由多层的金属层以及多层的导孔(via)组成，密封环106围绕所述导电垫104，并包围元件区100A，任两相邻密封环106之间定义一切割道(scribe line)SL。半导体晶圆100的上表面上101设有层间介电层(ILD)103，且其围绕导电垫104与密封环106。
接着，参阅图1B，在半导体晶圆100的上表面上全面性形成间隔层材料108，间隔层材料可为感光绝缘材料，例如环氧树脂(epoxy)、阻焊材料(solder mask)等，可由涂布方式形成。如图1B所示，提供具有光罩图案250的光罩260，设置于间隔层材料108上方，形成对应的间隔层图案。接着对间隔层材料层108进行曝光及显影制程230，定义间隔层(spacer)110图案。如图1C所示，间隔层110形成于周边接垫区100B上，围绕元件区100A，若以上视角度观之，任两相邻元件区由间隔层110所分离。
接着，如图1D所示，提供封装层114与半导体晶圆100接合，封装层114例如为玻璃基板或是另一空白硅晶圆。在一实施例中，可通过间隔层110分开封装层114与半导体晶圆100，同时形成由间隔层110所围绕的间隙116(cavity)。在此实施例中，间隔层110先形成于半导体晶圆100上，然后再通过粘着层112与封装层114接合。在另一实施例中，亦可将间隔层110先形成于封装层114上，然后再通过粘着层(未绘出)与半导体晶圆100接合，此时，粘着层介于间隔层110与半导体晶圆100之间。在另一实施例中，间隔层110可先形成于封装层114上，并直接与半导体晶圆100接合(未绘出)，不需依靠粘着层接合。在另一实施例中，间隔层110亦可先形成于半导体晶圆100上，并直接与封装层114接合(未绘出)，不需依靠粘着层接合。
上述粘着层可利用网版印刷(screen printing)的方式涂布于间隔层110上，粘着层的图案大抵上与间隔层110的图案相同。
接着，请参阅图1E，于半导体晶圆100的下表面102形成导通孔(through hole)118，暴露出导电垫104。导通孔118可用光刻、蚀刻或激光钻孔方式形成。然后，如图1F所示，在半导体晶圆100的下表面及导通孔118的侧壁上形成绝缘层120。绝缘层120可以为非光阻的绝缘材料，例如氧化硅、氮化硅或氮氧化硅，可利用热氧化法、化学气相沉积法(CVD)或物理气相沉积法(PVD)，顺应性地形成绝缘材料于半导体晶圆的下表面及导通孔118的侧壁及底部上，接着，以光刻及蚀刻方式除去导通孔118底部的绝缘材料，形成如图1F所示的绝缘层120。
接着，在绝缘层120上形成导线层(conductive tracelayer)122，且延伸至导通孔118的底部，以与导电垫104电性连接。可通过例如是溅镀(sputtering)、蒸镀(evaporating)或电镀(electroplating)的方式，沉积例如是铜、铝或镍(nickel；Ni)的导电材料层(未绘出)于绝缘层120上以及导通孔118内，然后再通过光刻及蚀刻方式图案化导电材料层，以形成上述导线层122。
接着，请参阅图1G，沿着切割道SL至少移除一部分的封装层114，使封装层114具有一第一宽度w1的凹陷，其可包括由切割刀切割、激光、湿式蚀刻、干式蚀刻等方式作移除。在一实施例中，不仅可移除部分的封装层114，还可进一步移除一部分的间隔层110(未绘出)。在较佳实施例中，宽度w1不大于间隔层110的宽度。
如图1H所示，在绝缘层120以及导线层122上涂布一保护层124，覆盖导线层122，保护层124包括感光绝缘材料，例如阻焊材料(solder mask)等。接着，以曝光及显影制程图案化保护层124，形成开口126，以暴露部分的导线层122。然后，在保护层124的开口126内涂布焊料，并进行回焊(reflow)步骤，以形成导电凸块128，导电凸块128可以是焊球(solder ball)或焊垫(solderpaste)。
最后，自半导体晶圆100的下表面102沿着切割道SL内的线130以一第二宽度w2分割半导体晶圆100，例如使用具有第二宽度w2的切割刀对半导体晶圆100作分割，如此即可形成多个晶片封装体。值得注意的是，虽然在图1H中显示为宽度w1大于宽度w2，随半导体结构及制程设计的需求，亦可使宽度w1小于宽度w2(未绘出)。例如可先对封装层114进行蚀刻，使封装层114具有宽度w1的凹陷，接着，再以具有宽度w2的切割刀分割半导体晶圆100，宽度w2可大于或小于宽度w1。或者，可以各自具有不同宽度w1、w2的切割刀先后切割封装层114及半导体晶圆100。在另一实施例中，亦可随制程需要以相反顺序作分割，例如，先由半导体晶圆背侧(远离封装层114侧)100作分割，随后再以例如蚀刻、激光、切割等方式由半导体前侧(例如由封装层114)作分割，以形成多个晶片封装体。
请参阅图1I，其显示本发明一实施例的晶片封装体的剖面示意图。半导体基底100例如由包含晶片的半导体晶圆分割而来，半导体基底100可分为元件区100A及周边接垫区100B，围绕元件区100A的区域为周边接垫区100B。
在半导体基底100的周边接垫区100B上具有多个导电垫104以及密封环106，导电垫104例如为接合垫(bonding pad)，可透过金属连线(未绘出)连接至晶片内部，密封环106位于最外侧，可以防止半导体晶圆于切割制程中产生的裂缝延伸至晶片内，密封环106并未与晶片内部产生电性连接。
依据上述的实施例，经由半导体晶圆100所形成的晶片封装体中，具有一由保护层124、半导体基底100、间隔层110及封装层114所构成的一侧表面，此侧表面在位于封装层114之处具有凹陷部132，以上视图观之，凹陷部围绕着封装层。在另一实施例中，此凹陷部132还包含延伸至间隔层110(未绘出)。或者，在一其他实施例中，此凹陷部132的宽度小于该封装层114的厚度且深度(depth)超过该周边接垫区100B(未绘出)。
接着，提供本发明的另一实施例。首先，重复图1A至1F的步骤，形成如图1F的半导体晶圆结构，其包括多个元件区100A及多个围绕元件区100A的周边接垫区100B，导电垫104及密封环106位于周边接垫区100B上，并设置于覆盖在半导体晶圆100上表面101上的层间介电层103中，导电垫104由导通孔118所暴露，且任两相邻该周边接垫区100B之间包括一切割道SL。绝缘层120形成于半导体晶圆100的下表面102上及导通孔118的侧壁上，导线层122位于绝缘层120上且延伸至导通孔118底部与导电垫104电性连接。
接着，参阅图2A，在绝缘层120以及导线层122上涂布一例如是阻焊膜(solder mask)的保护层124，覆盖导线层122。接着，以曝光及显影制程图案化保护层124，暴露部分的导线层122开口126，并同时沿着切割道SL由保护层124形成具有宽度w3的凹陷部234。然后，在保护层124的开口126内涂布焊料，并进行回焊(reflow)步骤，以形成导电凸块128，导电凸块128可以是焊球(solder ball)或焊垫(solder paste)。
参阅图2B，自半导体晶圆200的下表面102沿着切割道SL内的线130以一宽度w2分割半导体晶圆200，例如使用具有宽度w2的切割刀对半导体晶圆200作分割，如此即可形成多个晶片封装体。如此，经由半导体晶圆200分割所得到的晶片封装体200中，具有一由保护层124、半导体基底200、间隔层110及封装层114所构成的一侧表面，此侧表面在位于保护层124之处具有凹陷部234。
或者，依据本发明的另一实施例，亦可先形成如图1G的半导体晶圆300，封装层114具有宽度w1的凹陷部332。接着，如图3A所示，以曝光及显影步骤图案化保护层124，同时沿着切割道SL由保护层124形成凹陷部334及暴露部分的导线层122开口126，凹陷部334具有宽度w3。值得注意的是，虽然图3A显示宽度w1大于w3，然而随半导体结构及制程设计的需求，亦可使宽度w1小于或等于宽度w3。然后，在保护层124的开口126内涂布焊料，并进行回焊(reflow)步骤，以形成导电凸块128。
参阅图3B，自半导体晶圆300的下表面102沿着切割道SL内的线分割半导体晶圆100。如此，经由半导体晶圆300分割所形成的晶片封装体中，具有一由保护层124、半导体基底300、间隔层110及封装层114所构成的一侧表面，此侧表面在位于封装层114处及在保护层124处各自具有凹陷部332及334，位于封装层114的凹陷部332与位于保护层124的凹陷部334可随宽度w1及w3的相互关系具有相同或不同的凹陷深度。例如，图3B显示为宽度w1与宽度w3相同时所形成的晶片封装体。
或者，依据本发明又一实施例，参阅图4A，可在形成如图1A的结构后，提供具有光罩图案450的光罩460，设置于间隔层材料408上方，形成对应的间隔层图案。接着，对间隔层材料层408进行曝光及显影制程430，定义间隔层(spacer)410图案。如图4B所示，间隔层410形成于周边接垫区100B上，围绕元件区100A，以上视角度观之，任两相邻元件区由间隔层410互相分离，形成不连续的间隔层图案，并且密封环116位于间隔层410的范围内。值得注意的是，此实施例可与本发明任一前述实施例结合。因此，由此实施例所形成的晶片封装体中，具有一由保护层124、半导体基底400、间隔层410及封装层114所构成的一侧表面，此侧表面除了具有因移除部分的封装层或保护层所形成的凹陷部，亦具有位于该间隔层的另一凹陷部。例如，将此实施例结合至图1A至1I所述的实施例中，可形成如图4C所示的晶片封装体，其具有由保护层124、半导体基底400、间隔层410及封装层114所构成的一侧表面，且该侧表面在位于封装层114及位于间隔层410的处各自具有凹陷部432、436，且具有不同的凹陷深度。
在其他实施例中，可以例如蚀刻方式移除部分的半导体基底，以使所形成的晶片封装体在位于半导体基底之处也具有凹陷部。
在本发明实施例中，在进行半导体晶圆的分割之前，可由半导体晶圆前侧作部分移除，例如移除部分的封装层，或可由半导体晶圆背侧作部分移除，例如移除部分保护层，且其先后顺序可作替换。因此，晶片封装体的侧表面所具有的凹陷部可任意形成在保护层、半导体基底、间隔层或封装层之间，或同时形成两个以上的凹陷部，且其可具有相同或不同凹陷深度。
在一实施例中，上述晶片封装体可应用于影像感测元件，例如互补式金属氧化物半导体元件(CMOS)或电荷耦合元件(charge-couple device；CCD)，此外如微机电元件等亦不在此限。
上述导电垫及密封环较佳可以由铜(copper；Cu)、铝(aluminum；Al)或其它合适的金属材料所制成。在封装层与半导体基底之间可设置间隔层，使半导体基底与封装层之间形成间隙，间隙被间隔层所围绕。此外，在半导体基底的元件区上还可以形成微透镜阵列(micro lens array，以利于影像感测元件接收光线。
在一实施例中，封装层可以是透明基底，例如玻璃、石英(quartz)、蛋白石(opal)、塑胶或其它任何可供光线进出的透明基板。值得一提的是，也可以选择性地形成滤光片(filter)及/或抗反射层(anti-reflective layer)于封装层上。在非感光元件晶片的实施例中，封装层则可以是半导体材料层，例如硅覆盖层。
在另一实施例中，半导体基底与封装层之间也可以完全填满间隔层，而不形成间隙。
依据本发明的实施例，可在晶片封装体的侧表面形成至少一凹陷部，此至少一凹陷部可任意形成在各膜层的界面间，借此可降低晶片封装体各膜层之间因为热膨胀系数不同所产生的应力，同时亦可使应力由晶片封装体的侧表面两侧消散，避免晶片封装体产生脱层现象。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (27)

1.一种晶片封装体，其特征在于，包括：
一半导体基底，包括一元件区及一围绕该元件区的周边接垫区，且该周边接垫区上具有一导电垫以及一暴露出该导电垫的导通孔；
一保护层，覆盖该半导体基底的下表面及该导通孔；
一封装层，设于该半导体基底的上表面上；以及
一间隔层，设于该封装层及该半导体基底之间；
其中该晶片封装体具有一由该半导体基底、该保护层、该封装层及该间隔层所构成的侧表面，且该侧表面具有至少一凹陷部。
2.根据权利要求1所述的晶片封装体，其特征在于，该至少一凹陷部包括一位于该封装层的凹陷部。
3.根据权利要求2所述的晶片封装体，其特征在于，该位于该封装层的凹陷部还延伸至该间隔层。
4.根据权利要求2所述的晶片封装体，其特征在于，该位于该封装层的凹陷部的凹陷深度不超过该周边接垫区。
5.根据权利要求1所述的晶片封装体，其特征在于，该至少一凹陷部包括一位于该保护层的凹陷部。
6.根据权利要求1所述的晶片封装体，其特征在于，该至少一凹陷部包括二个以上选自位于该封装层、该间隔层及该保护层的凹陷部。
7.根据权利要求6所述的晶片封装体，其特征在于，该二个以上选自位于该封装层、该间隔层及该保护层的凹陷部具有不同的凹陷深度。
8.根据权利要求6所述的晶片封装体，其特征在于，该二个以上选自位于该封装层、该间隔层及该保护层的凹陷部具有相同的凹陷深度。
9.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一绝缘层，设于该导通孔的侧壁及该半导体基底的下表面上；
一导线层，设于该绝缘层及该保护层之间，且延伸至该导通孔的底部，与所述导电垫电性连接；及
一导电凸块，设于该保护层中，与该导线层电性连接，且具有暴露于该保护层外的至少一部分。
10.根据权利要求1所述的晶片封装体，其特征在于，还包括一形成于该封装层与该半导体基底的该元件区之间的间隙，且该间隙被该间隔层所围绕。
11.一种晶片封装体的制造方法，其特征在于，包括：
提供一半导体晶圆，该半导体晶圆包括：多个元件区及多个围绕所述元件区的周边接垫区，其中每一周边接垫区上具有一导电垫及一暴露出该导电垫的导通孔，且任两相邻的该周边接垫区之间包括一切割道；一封装层，通过一间隔层与该半导体晶圆的上表面接合；一保护层，覆盖该半导体晶圆的下表面及该导通孔；
沿着该切割道至少移除一部分的该封装层，使该封装层具有一第一宽度的凹陷；以及
沿着该切割道以一第二宽度分割该半导体晶圆，以形成多个晶片封装体，其中该第一宽度不同于该第二宽度。
12.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该第一宽度大于该第二宽度。
13.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该第一宽度小于该第二宽度。
14.根据权利要求11所述的晶片封装体的制造方法，其特征在于，沿着该切割道至少移除一部分的该封装层包括以切割刀、激光、湿式蚀刻或干式蚀刻移除。
15.根据权利要求11所述的晶片封装体的制造方法，其特征在于，沿着该切割道至少移除一部分的该封装层还包括移除一部分的该间隔层。
16.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该半导体晶圆还包括：
一绝缘层，位于该导通孔的侧壁及该半导体晶圆的下表面上；及
一导线层，位于该绝缘层及该保护层之间，且延伸至该导通孔的底部，与该导电垫电性连接。
17.根据权利要求16所述的晶片封装体的制造方法，其特征在于，还包括：在该保护层中形成一开口，以暴露出部分的该导线层，及在该开口中形成一导电凸块，该导电凸块与该导线层电性连接。
18.一种晶片封装体的制造方法，其特征在于，包括：
提供一半导体晶圆，该半导体晶圆包括：多个元件区及多个围绕所述元件区的周边接垫区，其中每一周边接垫区上具有一导电垫及一暴露出该导电垫的导通孔，且任两相邻的该周边接垫区之间包括一切割道；一封装层，通过一间隔层与该半导体晶圆的上表面接合；一保护层，覆盖该半导体晶圆的下表面及该导通孔；
去除部分位于该切割道的该保护层，以形成一具有第一宽度的凹陷，以及
沿着该切割道以第二宽度分割该半导体晶圆，以形成多个晶片封装体。
19.根据权利要求18所述的晶片封装体的制造方法，其特征在于，该保护层包括感光绝缘材料。
20.根据权利要求18所述的晶片封装体的制造方法，其特征在于，在由该保护层中形成该具有第一宽度的凹陷的步骤包括曝光及显影制程。
21.根据权利要求18所述的晶片封装体的制造方法，其特征在于，还包括由该保护层形成该凹陷之前，至少移除一部分的该封装层，使该封装层具有一第三宽度的凹陷。
22.根据权利要求21所述的晶片封装体的制造方法，其特征在于，沿着该切割道至少移除一部分的该封装层包括以切割刀、激光、湿式蚀刻或干式蚀刻移除。
23.根据权利要求21所述的晶片封装体的制造方法，其特征在于，该第一宽度不同于该第三宽度。
24.根据权利要求21所述的晶片封装体的制造方法，其特征在于，该第一宽度等于该第三宽度。
25.根据权利要求19所述的晶片封装体的制造方法，其特征在于，该半导体晶圆还包括：
一绝缘层，设于该导通孔的侧壁及该半导体晶圆的下表面上；及
一导线层，设于该绝缘层及该保护层之间，且延伸至该导通孔的底部，与该导电垫电性连接。
26.根据权利要求25所述的晶片封装体的制造方法，其特征在于，还包括：在该保护层中形成一开口，以暴露出部分的该导线层，及在该开口中形成一导电凸块，该导电凸块与该导线层电性连接。
27.根据权利要求25所述的晶片封装体的制造方法，其特征在于，该具有第一宽度的凹陷与该开口同时形成。
CN201110268077.3A 2011-07-20 2011-09-06 晶片封装体及其制造方法 Active CN102891117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100125751A TWI505413B (zh) 2011-07-20 2011-07-20 晶片封裝體及其製造方法
TW100125751 2011-07-20

Publications (2)

Publication Number Publication Date
CN102891117A true CN102891117A (zh) 2013-01-23
CN102891117B CN102891117B (zh) 2016-06-08

Family

ID=47534580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110268077.3A Active CN102891117B (zh) 2011-07-20 2011-09-06 晶片封装体及其制造方法

Country Status (3)

Country Link
US (1) US9142486B2 (zh)
CN (1) CN102891117B (zh)
TW (1) TWI505413B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702692A (zh) * 2014-12-10 2016-06-22 株式会社东芝 半导体装置及固态摄像装置
CN106158887A (zh) * 2015-04-01 2016-11-23 力成科技股份有限公司 封装结构及其制造方法
CN108831863A (zh) * 2018-05-31 2018-11-16 华进半导体封装先导技术研发中心有限公司 芯片封装方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
US10490497B2 (en) * 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
TWI589016B (zh) * 2015-01-28 2017-06-21 精材科技股份有限公司 感光模組及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197336A (zh) * 2006-12-07 2008-06-11 育霈科技股份有限公司 包含金属覆盖的晶圆级封装结构与制备方法
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
WO2010086926A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 光学デバイス及びその製造方法
WO2010086936A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
CN102034796A (zh) * 2009-10-01 2011-04-27 精材科技股份有限公司 晶片封装体及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3426278A1 (de) * 1984-07-17 1986-01-30 Schroff Gmbh, 7541 Straubenhardt Leiterplatte
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US20040166603A1 (en) * 2003-02-25 2004-08-26 Carley L. Richard Micromachined assembly with a multi-layer cap defining a cavity
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197336A (zh) * 2006-12-07 2008-06-11 育霈科技股份有限公司 包含金属覆盖的晶圆级封装结构与制备方法
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
WO2010086926A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 光学デバイス及びその製造方法
WO2010086936A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
CN102034796A (zh) * 2009-10-01 2011-04-27 精材科技股份有限公司 晶片封装体及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702692A (zh) * 2014-12-10 2016-06-22 株式会社东芝 半导体装置及固态摄像装置
CN106158887A (zh) * 2015-04-01 2016-11-23 力成科技股份有限公司 封装结构及其制造方法
CN106158887B (zh) * 2015-04-01 2019-05-07 力成科技股份有限公司 封装结构及其制造方法
CN108831863A (zh) * 2018-05-31 2018-11-16 华进半导体封装先导技术研发中心有限公司 芯片封装方法
CN108831863B (zh) * 2018-05-31 2021-02-12 华进半导体封装先导技术研发中心有限公司 芯片封装方法

Also Published As

Publication number Publication date
TW201306188A (zh) 2013-02-01
TWI505413B (zh) 2015-10-21
US9142486B2 (en) 2015-09-22
CN102891117B (zh) 2016-06-08
US20130020700A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
CN102891117A (zh) 晶片封装体及其制造方法
CN102157462B (zh) 晶片封装体及其制造方法
CN102034778B (zh) 芯片封装体及其制造方法
CN102244054B (zh) 晶片封装体及其形成方法
CN101587886B (zh) 电子元件封装体及其制造方法
CN102651350B (zh) 晶片封装体
US8741683B2 (en) Chip package and fabrication method thereof
CN104701285B (zh) 晶片封装体
CN102082131B (zh) 晶片封装体及其制造方法
CN102856336A (zh) 晶片封装体及其形成方法
CN101587903B (zh) 电子元件封装体及其制作方法
CN101996953A (zh) 芯片封装体及其制造方法
CN103107157B (zh) 晶片封装体及其形成方法
CN106206632B (zh) 晶片封装体及其制造方法
CN103426838A (zh) 晶片封装体及其形成方法
CN102592982A (zh) 晶片封装体的形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN102082120B (zh) 晶片封装体及其制造方法
CN101355043B (zh) 电子元件封装体及其制作方法
CN102891120A (zh) 晶片封装体及其形成方法
CN102891133B (zh) 晶片封装体及其形成方法
CN102104011B (zh) 电子元件封装体及其制作方法
CN102214614B (zh) 芯片封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant