TWI485818B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI485818B
TWI485818B TW101121260A TW101121260A TWI485818B TW I485818 B TWI485818 B TW I485818B TW 101121260 A TW101121260 A TW 101121260A TW 101121260 A TW101121260 A TW 101121260A TW I485818 B TWI485818 B TW I485818B
Authority
TW
Taiwan
Prior art keywords
substrate
chip package
forming
sides
carrier substrate
Prior art date
Application number
TW101121260A
Other languages
English (en)
Other versions
TW201301453A (zh
Inventor
Yu Lin Yen
Chien Hui Chen
Tsang Yu Liu
Yen Shih Ho
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201301453A publication Critical patent/TW201301453A/zh
Application granted granted Critical
Publication of TWI485818B publication Critical patent/TWI485818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體，且特別是有關於以晶圓級封裝製程所形成之晶片封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
為了提高晶片封裝體的可靠度與效能，業界亟需改進的晶片封裝體及其製程。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有複數個側邊及複數個轉角區，其中每一該些轉角區位於該基底之該些側邊中之至少其中兩個的交叉處；一元件區，形成於該基底之中；一導電層，設置於該基底之上，且電性連接該元件區；一絕緣層，設置於該基底與該導電層之間；以及一承載基底，其中該基底設置於該承載基底之上，且該基底於該些轉角區之至少其中之一處具有朝該承載基底延伸之一凹陷。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有複數個側邊及複數個轉角區，其中每一該些轉角區位於該基底之該些側邊中之至少其中兩個的交叉處，其中該基底中具有一元件區；提供一承載基底； 將該基底設置於該承載基底之上；於該基底之上形成一絕緣層；於該基底上之該絕緣層之上形成一導電層，其中該導電層電性連接該元件區；以及自該基底之該些轉角區中的至少其中之一移除部分的該基底以形成朝該承載基底延伸之一凹陷。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝影像感測晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變 化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率晶片模組(power IC modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A-1B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。在此實施例中，係以影像感測晶片之封裝為例說明本發明實施例。然應注意的是，本發明實施例亦可用以封裝其他的晶片。
如第1A圖所示，提供基底100。基底100可為半導體晶圓，例如是矽晶圓。基底100上可定義有複數個預定切 割道SC，其將基底100劃分成複數個區域。在後續封裝與切割製程之後，每一區域將成為一晶片封裝體。每一區域中，形成有至少一元件區102。在一實施例中，元件區102可包括光電元件，例如是影像感測元件或發光元件。在其他實施例中，元件區102可包括其他電子元件，例如微機電系統、微流體系統、物理感測器、太陽能電池、射頻元件、加速計、陀螺儀、微制動器、表面聲波元件、壓力感測器、噴墨頭、或功率晶片模組。
在基底100之表面上形成有複數個導電墊結構106，其位於表面上之絕緣層104(或稱介電層)之中。每一導電墊結構106可包括複數個堆疊的導電墊。這些堆疊的導電墊可彼此電性連接(例如，透過形成於堆疊導電墊之間的垂直導電結構)。或者，這些堆疊的導電墊可彼此不電性連接。在一實施例中，這些導電墊中之至少其中之一電性連接元件區102。
接著，將基底100設置於承載基底110之上。承載基底110與基底100之間可設置有數個間隔層108。間隔層108及承載基底110可於基底100上圍出複數個空腔，每一空腔下可包括有至少一元件區102。間隔層108可覆蓋於導電墊結構106之上。在元件區102中包括光電元件(例如，影像感測元件或發光元件)的實施例中，可選用透明基板(例如，玻璃基板、石英基板、或透明高分子基板)作為承載基底110以利光線進入元件區102或自元件區102發出。在其他實施例中，可不需形成間隔層108。
接著，可選擇性薄化基底100以利後續製程之進行。 例如，可以承載基底110為支撐，自基底100之上表面薄化基底100。適合的薄化製程例如是機械研磨或化學機械研磨。
接著，移除部分的基底100以形成自基底100之上表面朝導電墊結構106延伸之孔洞112。例如，可採用微影及蝕刻製程形成孔洞112。
接著，可於基底100之上表面上形成絕緣層114。絕緣層114之材質例如包括氧化物、氮化物、氮氧化物、高分子材料、或前述之組合。絕緣層114可以氣相沉積法、熱氧化法、或塗佈法形成。在一實施例中，絕緣層114大抵順應性位於基底100之上表面及孔洞112a之側壁與底部上。
接著，移除孔洞112底部上之部分的絕緣層114，並接著例如以微影及蝕刻製程移除部分的絕緣層104而使至少部分的導電墊結構106露出。
接著，於基底100上表面上之絕緣層114上形成圖案化導電層116。導電層116之材質例如包括銅、鋁、鎳、金、鉑、或前述之組合。導電層116之形成方式例如包括物理氣相沉積、化學氣相沉積、塗佈法、電鍍、無電鍍、或前述之組合。導電層116可自基底100之上表面沿著孔洞112之側壁朝導電墊結構116延伸，並電性接觸導電墊結構116。
接著，於基底100之上表面上形成保護層118，其例如是防銲層。在一實施例中，保護層118可具有露出導電層116之開口，並可於露出的導電層116上形成導電結構 120，例如是銲球或導電凸塊。在一實施例中，保護層118不覆蓋預定切割道SC。因此，在後續切割製程中，可減少切割保護層118所可能造成之應力問題。因此，在一實施例中，在切割製程之後，設置於基底100上之保護層118之至少一側邊在基底100之上表面上之投影不與基底100之側邊重疊。
接著，可沿著預定切割道SC切割第1A圖所示之結構而形成複數個彼此分離的晶片封裝體，如第1B圖所示。在一實施例中，切割製程可分段進行。例如，可先切割基底100，接著才切割承載基底110，其中兩段切割製程所採切割條件(例如，所用刀具)可不相同。或者，在另一實施例中，可先切割承載基底110，接著才切割基底100，其中兩段切割製程所採切割條件可不相同。
第2A及2B圖分別顯示根據本發明一實施例之晶片封裝體的上視圖及立體示意圖，其中相同或相似之標號用以標示相同或相似之元件。
如第2A圖所示，基底100可具有複數個側邊及複數個轉角區，其中每一轉角區係位於基底之至少其中兩個側邊的交叉處。在一實施例中，可自基底100之至少其中一轉角區中移除部分的基底100以形成朝承載基底110延伸之凹陷20。如第2A圖之實施例所示，可部分移除所有轉角區處之基底100以形成複數個朝承載基底110延伸或露出承載基底110之凹陷20。在一實施例中，可於形成孔洞112之微影及蝕刻製程中，同時形成出凹陷20。在其他實施例中，可於有別於孔洞112之圖案化製程中形成凹陷 20。在另一實施例中，可採用切割製程(或鑽孔製程)來形成凹陷20。在又一實施例中，可採用切割製程及蝕刻製程來形成凹陷20。
第2B圖顯示相應於第2A圖之立體示意圖。在形成凹陷20之後，有助於提升晶片封裝體的可靠度，且便於後續製程之進行。如第2A及第2B圖所示，在一實施例中，凹陷20之側壁可傾斜於基底100之至少兩個側邊。此外，在第2A及第2B圖所示之實施例中，基底100之至少一側邊在承載基底110之上表面上的投影係重疊於承載基底之側邊。即，基底100之一側邊與承載基底110之一側邊大抵共平面。
第3圖顯示根據本發明一實施例之晶片封裝體的上視圖，其中相同或相似之標號用以標示相同或相似之元件。在一實施例中，所形成之凹陷之側壁可具有圓弧狀輪廓。
第4圖顯示根據本發明一實施例之晶片封裝體的上視圖，其中相同或相似之標號用以標示相同或相似之元件。在一實施例中，除了可利用圖案化製程而使基底100於轉角區形成側壁具有圓弧狀輪廓之凹陷外，還可進一步移除部分的基底100而使基底100之至少一側邊在承載基底110之上表面上的投影不與承載基底110之所有側邊重疊。換言之，基底100之側邊係相對於承載基底110之側邊而內縮。在此實施例中，晶片封裝體的可靠度可獲提升。
在一實施例中，基底100之側邊內縮與凹陷之形成可於同一道微影及蝕刻製程中形成。在另一實施例中，基底100之側邊內縮與凹陷之形成可採用切割製程而形成。例 如，可先以寬度較大之刀片沿著基底100之複數個預定切割道SC進行切割製程以移除部分的基底100。接著，可以寬度較小之刀片沿著基底100之預定切割道SC進行切割製程以切斷基底100及承載基底110。如此，可使基底100之側邊相對於承載基底110之側邊而內縮。
第5A及5B圖分別顯示根據本發明一實施例之晶片封裝體的上視圖及立體示意圖，其中相同或相似之標號用以標示相同或相似之元件。在此實施例中，所形成之凹陷50可僅朝承載基底110延伸而不露出承載基底110。如第5A及5B圖所示，凹陷50係露出厚度較薄之基底100’。
本發明實施例還可有其他變化。例如，在類似於第1A圖之實施例中，間隔層108可橫跨切割道SC而延伸至相鄰晶粒之導電墊結構106之下。在此情形下，切割後所得之晶片封裝體中之基底於轉角區的凹陷可例如露出間隔層108。
本發明實施例透過各種圖案化製程(例如，蝕刻製程及/或切割製程)而使基底於轉角區具有朝承載基底延伸之凹陷，可有助於提升晶片封裝體的可靠度。此外，本發明實施例透過對保護層之圖案設計，亦可提升晶片封裝體的可靠度。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20、50‧‧‧凹陷
100、100’‧‧‧基底
102‧‧‧元件區
104‧‧‧絕緣層
106‧‧‧導電墊結構
108‧‧‧間隔層
110‧‧‧承載基底
112‧‧‧孔洞
114‧‧‧絕緣層
116‧‧‧導電層
118‧‧‧保護層
120‧‧‧導電結構
SC‧‧‧切割道
第1A及1B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A及2B圖分別顯示根據本發明一實施例之晶片封裝體的上視圖及立體示意圖。
第3圖顯示根據本發明一實施例之晶片封裝體的上視圖。
第4圖顯示根據本發明一實施例之晶片封裝體的上視圖。
第5A及5B圖分別顯示根據本發明一實施例之晶片封裝體的上視圖及立體示意圖。
20‧‧‧凹陷
100‧‧‧基底
110‧‧‧承載基底
118‧‧‧保護層

Claims (19)

  1. 一種晶片封裝體，包括：一基底，具有複數個側邊及複數個轉角區，其中每一該些轉角區位於該基底之該些側邊中之至少其中兩個的交叉處；一元件區，形成於該基底之中；一導電層，設置於該基底之上，且電性連接該元件區；一絕緣層，設置於該基底與該導電層之間；一承載基底，其中該基底設置於該承載基底之上，且該基底於該些轉角區之至少其中之一處具有朝該承載基底延伸之一凹陷；以及一保護層，設置於該基底之上，且該保護層完全覆蓋該導電層於一導電結構露出之部分。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該凹陷露出該承載基底。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該凹陷之一側壁傾斜於該基底之該些側邊中之至少其中兩個。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該凹陷具有一側壁，且該側壁具有一圓弧狀輪廓。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該基底之至少一該些側邊在該承載基底之一表面上之一投影重疊於該承載基底之至少一側邊。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該基底之至少一該些側邊在該承載基底之一表面上之一投影 不與該承載基底之所有側邊重疊。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該保護層之至少一側邊在該基底之一表面上之一投影不與該基底之該些側邊重疊。
  8. 如申請專利範圍第1項所述之晶片封裝體，更包括一間隔層，設置於該基底與該承載基底之間。
  9. 如申請專利範圍第8項所述之晶片封裝體，其中該凹陷露出該間隔層。
  10. 如申請專利範圍第1項所述之晶片封裝體，更包括一孔洞，自該基底之一表面朝該承載基底延伸，其中部分的該導電層位於該孔洞之中。
  11. 一種晶片封裝體的形成方法，包括：提供一基底，具有複數個側邊及複數個轉角區，其中每一該些轉角區位於該基底之該些側邊中之至少其中兩個的交叉處，其中該基底中具有一元件區；提供一承載基底；將該基底設置於該承載基底之上；於該基底之上形成一絕緣層；於該基底上之該絕緣層之上形成一導電層，其中該導電層電性連接該元件區；形成一保護層於該導電層上，其中該保護層完全覆蓋該導電層於一導電結構露出之部分；以及自該基底之該些轉角區中的至少其中之一移除部分的該基底以形成朝該承載基底延伸之一凹陷。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成 方法，更包括沿著該基底之複數個預定切割道進行一切割製程以形成彼此分離之複數個晶片封裝體。
  13. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該切割製程包括先切割該基底，接著切割該承載基底或先切割該承載基底，接著切割該基底。
  14. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該凹陷的形成方法包括以一切割製程、一蝕刻製程、或前述之組合移除部分的該基底。
  15. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括移除部分的該基底而使該基底之至少一該些側邊在該承載基底之一表面上之一投影不與該承載基底之所有側邊重疊。
  16. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：自該基底之一表面移除部分的該基底以形成朝該承載基底延伸之一孔洞；以及在形成該孔洞之後，於該基底上形成該絕緣層及於該絕緣層之上形成該導電層，其中部分的該絕緣層及部分的該導電層位於該孔洞之中。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中該孔洞與該凹陷係同時形成。
  18. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該凹陷的形成方法包括：以一第一刀片沿著該基底之複數個預定切割道進行一切割製程以移除部分的該基底；以及 以一第二刀片沿著該基底之該些預定切割道進行一第二切割製程以切斷該基底及該承載基底，其中該第一刀片之寬度大於該第二刀片之寬度。
  19. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該保護層係形成於該基底之一表面上，且該保護層之至少一側邊在該基底之該表面上之一投影不與該基底之該些側邊重疊。
TW101121260A 2011-06-16 2012-06-14 晶片封裝體及其形成方法 TWI485818B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161497850P 2011-06-16 2011-06-16

Publications (2)

Publication Number Publication Date
TW201301453A TW201301453A (zh) 2013-01-01
TWI485818B true TWI485818B (zh) 2015-05-21

Family

ID=47335249

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121260A TWI485818B (zh) 2011-06-16 2012-06-14 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US9024437B2 (zh)
CN (1) CN102832180B (zh)
TW (1) TWI485818B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
TWI536547B (zh) * 2013-01-10 2016-06-01 精材科技股份有限公司 影像感測晶片封裝體之製作方法
US9764153B2 (en) * 2013-03-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9997473B2 (en) * 2016-01-19 2018-06-12 Xintec Inc. Chip package and method for forming the same
KR20220001292A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079892A1 (en) * 2009-10-01 2011-04-07 Chia-Lun Tsai Chip package and fabrication method thereof

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629635B2 (ja) * 1995-02-23 1997-07-09 日本電気株式会社 放熱用金属板付半導体装置
JP2707996B2 (ja) * 1995-02-24 1998-02-04 日本電気株式会社 混成集積回路装置およびその製造方法
US6064117A (en) * 1997-12-05 2000-05-16 Intel Corporation Plastic ball grid array assembly
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP4095300B2 (ja) * 2001-12-27 2008-06-04 セイコーエプソン株式会社 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
US7964888B2 (en) 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
CN101355039B (zh) * 2007-07-26 2010-11-10 精材科技股份有限公司 图像感测元件封装体及其制作方法
TWI579995B (zh) * 2009-08-19 2017-04-21 Xintex Inc 晶片封裝體及其製造方法
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
TWI578478B (zh) * 2010-01-20 2017-04-11 精材科技股份有限公司 晶片封裝體及其形成方法
US9559001B2 (en) * 2010-02-09 2017-01-31 Xintec Inc. Chip package and method for forming the same
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8692358B2 (en) * 2010-08-26 2014-04-08 Yu-Lung Huang Image sensor chip package and method for forming the same
US8779452B2 (en) * 2010-09-02 2014-07-15 Tzu-Hsiang HUNG Chip package
TWI500132B (zh) * 2010-11-23 2015-09-11 Xintec Inc 半導體裝置之製法、基材穿孔製程及其結構
US8614488B2 (en) * 2010-12-08 2013-12-24 Ying-Nan Wen Chip package and method for forming the same
US8643070B2 (en) * 2010-12-08 2014-02-04 Shu-Ming Chang Chip package and method for forming the same
US20120146111A1 (en) * 2010-12-14 2012-06-14 Shu-Ming Chang Chip package and manufacturing method thereof
US8674518B2 (en) * 2011-01-03 2014-03-18 Shu-Ming Chang Chip package and method for forming the same
US9711403B2 (en) * 2011-01-17 2017-07-18 Xintec Inc. Method for forming chip package
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
CN102738013B (zh) * 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
CN102751266B (zh) * 2011-04-21 2016-02-03 精材科技股份有限公司 芯片封装体及其形成方法
TWI464857B (zh) * 2011-05-20 2014-12-11 Xintec Inc 晶片封裝體、其形成方法、及封裝晶圓
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079892A1 (en) * 2009-10-01 2011-04-07 Chia-Lun Tsai Chip package and fabrication method thereof

Also Published As

Publication number Publication date
US9024437B2 (en) 2015-05-05
US20120319297A1 (en) 2012-12-20
CN102832180B (zh) 2015-09-16
CN102832180A (zh) 2012-12-19
TW201301453A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
TWI512930B (zh) 晶片封裝體及其形成方法
TWI485818B (zh) 晶片封裝體及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI446512B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
US8872196B2 (en) Chip package
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
TWI575779B (zh) 晶片封裝體及其製造方法
US20160104626A1 (en) Methods for singulating semiconductor wafer
US9305843B2 (en) Chip package and method for forming the same
TWI500155B (zh) 晶片封裝體及其形成方法
US9640488B2 (en) Chip package and method for forming the same
TWI624039B (zh) 晶片封裝體及其製造方法
TW201306188A (zh) 晶片封裝體及其製造方法
TWI446500B (zh) 晶片封裝體及其形成方法
US20120146111A1 (en) Chip package and manufacturing method thereof
TWI576973B (zh) 晶片封裝體及其製造方法
US10777461B2 (en) Method for manufacturing a chip package