CN101355039B - 图像感测元件封装体及其制作方法 - Google Patents

图像感测元件封装体及其制作方法 Download PDF

Info

Publication number
CN101355039B
CN101355039B CN2007101369704A CN200710136970A CN101355039B CN 101355039 B CN101355039 B CN 101355039B CN 2007101369704 A CN2007101369704 A CN 2007101369704A CN 200710136970 A CN200710136970 A CN 200710136970A CN 101355039 B CN101355039 B CN 101355039B
Authority
CN
China
Prior art keywords
sensing element
image sensing
substrate
insulator
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101369704A
Other languages
English (en)
Other versions
CN101355039A (zh
Inventor
钱文正
黄旺根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN2007101369704A priority Critical patent/CN101355039B/zh
Publication of CN101355039A publication Critical patent/CN101355039A/zh
Application granted granted Critical
Publication of CN101355039B publication Critical patent/CN101355039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明提供一种图像感测元件封装体及其制作方法。上述图像感测元件封装体的制作方法，包含提供具有一绝缘体的一凹槽的一基底；于此基底上形成一图像感测元件及一金属层，且彼此电性连接；之后，于基底上接合一盖板；从上述基底的背面薄化此基底，以暴露绝缘体。接着，移除部分形成于凹槽中的绝缘体，以于此绝缘体中形成一孔洞；于基底的背面上形成一导电层，且此导电层还延伸至该孔洞中，以形成一导通孔；以及于导电层上形成一焊料球体，且电性连接上述金属层；由于上述基底经薄化处理，从而减少后续形成的图像感测元件封装体的整体厚度。因此，根据本发明实施例所制作的图像感测元件封装体具有相对较小的尺寸。

Description

图像感测元件封装体及其制作方法
技术领域
本发明涉及图像感测元件封装体，特别涉及一种具有相对较小尺寸的图像感测元件封装体及其制作方法。
背景技术
光感测集成电路在提取图像的光感测元件中扮演着重要的角色，这些集成电路元件均已广泛地应用于例如是数字相机、数字摄象机和手机等的消费电子元件和携带型电子元件中。而且，随着上述各种电子元件及携带式电子元件愈来愈普及与轻巧化，使得图像感测元件封装体的尺寸也愈来愈缩小化。
图1显示一种公知的图像感测元件封装体的剖面图。在图1中，提供一上方形成有图像感测元件4的基底2，且图像感测元件4电性连接一形成于基底2上方的延伸接合垫(extending bonding pad)6。接着，于上述基底2上设置一盖板8。又如图1所示，将上述基底2贴附于一承载板14。之后，于承载板14的背面上方形成一导电层10且延伸于承载板14及基底2的侧壁上方，以电性连接上述延伸接合垫6与一焊料球体12。由于上述硅基底2及承载板14都具有一既定厚度，使得图像感测元件封装体具有较大的厚度及尺寸。另外，在公知的图像感测元件封装体中，由于导电层10是设置于图像感测元件封装体的外围区域，使得导电层10很容易地在工艺中遭受损伤，而导致图像感测元件封装体失效。
因此，急需一种具有相对较小尺寸的图像感测元件封装体及其制作方法。
发明内容
因此，本发明的一目的是提供一种图像感测元件封装体。上述图像感测元件封装体，包含一具有一导通孔的半导体基底；一第一绝缘层，形成于该导通孔的侧壁上，围绕该导通孔；一图像感测元件，形成于该半导体基底上；一金属层，形成于该半导体基底上，且电性连接该图像感测元件；一盖板，设置于该半导体基底上；一导电层，形成于该半导体基底的一背面上；一第二绝缘层，形成于该半导体基底的该背面上，介于该半导体基底的该背面与该导电层之间；以及一焊料球体，形成于该导电层上，且电性连接该金属层。
本发明的另一目的是提供一种图像感测元件封装体的制作方法。上述图像感测元件封装体的制作方法，包括提供具有一凹槽的一基底，其中该凹槽内填充一绝缘体；于该基底上形成一图像感测元件及一金属层；于该基底上接合一盖板；薄化该基底，以暴露该绝缘体；移除部分该绝缘体，以于该绝缘体中形成一孔洞；于该基底的一背面上形成一导电层，且该导电层还延伸至该孔洞中，以形成一导通孔；以及于该导电层上形成一焊料球体，且该焊料球体电性连接该金属层。
由于上述基底经薄化处理，从而减少后续形成的图像感测元件封装体的整体厚度。因此，根据本发明实施例所制作的图像感测元件封装体具有相对较小的尺寸。此外，由于不需贴附芯片至一承载板的工艺，以及作为分离芯片的蚀刻步骤，因此，也可以简化图像感测元件封装体的制作流程。
附图说明
图1显示一种公知的图像感测元件封装体的剖面图；
图2-8显示根据本发明的实施例制作一种图像感测元件封装体的剖面图；以及
图9显示根据本发明的实施例制作一种图像感测元件封装体的流程图。
其中，附图标记说明如下：
1～图像感测元件封装体；   2～基底；
4～图像感测元件；         6～延伸接合垫；
8～盖板；                 10～导电层；
12～焊料球体；            14～承载板。
102～基底；               104～凹槽；
106～绝缘层；             108～图像感测元件；
110～金属层；             112～盖板；
114～支撑部；             116～黏着层；
118～沟槽；               120～绝缘层；
122～孔洞；               124～导电层；
126～导通孔；     128～阻焊膜；
130～焊料球体；   150～图像感测元件封装体。
具体实施方式
接下来以实施例并配合附图详细说明本发明，在附图或描述中，相似或相同部分使用相同的符号。在附图中，实施例的形状或厚度可扩大，以简化或是方便标示。附图中元件部分将加以描述说明。可理解的是，未绘示或描述的元件，可以是具有各种熟悉该项技术的技术人员所知的形式。此外，当叙述一层是位于一基材或是另一层上时，此层可直接位于基材或是另一层上，或是其中间也可以有中介层。
图2-8是显示根据本发明实施例的制作一种图像感测元件封装体的剖面图。虽然，本发明是以制作图像感测元件的具体实施例作为说明。可以理解的是，本发明概念当然也可以应用于其它半导体元件的制作。
在图2中，提供一具有凹槽(cavity)104的基底102，且在上述凹槽104中填充一绝缘层(insulating layer)106。在一实施例中，通过例如是干蚀刻(dry-etching)或湿蚀刻(wet-etching)蚀刻的方式，蚀刻上述基底102的上表面，以于基底102中形成上述凹槽104。接着，通过例如是化学气相沉积(chemicalvapor deposition；CVD)法、等离子体加强式化学气相沉积(plasma enhancedchemical vapor deposition；PECVD)法或涂布(coating)的方式，于基底102的上表面覆盖一绝缘材料层(未显示)，且延伸至上述凹槽104中。之后，移除部分绝缘材料层，以暴露基底102的上表面，且于凹槽104中形成绝缘层106。
上述基底102优选可以是硅或其它合适的半导体材料的基材。而上述绝缘层106优选可以是例如光致抗蚀剂(photoresist)的高分子材料、二氧化硅(silicon oxide)或氮化硅(silicon nitride)的介电材料或其它合适的绝缘体材料。
如图3所示，于上述基底102的上表面，形成一例如是互补式金属氧化物半导体(complementary metal-oxide semiconductor；CMOS)元件或电荷耦合元件(charge-coupled device；CCD)的图像感测元件(image sensor)108。接着，于上述绝缘层106上，形成一金属层110，且电性连接上述感测元件108。在一实施例中，通过一CMOS工艺，于基底102的表面上，形成上述图像感测元件108。之后，利用一金属化工艺(metallization process)，于绝缘层106上，形成例如是铝(aluminum；Al)、铜(copper；Cu)或钨(tungsten；W)的金属层110，且电性连接图像感测元件108。
值得注意的是，虽然附图中金属层110仅以单层表示。可以了解的是，上述金属层110也可以是包含多层金属层夹置介电层，且每一金属层间以金属插塞电性连接的互连(interconnection)结构。在多层金属层的实施例中，最底层的金属层可以是直接形成于凹槽中的绝缘层上，而最顶层的金属层可以是堆叠于最底层金属层的上方，且电性连接图像感测元件。
在图4中，于上述基底102上，接合一盖板112。在一实施例中，可以是在上述盖板112上方形成一支撑部(support member)114。接着，于支撑部114上，涂布一黏着层116，且于上述基底102上方，接合盖板112。上述盖板112优选可以是玻璃、石英(quartz)、例如是聚酯(polyester)的高分子材料或其它合适的透明基材。此外，上述支撑部114优选可以是光致抗蚀剂材料、环氧树脂(epoxy)或聚酰亚胺树脂(polyimide；PI)。
在另一实施例中，也可以是于基底102上，形成上述支撑部114，接着，于支撑部114上，涂布黏着层116。之后，将上述盖板112设置于支撑部114上，且于基底上102，接合该盖板112。另外，也可以于上述盖板112的与支撑部相反方向的外侧表面上，选择性地形成一保护层(图未显示)，以避免刮伤。
如图5所示，接着，对上述基底102的一背面进行一研磨步骤，以薄化基底102。在一实施例中，通过例如是化学机械研磨(chemical mechanicalpolishing)法，移除一部分基底102，以暴露上述形成于凹槽104(如图2所示)中的绝缘层106的底部。之后，对基底102的背面进行一刻痕(notching)步骤，以形成一沟槽118。
在图5中，于基底102的背面上，形成一绝缘层120，且延伸至上述沟槽118中。在一实施例中，上述绝缘层120的材料与形成方式也可以是与绝缘层106的材料及形成方式相似。
在图6中，利用蚀刻的方式，移除部分绝缘层120及上述凹槽104中的绝缘层106，以于绝缘层106中形成一孔洞122。在形成孔洞122之后，接着，于基底102的背面上形成一导电层124，以及于上述基底102中形成一导通孔(via hole)126。在一实施例中，利用溅镀(sputtering)、蒸镀(evaporating)、电镀(electroplating)或无电镀(electroless plating)的方式，于基底102的背面上形成例如是铜、铝或镍(nickel)的导电沉积层(未显示)，且上述导电沉积层还延伸于孔洞122中，以形成上述导通孔126。
接着，图案化上述金属沉积层，以形成上述导电层124。通过上述图案化金属沉积层的步骤，可重新布局(redistributed process)后续形成的图像感测元件封装体的信号传输线路。此外，由于上述导电沉积层从基底102的背面，穿过孔洞122，延伸至金属层110的下表面，使得图像感测元件的信号可通过金属层110、导通孔126及导电层124传输至外部，而不需绕过形成图像感测元件的基底的外侧。因此，可缩短图像感测元件的信号传输路径。
在图7中，于导电层124上形成一焊料球体130，且电性连接金属层110。在一实施例中，先于部分导电层124上涂布一阻焊膜(solder mask)128，且暴露部分导电层124。于暴露的导电层124上涂布一焊料，接着进行一回焊(reflow)步骤，以于导电层124上形成上述焊料球体130。之后，利用切割刀片(cutter)沿着个别晶粒的预切割线，分割成个别晶粒，以完成一图像感测元件封装体150的制作，如图8所示。
图8显示根据本发明实施例的图像感测元件封装体150的剖面图。在图8中，一具有导通孔126的基底102，且于上述基底102上形成一图像感测元件108及一金属层110。接着，一盖板112设置于上述基底102上。又如图8所示，一导电层124形成于基底102的背面上，以及一焊料球体130形成于上述导电层124上，且电性连接上述金属层110。
图9显示根据本发明的实施例制作一图像感测元件封装体的流程图。首先，提供具有一凹槽的一基底，如步骤S5所示。接着，于上述凹槽中填充一绝缘体，如步骤S10所示。之后，于上述基底上形成图像感测元件，如步骤S 15所示。然后，于凹槽中的绝缘体上形成一金属层，且电性连接图像感测元件，如步骤S20所示。于上述基底上接合一盖板，如步骤S25所示。接着，薄化基底以暴露绝缘体，如步骤S30所示。之后，移除部分上述绝缘体，以形成一孔洞，如步骤S35所示。然后，于上述基底的背面上形成一导电层，且延伸至上述孔洞中，以形成一导通孔，如步骤S40所示。于导电层上形成一焊料球体，且电性连接上述金属层，如步骤S45所示。之后，通过一切割步骤，以完成图像感测元件封装体，如步骤S50所示。
值得注意的是，由于上述基底经薄化处理，从而减少后续形成的图像感测元件封装体的整体厚度。因此，根据本发明实施例制作的图像感测元件封装体具有相对较小的尺寸。此外，由于不需贴附芯片至一承载板的工艺，以及作为分离芯片的蚀刻步骤，因此，也可以简化图像感测元件封装体的制作流程。另外，由于信号传输路径不需形成于图像感测元件封装体的外侧，因此，也可降低导电层于制作过程中损伤的问题。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何熟悉此技术的技术人员，在不脱离本发明的精神和范围内，应当可作一些变化与润饰，因此本发明的保护范围应当以后附的权利要求书为准。

Claims (10)

1.一种图像感测元件封装体的制作方法，包括：
提供具有一凹槽的一基底，其中该凹槽内填充一绝缘体；
于该基底上，形成一图像感测元件及一金属层；
于该基底上接合一盖板；
薄化该基底，以暴露该绝缘体；
移除部分该绝缘体，以于该绝缘体中，形成一孔洞；
于该基底的一背面上形成一导电层，且该导电层还延伸至该孔洞中，以形成一导通孔；以及
于该导电层上形成一焊料球体，且该焊料球体电性连接该金属层。
2.如权利要求1所述的图像感测元件封装体的制作方法，其中于该凹槽填充该绝缘体，包括：
蚀刻该基底，以形成该凹槽；以及
于该凹槽中填充该绝缘体。
3.如权利要求1所述的图像感测元件封装体的制作方法，在接合该盖板之前，还包括：
于该盖板上形成一支撑部；以及
于该支撑部上涂布一黏着层。
4.如权利要求1所述的图像感测元件封装体的制作方法，在接合该盖板之前，还包括：
于该基底上形成一支撑部；以及
于该支撑部上涂布一黏着层。
5.如权利要求1所述的图像感测元件封装体的制作方法，其中薄化该基底是由化学机械研磨的方式完成。
6.如权利要求1所述的图像感测元件封装体的制作方法，其中形成该导电层是由溅镀、蒸镀、电镀或无电镀完成。
7.如权利要求1所述的图像感测元件封装体的制作方法，其中该绝缘体包含高分子材料或介电材料。
8.一种图像感测元件的封装体，包含：
一具有一导通孔的半导体基底；
一第一绝缘层，形成于该导通孔的侧壁上，围绕该导通孔；
一图像感测元件，形成于该半导体基底上；
一金属层，形成于该半导体基底上，且电性连接该图像感测元件；
一盖板，设置于该半导体基底上；
一导电层，形成于该半导体基底的一背面上；以及
一第二绝缘层，形成于该半导体基底的该背面上，介于该半导体基底的该背面与该导电层之间；
一焊料球体，形成于该导电层上，且电性连接该金属层。
9.如权利要求8所述的图像感测元件的封装体，还包含：
一黏着层，形成于该半导体基底上；以及
一支撑部，形成于该黏着层上。
11.如权利要求8所述的图像感测元件的封装体，其中该第一与该第二绝缘层包含高分子材料或介电材料。
CN2007101369704A 2007-07-26 2007-07-26 图像感测元件封装体及其制作方法 Active CN101355039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101369704A CN101355039B (zh) 2007-07-26 2007-07-26 图像感测元件封装体及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101369704A CN101355039B (zh) 2007-07-26 2007-07-26 图像感测元件封装体及其制作方法

Publications (2)

Publication Number Publication Date
CN101355039A CN101355039A (zh) 2009-01-28
CN101355039B true CN101355039B (zh) 2010-11-10

Family

ID=40307768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101369704A Active CN101355039B (zh) 2007-07-26 2007-07-26 图像感测元件封装体及其制作方法

Country Status (1)

Country Link
CN (1) CN101355039B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500132B (zh) * 2010-11-23 2015-09-11 Xintec Inc 半導體裝置之製法、基材穿孔製程及其結構
CN102184906B (zh) * 2011-03-31 2013-05-08 锐迪科创微电子（北京）有限公司 带有绝缘体填充的阱结构的封装基板及其制造方法
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
CN103956366B (zh) * 2014-05-20 2017-03-29 苏州科阳光电科技有限公司 晶圆级芯片封装结构
CN103956367B (zh) * 2014-05-20 2017-03-29 苏州科阳光电科技有限公司 新型封装结构的半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953192A (zh) * 2005-10-20 2007-04-25 南茂科技股份有限公司 影像感测器模组封装构造
CN2922128Y (zh) * 2006-02-10 2007-07-11 菱光科技股份有限公司 感光组件封装结构
CN101000898A (zh) * 2006-01-11 2007-07-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953192A (zh) * 2005-10-20 2007-04-25 南茂科技股份有限公司 影像感测器模组封装构造
CN101000898A (zh) * 2006-01-11 2007-07-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN2922128Y (zh) * 2006-02-10 2007-07-11 菱光科技股份有限公司 感光组件封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-209967A 2005.08.04

Also Published As

Publication number Publication date
CN101355039A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
CN100576554C (zh) 影像感测元件封装体及其制作方法
US7524753B2 (en) Semiconductor device having through electrode and method of manufacturing the same
US8669179B2 (en) Through-wafer interconnects for photoimager and memory wafers
CN101699622B (zh) 半导体器件封装结构及其封装方法
US8232202B2 (en) Image sensor package and fabrication method thereof
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
CN102456650B (zh) 半导体基板的导电结构以及其制造方法
US20080284037A1 (en) Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US20210242153A1 (en) Isolation structure for bond pad structure
US20090039455A1 (en) Image sensor package with trench insulator and fabrication method thereof
EP2802005A1 (en) Semiconductor device and method for manufacturing same
US9123829B2 (en) Method for producing chip stacks
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US11735497B2 (en) Integrated passive device and fabrication method using a last through-substrate via
CN101369591B (zh) 影像感测元件封装体及其制作方法
TWI234261B (en) Method of forming wafer backside interconnects
CN101355039B (zh) 图像感测元件封装体及其制作方法
US20040201101A1 (en) Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
US10910345B2 (en) Semiconductor device with stacked die device
US11688667B2 (en) Semiconductor package including a pad pattern
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant