CN102184906B - 带有绝缘体填充的阱结构的封装基板及其制造方法 - Google Patents

带有绝缘体填充的阱结构的封装基板及其制造方法 Download PDF

Info

Publication number
CN102184906B
CN102184906B CN2011100799129A CN201110079912A CN102184906B CN 102184906 B CN102184906 B CN 102184906B CN 2011100799129 A CN2011100799129 A CN 2011100799129A CN 201110079912 A CN201110079912 A CN 201110079912A CN 102184906 B CN102184906 B CN 102184906B
Authority
CN
China
Prior art keywords
well structure
packaging
base plate
metal
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100799129A
Other languages
English (en)
Other versions
CN102184906A (zh
Inventor
陈俊
陈高鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruidi Kechuang Microelectronic (Beijing) Co Ltd
RDA Microelectronics Beijing Co Ltd
Original Assignee
Ruidi Kechuang Microelectronic (Beijing) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruidi Kechuang Microelectronic (Beijing) Co Ltd filed Critical Ruidi Kechuang Microelectronic (Beijing) Co Ltd
Priority to CN2011100799129A priority Critical patent/CN102184906B/zh
Priority to PCT/CN2011/072701 priority patent/WO2012129822A1/zh
Priority to TW100118104A priority patent/TW201240044A/zh
Publication of CN102184906A publication Critical patent/CN102184906A/zh
Application granted granted Critical
Publication of CN102184906B publication Critical patent/CN102184906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种带有绝缘体填充的阱结构的封装基板及其制造方法，其特征在于，所述封装基板具有至少一个阱，所述阱中填充有绝缘材料形成阱结构，且所述阱结构的上表面上具有金属图形。所述方法包括：在金属框架上制作至少一个阱；在所述阱中填充绝缘材料形成阱结构，在填充完绝缘材料后的所述阱结构的上表面制作金属图形。与现有技术相比，本发明所述的带有绝缘体填充的阱结构的封装基板及其制造方法，解决了现有技术所生产的多芯片模块基板走线不灵活，射频电感值低等问题；且制造工艺简单、价格便宜、有完整的大面积接地焊盘、同时具有良好的散热性能，并提供了高质量的内部互连方法。

Description

带有绝缘体填充的阱结构的封装基板及其制造方法
技术领域
本发明涉及多芯片模块的封装领域，具体地说，本发明涉及一种带有绝缘体填充的阱结构的封装基板及其方法。
背景技术
多芯片模块（MCM，Multi Chip Module）是在一个封装内包含了多个半导体管芯，并且半导体管芯之间的互连是通过金属键合线及基板上的金属互连线完成。通常，多芯片模块封装所采用的基板是一块多层互连基板，可以由低温共烧陶瓷（LTCC，Low Temperature Co-fired Ceramic）技术或多层层压基板制造。LGA（Land Grid Array）封装是多芯片模块常用的一种半导体封装形式，其采用多层层压基板，在金属材料层上可以制作互连走线；相邻的不同金属材料层由绝缘材料层隔离；位于不同金属材料层上的走线可以通过贯穿绝缘材料层的过孔相互连接。LGA基板的金属互连可以用于制作射频电感元件、表面贴装元件（SMD，Surface Mounted Device）焊接焊盘。用于无线通信领域的射频电路由于需要用电感、电容等无源器件制作匹配网络和滤波网络，通常不能做到单芯片集成。采用LGA封装形式则可以通过贴装电感、电容等方式以达到封装集成的目的。目前，射频功率放大器模块以及集成有射频天线开关的射频前端模块产品绝大多数是采用LGA封装，金属层数通常为2到4层，同时内部贴装有电感、电容甚至滤波器等器件。
如图1a所示，为一个采用2层金属层LGA封装的多芯片模块的示意图。如图所示，多芯片模块100中包含两个贴装在其上表面金属层的管芯U1和U2。通过键合线108，可以将U1和U2上相应管芯键合焊盘相互连接起来，或者将U1和U2上的管芯键合焊盘连接到LGA基板上的相应管脚107，也可以将U1和U2上的管芯键合焊盘连接到LGA基板上表面的相应基板键合焊盘上。将LGA基板上表面金属层上的走线制作为平面螺旋结构，可以实现电感元件，如图1a中所示的平面螺旋电感101及102。由于通常LGA封装中金属层的厚度可以达到几十甚至上百微米，使得其制作的平面螺旋电感的寄生电阻很小，从而使电感元件有较高的品质因子（Q值），这对于提高射频电路的性能是非常有意义的。如图1a所示，管芯U2上的管芯键合焊盘通过键合线108连接到了平面螺旋电感102的一端；平面螺旋电感102的另外一端通过过孔103连接到了LGA基板下表面金属层的走线104的一端；走线104的另外一端连接到了LGA模块的管脚107，这就实现了管芯U2上管芯键合焊盘与LGA模块管脚107的相互电气连接。并且，在LGA基板上表面上，还可以贴装SMD元件，如图1a中所示的109。SMD元件109通常可以是电阻、电容、电感、二极管等无源器件，通过键合线108及LGA基板金属层走线，SMD元件109可以非常方便地连接到模块内的管芯及模块的管脚。可以看到，LGA封装形式为多芯片模块内的信号互连提供了很大的灵活性，尤其是在射频应用中，它可以集成高质量的无源器件（如高Q值的平面螺旋电感、SMD元件等），使得射频多芯片模块具有较高的性能。
然而，LGA封装形式也有一些缺点。首先，LGA基板的制造工艺非常复杂，需要经过一系列材料层压、钻孔、填充导电导热材料、光刻腐蚀金属层、电镀金属等步骤，使得LGA封装的价格昂贵。
其次，由于LGA基板材料通常是用导热性能不佳的树脂材料制作，在大功率应用下芯片散热也受到很大限制。并且，通常LGA背面金属层都需要走线，就破坏了其背面接地金属焊盘的完整性，或使其背面接地金属焊盘的面积减小，不利于LGA封装的半导体器件在PCB上的贴装。
无引线方形扁平封装（QFN，Quad Flat Non-leaded package）是一种基于金属框架的无引脚封装，其封装中央位置有大面积裸露的管芯贴装焊盘（DAP，Die Attach Paddle），具有导热作用。采用集成无源器件（IPD，Integrated PassiveDevice）工艺，将射频电路中所需的电感、电容等无源器件制作在一个半导体管芯上，进而可以在QFN上实现功能较为简单的射频功率放大器模块、前端模块。如图1b所示为一个采用QFN封装的多芯片模块。QFN封装在金属框架上直接贴装半导体管芯（如图1b中所示的管芯U1、U2和U3），使得制造工艺比LGA封装简单得多。然而，相对于LGA封装形式，QFN金属框架上不能提供互连走线，使得多芯片之间仅能通过芯片间金属键合线互连，不能满足多数多芯片模块设计要求。
美国专利US7154169中所提出的技术方案，通过在QFN管脚之间安置金属线形成非相邻管脚间互连，也未能很好解决芯片间互连问题。并且，为了放置这种互连金属线，会导致金属框架DAP背面接地金属焊盘形状不规则且接地面积减小，而规则的背面接地金属焊盘是保证工业生产焊接良率的重要条件。另外，该专利也提出了在管脚间贴装电容元件，但是实际上很多电容需要贴装在芯片之间或者与电感元件串联使用，其方案也不能满足此要求。
对于射频功率放大器模块及射频前端模块而言，其背面金属需要直接接地，并且要求有尽可能大的背面接地金属焊盘来降低寄生接地电感以提供良好的射频接地，保证芯片的电气性能不会恶化。当前无线通信产品设计要求射频功率放大器模块及射频前端模块尺寸尽可能小，而其功率指标并未降低，因此尽可能大的背面接地金属焊盘也有利于模块的散热。
发明内容
本发明所要解决的技术问题是提供一种带有绝缘体填充的阱结构的封装基板及其制造方法，以解决现有技术所生产的多芯片模块基板走线不灵活，射频电感值低等问题。
为解决上述技术问题，本发明提供了一种带有绝缘体填充的阱结构的封装基板，其特征在于，所述封装基板具有至少一个阱，所述阱中填充有绝缘材料形成阱结构，且所述阱结构的上表面上具有金属图形；所述阱为在所述封装基板上形成的，被金属材料将其侧面及底面包围的结构；所述阱结构为将所述阱用绝缘材料填充所形成的结构。
进一步地，其中，所述金属图形为与所述封装基板的管脚直接相连的金属走线、贴装表面贴装器件的焊接焊盘、基板键合焊盘或倒扣安装半导体芯片的焊球焊盘。
进一步地，其中，所述金属走线为单层或多层的金属走线。
为解决上述技术问题，本发明还提供了一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，包括：
在金属框架上制作至少一个阱；
在所述阱中填充绝缘材料形成阱结构，在填充完绝缘材料后的所述阱结构的上表面制作金属图形；其中，所述阱为在所述封装基板上形成的，被金属材料将其侧面及底面包围的结构；所述阱结构为将所述阱用绝缘材料填充所形成的结构。
进一步地，其中，在金属框架上下表面进行掩膜处理，然后再通过腐蚀或刻蚀在所述金属框架上制作至少一个阱。
进一步地，其中，在填充完绝缘材料后的所述阱结构的上表面通过电镀金属或淀积金属方式制作金属图形。
进一步地，其中，所述金属图形进一步为与所述封装基板的管脚直接相连的金属走线、贴装表面贴装器件的焊接焊盘、基板键合焊盘或倒扣安装半导体芯片的焊球焊盘。
进一步地，其中，所述金属图形被绝缘材料覆盖。
进一步地，其中，所述金属走线进一步为单层或多层的金属走线。
与现有技术相比，本发明所述的带有绝缘体填充的阱结构的封装基板及其制造方法，解决了现有技术所生产的多芯片模块基板走线不灵活，射频电感值低等问题；且制造工艺简单、价格便宜、有完整的大面积接地焊盘、同时具有良好的散热性能，并提供了高质量的内部互连方法。
附图说明
图1a为现有的采用2层金属层LGA封装的多芯片模块的示意图；
图1b为现有的采用QFN封装的多芯片模块的示意图；
图2a至图2i为本发明实施例一所述的带有绝缘体填充的阱结构的封装基板的制造方法示意图；
图3a为本发明实施例二所述的带有绝缘体填充的阱结构的封装基板的正面示意图；
图3b为本发明实施例二所述的带有绝缘体填充的阱结构的封装基板的背面示意图；
图3c及图3d为本发明实施例二所述的带有绝缘体填充的阱结构的封装基板的沿图3a和3b所示切线A-A的剖面图；
图4a为本发明实施例三所述的带有绝缘体填充的阱结构的封装基板的正面示意图；
图4b为本发明实施例三所述的带有绝缘体填充的阱结构的封装基板的背面示意图；
图4c为本发明实施例三所述的带有绝缘体填充的阱结构的封装基板沿图4a和4b所示切线B-B的剖面图；
图4d为本发明实施例三所述的带有绝缘体填充的阱结构的封装基板沿图4a和4b所示切线B-B塑封之后的剖面图；
图5a至图5d为本发明实施例四所述的带有绝缘体填充的阱结构的封装基板的第二种制造方法示意图；
图6a至图6c为本发明实施例五所述的带有绝缘体填充的阱结构的封装基板的第三种制造方法示意图。
具体实施方式
本发明的主要思想是解决现有的多芯片模块的封装基板走线不灵活，射频电感值低等问题。本发明提供了制造工艺简单、价格便宜、有完整的大面积接地焊盘、同时具有良好的散热性能的多芯片模块封装基板及方法。以下对具体实施方式进行详细描述，但不作为对本发明的限定。
为实现多芯片模块的封装基板，如图2a至2i所示，本发明实施例一提供一种带有绝缘体填充的阱结构金属框架（WES，Well Embedded Substrate）的封装基板的制造方法，具体制作流程为：
(a)如图2a所示，取一块厚度合适的金属板201，其材料可以为铜、铝、铁、铜合金或镍铁合金等，并且金属板201上下表面平整。这里可以根据实际应用选取材料，本发明不做具体限定。
(b)在金属板201上下表面涂覆或贴装用于定义图形的掩膜，如图2b所示，上表面掩膜202及下表面掩膜203。
(c)如图2c所示，对所述带掩膜的金属板201进行腐蚀（或刻蚀等等同技术），从金属板201上表面向下腐蚀出阱204、205、206。
这里在本发明中，“阱”指的是在金属板上腐蚀出来，并且其腐蚀掉的部分的厚度小于金属板的厚度，可以参照图2c理解“阱”的定义。由上可知，阱的位置由步骤2b中上表面掩膜202所定义。
(d)在所述带有阱204、205、206的金属板201上下表面涂覆或贴装用于定义图形的掩膜，如图2d所示的上表面掩膜202及下表面掩膜203。
(e)对所述带有阱204、205、206且带掩膜的金属板201进行腐蚀（或刻蚀等等同技术），从金属板201下表面向上腐蚀。如图2e可知，由于在本步骤的腐蚀中，原先的阱205、206底部的金属板部分被腐蚀掉，从而出现如图2e所示的孔207及208，他们完全贯穿了金属板201的厚度，而阱204仍然保持不变。在这里需要说明的是，在本发明中，需要区分“孔”及“阱”的区别，通过参照图2e，可以更加容易理解其区别。如图2e所示，在此步骤完成之后，金属板201上形成了WES封装基板管脚216部分及管芯贴装区域(DAP)217部分。
(f)采用树脂或塑料等绝缘材料填充上述步骤形成的阱204及孔207、208，如图2f所示，得到了上下表面都平整的WES封装基板。这一步骤完成之后，在WES封装基板上形成了阱结构209及孔结构210、211。这里需要说明的是，本发明中“阱结构”是由绝缘材料填充“阱”而形成的，阱结构由底部金属以及其上的绝缘材料组成。通常阱结构中绝缘材料周围有金属支撑，所述周围金属可以是完全包围阱结构的侧围，也可以是部分包围。例如在如图2f中，虚线框所示的阱结构209，其侧围被周围金属所完全包围，而在本发明的另外一个实施例中，阱结构侧围可以被周围金属所部分包围。
(g)如图2g所示，在上述WES封装基板的阱结构209的上表面上，采用电镀金属(或淀积金属等等同技术)的方法，形成金属走线212。这里需要注意的是，本步骤形成的金属走线212，还包括可以用于金属线键合的键合焊盘（称为基板键合焊盘）、可以用于贴装SMD（Surface Mounted Devices，表面贴装器件）元件的焊接焊盘、可以用于倒扣安装半导体芯片的焊球焊盘等；并且，通过增加淀积绝缘介质层、光刻掩膜等步骤，阱结构209上制作的金属走线212可以是多层结构。
(h)上述几个步骤已经完成了WES封装基板制造的基本步骤，在基于WES封装基板的半导体封装制造中，本步骤将半导体管芯芯片213贴装在WES封装基板中金属板201的管芯贴装区域(DAP)217上表面、将SMD元件贴装在制作于阱结构209上的焊接焊盘上。然后进行金属线键合作业，采用键合线214完成管芯键合焊盘、基板键合焊盘及WES管脚之间的相应互连，如图2h所示。
(i)为了完成基于WES封装基板的半导体器件的封装，通常在上述完成管芯和SMD元件贴装及键合作业的WES基板上采用密封树脂215等材料进行密封作业，使得WES封装基板上表面、管芯和SMD元件以及键合线等都完全包覆在密封材料中，即发明内容中所述的金属图形被绝缘材料覆盖。这就完成了基于WES基板的半导体器件的封装，如图2i所示。
如图3a至3d所示，为采用本发明所提出的WES基板封装的一个多芯片模块，作为本发明的实际操作的第一个实施例。一个多芯片模块300，其采用了如上述制作流程所制作的WES封装基板，WES封装基板的上表面金属DAP部分302贴装了两个半导体管芯U1及U2。两个半导体管芯U1及U2上的管芯键合焊盘，通过键合线303相互连接；键合线303还可以将两个半导体管芯U1及U2上的管芯键合焊盘连接到相应的WES封装基板管脚304上或者DAP部分302上。
如图3a所示，DAP部分302及其周围的管脚304为金属材料，阴影部分标示的308、305则为绝缘材料，其中虚线框所标示的305部分为阱结构，在阱结构305的上表面，采用前述工艺步骤制作了金属走线，如图3a所示，包括了平面螺旋电感306、贴装SMD元件307的焊接焊盘309及其相应走线以及基板的键合焊盘310等。通过键合线303，可以将平面螺旋电感306、贴装SMD元件307连接到半导体管芯的键合焊盘310、WES基板管脚304等进行互连，从而可以将制作或贴装在阱结构305上表面的元件连接到电路之中。这里需要说明的是，通过电镀或淀积方式在阱结构305上表面制作的金属走线，其厚度通常可以高达数十微米甚至更高，使得其寄生电阻很小，电感Q值很高，这有助于提高射频应用多芯片模块的性能。
如图3b所示为多芯片模块300的背面示意图，可以看到尽管阱结构上制作了金属走线，302部分的背面仍然是大面积完整且形状规则的，其完整性由于采用了阱结构而得到了保全，这也是本发明所提出的WES基板的一个发明目的。这里需要说明的是，WES封装基板这种面积最大化的接地焊盘，为半导体管芯提供了良好的电气接地及导热通路，非常有助于提高射频应用多芯片模块的性能。从如图3c所示的剖面图（沿A-A切线方向）上，也可以看到阱结构的阱结构305部分与金属板302、WES封装基板管脚304、孔结构308在厚度方向上的关系。如图3d所示为完成树脂密封之后的多芯片模块的剖面图（沿A-A切线方向），312为密封材料。
如上所述，可以看到基于WES封装基板的多芯片模块封装制作工艺简单，仅在普通QFN封装制作工艺上增加了阱结构定义及制作、阱结构上金属连线制作等步骤，复杂度远远低于LGA封装工艺。同时，由于在阱结构上表面可以制作高Q值的金属走线、平面螺旋电感、多层互连线结构以及贴装SMD元件等，相对于QFN封装有更大的互连灵活性。并且，WES封装基板能够提供面积最大化的背面接地金属焊盘，为半导体管芯提供了良好的电气接地及导热通路。因此，本发明所提出的WES封装基板结构，制造工艺简单、价格便宜、有完整的大面积接地焊盘、同时具有良好的散热性能，并提供了高质量的内部互连方法。
需要说明的是，在上述实施例中，WES封装基板上具有一个独立的阱结构305。事实上，根据本发明所提出的技术方案，在具体实施中可以根据需要在WES封装基板上制作多个阱结构。
如图4a至4d所示的实际操作的第二个实施例，WES封装基板上具有两个独立的阱结构的虚线框404及410（如图4a中虚线框所示）。其中阱结构的虚线框404的特点是，其侧围被金属框架完全包围，并且可以在其平整的上表面上制作金属走线及SMD焊接焊盘等其他图形，如图中所示的平面螺旋电感405、贴装SMD元件406的焊接焊盘411以及基板键合焊盘412。而阱结构的虚线框410的特点是，其侧围被金属框架部分包围，并且可以在其平整的上表面上制作金属走线及SMD焊接焊盘等其他图形，如图4a中所示的平面螺旋电感408、连接到WES封装基板管脚401的金属走线407、贴装SMD元件409的焊接焊盘以及基板键合焊盘。如图4b所示为多芯片模块400的背面示意图，可以看到尽管阱结构的虚线框404及410上制作了金属走线，DAP部分402的背面仍然是大面积完整且形状规则的。从如图4c所示的剖面图（沿B-B切线方向）上，也可以看到阱结构的虚线框410部分与管芯贴装区域402、孔结构403、管脚401在厚度方向上的关系。如图4d所示为完成树脂密封之后的多芯片模块的剖面图（沿B-B切线方向），414为密封材料。
此外，本发明实施例还提供另外一种带有绝缘体填充的阱结构金属框架制作（WES，Well Embedded Substrate）的封装基板的制造方法，如图5a至5d所示，该方法具体步骤包括：
（a）将一块厚度合适的金属板801，上下表面涂覆或贴装掩膜802、803，然后进行腐蚀（刻蚀）。
（b）将另外一块厚度合适的金属板807，上下表面涂覆或贴装掩膜808、809，然后进行腐蚀（刻蚀）。
（c）将上述步骤（a）及步骤（b）得到的腐蚀后的两块金属板拼接在一起，如图5c所示，可以看到本步骤形成了孔813、814及阱815。
（d）采用树脂或塑料等绝缘材料填充上述步骤形成的阱815及孔813、814，得到阱结构818及孔结构816、817。如图5d所示可以看到，这里形成的阱结构818及孔结构816、817与如图2h中所示的阱结构209及孔结构210、211是等价的。
如图6a至6c所示，对于上述实施例来说，WES封装基板的制造方法的另外一种制作流程：
（a）将一块厚度合适的金属板901，上下表面涂覆或贴装掩膜902、903，然后进行腐蚀（刻蚀）。
（b）在腐蚀过的金属板上填充绝缘材料907、908、909，形成如图6b所示的结构。
（c）在上述金属板905、904及906部分上淀积（或称填充）金属材料，形成金属911、912、913及914部分，如图6c所示。可以看到，这里形成的阱结构910及孔结构907、908与如图2h中所示的阱结构209及孔结构210、211是等价的。
需要说明的是，上述WES封装基板的制造方法及流程，仅作为形成WS封装基板的示例，而非对WES封装基板制造方法的限定。任何与上述制造流程具有等同技术效果的方法，都可以用于制造WS封装基板，在WS封装基板上形成绝缘材料填充的阱结构，并在所述阱结构上表面制作金属走线。由于所述阱结构嵌入金属框架，使得WES封装基板背面裸露的接地金属焊盘部分不受阱结构的制造影响，仍然可以保持大面积的裸露金属焊盘。
如上所述，可以看到基于WES封装基板的多芯片模块封装制造工艺简单，仅在普通QFN封装制造工艺上增加了阱结构定义及制造、阱结构上金属连线制造等步骤，复杂度远远低于LGA封装工艺。同时，由于在阱结构上表面可以制作高Q值的金属走线、平面螺旋电感、多层互连线结构以及贴装SMD元件等，相对于QFN封装有更大的互连灵活性。并且，WES封装基板能够提供面积最大化的背面接地金属焊盘，为半导体管芯提供了良好的电气接地及导热通路。因此，本发明所提出的WES封装基板结构，制造工艺简单、价格便宜、有完整的大面积接地焊盘、同时具有良好的散热性能，并提供了高质量的内部互连方法。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种带有绝缘体填充的阱结构的封装基板，其特征在于，所述封装基板具有至少一个阱，所述阱中填充有绝缘材料形成阱结构，且所述阱结构的上表面上具有金属图形；所述阱为在所述封装基板上形成的，被金属材料将其侧面及底面包围的结构；所述阱结构为将所述阱用绝缘材料填充所形成的结构。
2.如权利要求1所述一种带有绝缘体填充的阱结构的封装基板，其特征在于，所述金属图形为与所述封装基板的管脚直接相连的金属走线、贴装表面贴装器件的焊接焊盘、基板键合焊盘或倒扣安装半导体芯片的焊球焊盘。
3.如权利要求2所述一种带有绝缘体填充的阱结构的封装基板，其特征在于，所述金属走线为单层或多层的金属走线。
4.一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，包括：
在金属框架上制作至少一个阱；
在所述阱中填充绝缘材料形成阱结构，在填充完绝缘材料后的所述阱结构的上表面制作金属图形；其中，所述阱为在所述封装基板上形成的，被金属材料将其侧面及底面包围的结构；所述阱结构为将所述阱用绝缘材料填充所形成的结构。
5.如权利要求4所述一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，在金属框架上下表面进行掩膜处理，然后再通过腐蚀或刻蚀在所述金属框架上制作至少一个阱。
6.如权利要求5所述一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，在填充完绝缘材料后的所述阱结构的上表面通过电镀金属或淀积金属方式制作金属图形。
7.如权利要求6所述一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，所述金属图形进一步为与所述封装基板的管脚直接相连的金属走线、贴装表面贴装器件的焊接焊盘、基板键合焊盘或倒扣安装半导体芯片的焊球焊盘。
8.如权利要求6或7中任一所述一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，所述金属图形被绝缘材料覆盖。
9.如权利要求7所述一种带有绝缘体填充的阱结构的封装基板制造方法，其特征在于，所述金属走线进一步为单层或多层的金属走线。
CN2011100799129A 2011-03-31 2011-03-31 带有绝缘体填充的阱结构的封装基板及其制造方法 Active CN102184906B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100799129A CN102184906B (zh) 2011-03-31 2011-03-31 带有绝缘体填充的阱结构的封装基板及其制造方法
PCT/CN2011/072701 WO2012129822A1 (zh) 2011-03-31 2011-04-13 带有绝缘体填充的阱结构的封装基板及其制造方法
TW100118104A TW201240044A (en) 2011-03-31 2011-05-24 Packaging substrate with well structure filled with insulator and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100799129A CN102184906B (zh) 2011-03-31 2011-03-31 带有绝缘体填充的阱结构的封装基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102184906A CN102184906A (zh) 2011-09-14
CN102184906B true CN102184906B (zh) 2013-05-08

Family

ID=44571059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100799129A Active CN102184906B (zh) 2011-03-31 2011-03-31 带有绝缘体填充的阱结构的封装基板及其制造方法

Country Status (3)

Country Link
CN (1) CN102184906B (zh)
TW (1) TW201240044A (zh)
WO (1) WO2012129822A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9131634B2 (en) * 2011-11-15 2015-09-08 Qualcomm Incorporated Radio frequency package on package circuit
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
CN107240554B (zh) * 2017-05-24 2019-07-26 华进半导体封装先导技术研发中心有限公司 一种集成无源器件及其封装方法
JP7062075B2 (ja) * 2018-01-29 2022-05-02 安徽安努奇科技有限公司 モジュール構造及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767178A (zh) * 2004-10-26 2006-05-03 洪信国 半导体载板及其制造方法与半导体封装组件
CN100505230C (zh) * 2006-06-26 2009-06-24 张仪玲 导线架及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140740A (ja) * 1997-07-15 1999-02-12 Hitachi Ltd マルチチップモジュールおよびその製造方法
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
CN101060152A (zh) * 2007-05-15 2007-10-24 佛山市国星光电科技有限公司 一种片式发光二极管
CN101355039B (zh) * 2007-07-26 2010-11-10 精材科技股份有限公司 图像感测元件封装体及其制作方法
CN101256989B (zh) * 2008-01-31 2010-06-02 金芃 垂直结构的半导体外延薄膜封装及制造方法
CN201417792Y (zh) * 2009-02-24 2010-03-03 连展科技（深圳）有限公司 微小化芯片承载座
CN101888740B (zh) * 2010-06-02 2011-08-17 苏州科医世凯半导体技术有限责任公司 一种凸型金属印刷电路板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767178A (zh) * 2004-10-26 2006-05-03 洪信国 半导体载板及其制造方法与半导体封装组件
CN100505230C (zh) * 2006-06-26 2009-06-24 张仪玲 导线架及其制造方法

Also Published As

Publication number Publication date
TW201240044A (en) 2012-10-01
WO2012129822A1 (zh) 2012-10-04
CN102184906A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
CN101207117B (zh) 系统级封装体及其制造方法
US6856007B2 (en) High-frequency chip packages
TWI301314B (en) Low voltage drop and high thermal performance ball grid array package
CN100501987C (zh) 芯片向下的球栅阵列封装及其制造方法
CN101807533B (zh) 半导体管芯封装及其制作方法
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
CN107481998B (zh) 封装结构和电子装置
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
CN104900782A (zh) 具有隔离件的散热增益型线路板制作方法
CN103779336A (zh) 具有集成天线的半导体封装及其形成方法
CN102810507A (zh) 半导体器件和使用引线框本体形成开口的方法
CN102184906B (zh) 带有绝缘体填充的阱结构的封装基板及其制造方法
CN106486458B (zh) 多功率芯片的功率封装模块及功率芯片单元的制造方法
CN101553918A (zh) 半导体结构以及组装方法
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
CN102184917A (zh) 采用四方扁平无引脚封装的gsm射频发射前端模块
CN103296008A (zh) Tsv或tgv转接板，3d封装及其制备方法
CN105359267B (zh) 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
CN114743947B (zh) 基于to形式的功率器件封装结构及封装方法
CN114005812A (zh) 一种扇出型封装结构及其构造方法
CN217983329U (zh) 半导体封装结构
US11984429B2 (en) Leadless power amplifier packages including topside termination interposer arrangements and methods for the fabrication thereof
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
WO2023070488A1 (zh) 一种封装结构、封装方法以及功率放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant