CN107240554B - 一种集成无源器件及其封装方法 - Google Patents

Abstract

本发明公开了一种集成无源器件及其封装方法，其中所述方法包括：制备晶圆，晶圆内形成若干芯片单元，芯片单元的正面具有信号引脚；在一个或多个芯片单元的正面刻蚀凹槽；在凹槽底部开孔，形成连通凹槽至芯片背面的连接孔；在芯片背面进行注塑，注塑材料通过连接孔注满凹槽，在凹槽内形成第一绝缘层，且注塑材料覆盖芯片背面形成第二绝缘层；在第一绝缘层上进行布线，形成第一线路，将第一线路与芯片单元的信号引脚连接。该集成无源器件及方法使得IPD以绝缘材料为基体材料，器件的电性能远高于硅基材料，满足高Q值的要求，IPD做在芯片衬底刻蚀的凹槽上使封装结构尺寸减小，注塑基于晶圆级工艺采用整体晶圆注塑的方法，加工更加便捷、高效。

Description

一种集成无源器件及其封装方法

技术领域

本发明涉及半导体领域，具体涉及一种集成无源器件及其封装方法。

背景技术

根据所处理的信号是否连续将半导体集成电路分为模拟集成电路和数字集成电路，模拟集成电路中频率为300KHz～30GHz的部分称为射频(Radio Frequency，RF)集成电路。射频集成电路主要由晶体管有源器件和电感电容等无源器件构成。

现有技术中的射频电路使用大量的离散无源器件，离散无源器件占了整个射频模块的90％的元器件，80％的面积，70％的成本。集成无源器件(Integrated PassiveDevice,IPD)技术可以将无源器件集成到衬底内部，可以用芯片替代离散无源器件，其主要优点如下：使有源器件与无源器件的互连以及器件的外部接口变短，降低寄生效应；使射频系统级封装(RFSystem In Package,RF SIP)模块的尺寸大大减小；所有工艺均可以在晶圆级实现，且IPD的尺寸不再受封装尺寸的限制。

硅基IPD技术是在硅基表面走单层或多层线路，通过不同电容、电感、电阻等无源器件，实现滤波器、巴伦等的设计。该技术在晶圆级封装内得到了广泛的应用，其产品不断向更小体积、更低成本和更低功耗方向发展。但是由于硅基材料是半导体材料，绝缘性能较差，基于硅基表面的电容及电感器件，很难实现高Q值(品质因数，衡量电容、电感器件的主要参数)的要求，无法满足整体器件的性能要求。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的IPD设计很难实现高Q值及封装尺寸较大的缺陷。

为此，本发明提供一种集成无源器件的封装方法，包含以下步骤：制备晶圆，所述晶圆内形成若干芯片单元，所述芯片单元的正面具有信号引脚；在一个或多个所述芯片单元的正面刻蚀凹槽；在所述凹槽底部开孔，形成连通所述凹槽至所述芯片背面的连接孔；在所述芯片背面进行封装注塑，注塑材料通过所述连接孔注满所述凹槽，在所述凹槽内形成第一绝缘层，且所述注塑材料覆盖所述芯片背面形成第二绝缘层；在所述第一绝缘层上进行布线，形成第一线路，将所述第一线路与所述芯片单元的信号引脚连接。

优选地，还包括如下步骤：在所述连接孔内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔；在所述通孔内填充导电材料，将所述导电材料与所述第一线路连接；在所述第二绝缘层上进行布线，形成第二线路。

优选地，在所述第二线路上涂覆介质层。

本发明还提供一种集成无源器件的封装方法，包含以下步骤：制备晶圆，所述晶圆内形成若干芯片单元，所述芯片单元的正面具有信号引脚；在一个或多个所述芯片单元上开孔，形成贯穿芯片两侧的连接孔；在所述芯片背面进行注塑，注塑材料完全覆盖所述芯片背面形成绝缘层，且所述注塑材料注满所述连接孔；在所述连接孔内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔；在所述通孔内填充导电材料，在芯片单元的正面将所述导电材料与所述芯片的信号引脚连接；在所述芯片背面的绝缘层进行布线，形成线路。

优选地，还包括在所述线路上涂覆介质层。

相应地，本发明提供一种集成无源器件，包括晶圆，所述晶圆内形成若干芯片单元，所述芯片单元的正面具有信号引脚；其特征在于，在一个或多个所述芯片单元的正面开设至少一个凹槽，所述凹槽底部具有至少一个贯穿至所述芯片背面的连接孔，所述凹槽和连接孔内填充有注塑材料，所述凹槽内的注塑材料形成第一绝缘层，所述芯片背面覆盖所述注塑材料形成第二绝缘层，在所述第一绝缘层上排布第一线路，所述线路与所述信号引脚连接。

优选地，在所述连接孔内设置有贯穿第一绝缘层和第二绝缘层的导电芯，在所述第二绝缘层上排布第二线路，所述导电芯的一侧与所述第一线路连接，另一侧与所述第二线路连接。

优选地，所述第二线路上设置有介质层。

本发明还提供一种集成无源器件，包括晶圆，所述晶圆内形成若干芯片单元，所述芯片单元的正面具有信号引脚；其特征在于，在一个或多个所述芯片单元的上开设有至少一个贯穿至所述芯片两侧的连接孔，连接孔内填充有注塑材料，所述芯片背面覆盖绝缘材料形成绝缘层，在所述连接孔的注塑材料内设置有贯穿两侧的导电芯，在所述绝缘层上排布线路，所述导电芯的一侧与所述线路连接，所述导电芯的另一侧与所述信号引脚连接。

优选地，所述线路上设置有介质层。

本发明技术方案，具有如下优点：

1.本发明提供的一种集成无源器件及其封装方法，该方法包括制备晶圆，晶圆内形成若干芯片单元，芯片单元的正面具有信号引脚；在一个或多个芯片单元的正面刻蚀凹槽；在凹槽底部开孔，形成连通凹槽至芯片背面的连接孔；在芯片背面进行封装注塑，注塑材料通过连接孔注满凹槽，在凹槽内形成第二绝缘层，且注塑材料覆盖芯片背面形成第一绝缘层；在第一绝缘层上进行布线，形成第一线路，第一线路与所述芯片单元的信号引脚连接。该集成无源器件的封装方法，在制备过程中在多个芯片正面刻蚀凹槽、槽底通过连接孔与背面连通，这样在注塑芯片的时候，注塑材料从晶圆背面一次性注入，通过每个芯片背面的连接孔注入该芯片正面的凹槽内，从而从背面进行一次晶圆封装注塑，便可以实现对所有芯片正面凹槽的填充，注塑基于晶圆级工艺采用整体晶圆注塑的方法从而实现晶圆级注塑，IPD做在芯片衬底刻蚀的凹槽上使封装结构尺寸减小，且无需对每个芯片依次填充注塑材料，加工更加便捷、高效、可控性更高。通过该方式制备的集成无源器件，在凹槽内形成的第二绝缘层上进行布线，使得IPD以绝缘材料为基体材料，器件的电性能远高于硅基材料，从而满足高Q值的要求。

2.在上述技术方案的基础上，本发明还改进了在连接孔内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔；在通孔内填充导电材料，将导电材料与第一线路连接；在第二绝缘层上进行布线，形成第二线路。这样可以实现双面布线设计,使有源器件与无源器件的互连，以及器件的外部接口变短，降低寄生效应，提高IPD的电性能,实现更加便捷的布线，应用范围更加广阔。

3.本发明提供的另一种集成无源器件及其封装方法，制备晶圆，晶圆内形成若干芯片单元，芯片单元的正面具有信号引脚；在一个或多个芯片单元上开孔，形成贯穿芯片两侧的连接孔；在芯片背面进行注塑，注塑材料完全覆盖芯片背面形成绝缘层且注塑材料注满连接孔；在连接孔内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔；在通孔内填充导电材料，在芯片单元的正面将导电材料与芯片的信号引脚连接；在芯片背面的绝缘层进行布线，形成线路。该集成无源器件的封装方法，在制备过程中在多个芯片正面进行开孔，注塑材料从晶圆背面一次性注入，注塑材料从芯片背面填充连接孔，从而从背面进行一次晶圆封装注塑，便可以实现对所有芯片连接孔的填充，注塑基于晶圆级工艺采用整体晶圆注塑的方法从而实现晶圆级注塑，加工更加便捷、高效、可控性更高；通过通孔内的导电材料将芯片正面信号引脚上的信号引到芯片背面，实现了在芯片背面上布置线路，无需在芯片正面进行开槽处理,简化了工艺流程。通过该方法制备的集成无源器件，在芯片背面的绝缘层上进行布线，使得IPD以绝缘材料为基体材料，器件的电性能远高于硅基材料，从而满足高Q值的要求。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中的封装方法的流程图；

图2A-2K为本发明实施例1中优选方案的封装方法的流程图；

图3A-3I为本发明实施例2中封装方法的流程图；

图4A-4C为本发明实施例3中集成无源器件的示意图；

图4D-4G为本发明实施例3中另外一种集成无源器件的示意图；

图5A-5D为本发明实施例4中集成无源器件的示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供一种集成无源器件的封装方法，用于对晶圆进行封装，如图1所示，包括如下步骤：

S1：制备一晶圆100，在晶圆100内形成若干个芯片单元110，如图2B所示；芯片单元110正面存在信号引脚111，信号引脚111排布在芯片110的周围，如图2C所示。

S2：在晶圆100上有若干个芯片单元110，针对每个需要布线的芯片单元110，在芯片单元110正面刻蚀凹槽112，如图2D所示。刻蚀可以采用湿法刻蚀，也可以采用干法刻蚀，干法刻蚀可以采用等离子刻蚀、溅射刻蚀、反应离子刻蚀等。凹槽的宽度可以根据布线所需的面积确定，布线的面积大，凹槽的面积则大一些，如果布线需要的面积较小，凹槽的宽度也可以小一些。凹槽的形状可以刻蚀成方形，也可以是圆形，根据需要设置即可。凹槽做在芯片衬底上，凹槽的位置可以根据布线所需设置在芯片单元衬底上的任意可以开槽的位置上。凹槽的个数可以根据布线所需确定，需要多个器件时可以将其设置在一个凹槽上，也可以分别放置在不同的凹槽上，凹槽位置与器件布置位置对应设置即可。凹槽112的数量和位置可以如图2D所示，为1个，设置在芯片单元110的中心位置。当然，在其他的实施方式中也可以设置在其他位置上，如果凹槽上包含多个器件，在其他的实施方式中，也可以设置成在不同的凹槽上，因此在其他可选的实施方案中，凹槽的位置和个数根据需要合理设置即可。

S3：在凹槽112底部进行开孔，将芯片110整体刻穿，形成连通凹槽112和芯片110背面的连接孔113，如图2E所示。连接孔113的数量可以如图2E所示，为2个，在凹槽112底部的两侧分别设置一个。当然，如果凹槽的宽度较小，在其他的实施方式中，也可以只设置一个连接孔，当凹槽宽度较大时，还可以设置三个或以上连接孔，连接孔用于注塑时将背面的注塑材料导通至凹槽，因此在其他可选的实施方案中，连接孔的个数根据需要合理设置即可。连接孔的位置需要在晶圆制作过程中提前预留，该预留的位置上不进行电路布局，因此连接孔可以根据所需设置在该预留位置上的任意位置。开孔可以采用硅通孔制作工艺。

S4：在芯片110背面进行整体晶圆注塑，注塑材料通过连接孔113注满凹槽112，在凹槽112内形成第一绝缘层114，且注塑材料覆盖芯片110背面形成第二绝缘层115，如图2F所示。注塑材料采用完全绝缘的材料，例如塑料，有机材料等。在该步骤中，凹槽112通过连接孔113与芯片背面连通，这样在注塑芯片的时候，注塑材料从晶圆背面一次性注入，通过每个芯片背面的连接孔113注入该芯片正面的凹槽112内，故在晶圆背面进行一次封装注塑，便可以实现对所有开槽的芯片正面凹槽112的填充，注塑基于晶圆级工艺采用整体晶圆注塑的方法从而实现晶圆级注塑，IPD做在芯片衬底刻蚀的凹槽上使封装结构尺寸减小了，且无需对每个芯片依次填充注塑材料，加工更加便捷、高效、可控性更高。

S5：在芯片110正面第一绝缘层114上进行布线，形成第一线路116，第一线路116与信号引脚111连接，实现相应电路结构，如图2G所示。该方式制备的集成无源器件，以绝缘材料为基体材料进行布线，器件的电性能远高于现有技术中采用的硅基材料，从而满足高Q值的要求。

上述集成无源器件的封装方法，制备晶圆100，晶圆100内形成若干芯片单元110，芯片单元110的正面具有信号引脚111；在一个或多个芯片单元110的正面刻蚀凹槽112；在凹槽112底部开孔，形成连通凹槽112至芯片110背面的连接孔113；在芯片110背面进行封装注塑，注塑材料通过连接孔113注满凹槽112，在凹槽112内形成第一绝缘层114，且注塑材料覆盖芯片110背面形成第二绝缘层115；在第一绝缘层114上进行布线，形成第一线路116，第一线路116与所述芯片单元110的信号引脚111连接。该集成无源器件的封装方法，在制备过程中在多个芯片正面刻蚀凹槽、槽底通过连接孔与背面连通，这样在注塑芯片的时候，注塑材料从晶圆背面一次性注入，通过每个芯片背面的连接孔注入该芯片正面的凹槽内，从而从背面进行一次晶圆封装注塑，便可以实现对所有芯片正面凹槽的填充，注塑基于晶圆级工艺采用整体晶圆注塑的方法从而实现晶圆级注塑，IPD做在芯片衬底刻蚀的凹槽上使封装结构尺寸减小，且无需对每个芯片依次填充注塑材料，加工更加便捷、高效、可控性更高。

作为上述实施例进一步优化的一种实现方式，为了能够在芯片的两侧都可以进行布线，在上述步骤S5之后还包括以下步骤，如图2A所示：

S6：在连接孔113内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔117，如图2H所示；

S7：用导电材料118填充通孔117，导电材料118将芯片110正面的信号引到芯片100背面，如图2I所示，导电材料可以是金属如铜、金、钨等。这样通过导电材料118实现了晶圆两侧的导通，并且将信号线也与导电材料118进行了连接。

S8：在芯片110背面进行布线，形成第二线路119，第二线路119通过导电材料118与第一线路116实现连接，如图2J所示。这样可以实现双面布线设计，使有源器件与无源器件的互连，以及器件的外部接口变短，提高IPD的电性能，实现更加便捷的布线，应用范围更加广阔。

此外，还可以在芯片110背面第二线路119上涂覆介质层120，如图2K所示，以起保护作用。

实施例2

本实施例提供一种集成无源器件的封装方法，如图3A所示，包括如下步骤：

S1：制备一晶圆100，在晶圆100内形成若干个芯片单元110，如图3B所示；芯片单元110正面存在信号引脚111，信号引脚111排布在芯片110的周围，如图3C所示。

S2：在晶圆100上有若干个芯片单元110，针对每个需要布线的芯片单元110，在芯片110正面进行开孔，形成贯穿芯片110两侧的连接孔113，如图3D所示。连接孔的数量可以如图3D所示，为两个，在芯片单元110的两侧分别设置一个。当然，在其他的实施方式中也可以根据所需设置成一个，还可以设置成三个或者以上更多个。连接孔的位置需要在晶圆制作过程中提前预留，该预留的位置上不进行电路布局，因此连接孔可以根据所需设置在该预留位置上的任意位置。开孔可以采用硅通孔制作工艺。

S3：在芯片110背面进行整体晶圆注塑，注塑材料覆盖芯片110背面形成第二绝缘层115，且注塑材料注满连接孔113，如图3E所示。注塑材料采用完全绝缘的材料，例如塑料，有机材料等。在该步骤中，连接孔113与芯片背面连通，这样在注塑的时候，注塑材料从背面一次性注入，故在晶圆背面进行一次封装注塑，便可以实现对所有开孔的芯片的连接孔112的填充，注塑基于晶圆级工艺采用整体晶圆注塑的方法从而实现晶圆级注塑。

S4：在连接孔113内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔117，如图3F所示。

S5：用导电材料118填充通孔117，导电材料118将芯片110正面的信号引到芯片110背面，如图3G所示，导电材料可以是金属，如铜、金、钨等。这样通过导电材料118实现了晶圆两侧的导通，并且将信号引脚的信号引到芯片的背面。

S6：在芯片110背面进行布线，形成第二线路119，第二线路119与导电材料118实现连接，如图3H所示。该方式制备的集成无源器件，以绝缘材料为基体材料进行布线，器件的电性能远高于现有技术中采用的硅基材料，从而满足高Q值的要求。

上述实施例提供的集成无源器件的封装方法，制备晶圆100，晶圆100内形成若干芯片单元110，芯片单元110的正面具有信号引脚111；在一个或多个芯片单元110上开孔，形成贯穿芯片两侧的连接孔113；在芯片110背面进行注塑，注塑材料完全覆盖芯片110背面形成第二绝缘层115且注塑材料注满连接孔113；在连接孔113内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔117；在通孔117内填充金属材料118，在芯片单元110的正面将金属材料118与芯片110的信号引脚111连接；在芯片110背面的第二绝缘层115进行布线，形成线路。该集成无源器件的封装方法，在制备过程中在多个芯片正面进行开孔，注塑材料从晶圆背面一次性注入，注塑材料从芯片背面填充连接孔，从而从背面进行一次晶圆封装注塑，便可以实现对所有芯片连接孔的填充，注塑基于晶圆级工艺采用整体晶圆注塑的方法从而实现晶圆级注塑，加工更加便捷、高效、可控性更高；通过通孔内的导电材料将芯片正面信号引脚上的信号引到芯片背面，实现了在芯片背面上布置线路，无需在芯片正面进行开槽处理,简化了工艺流程。

此外，在芯片110背面第二线路119上还可以涂覆介质层120，如图3I所示，以起保护作用。

实施例3

本施例提供一种集成无源器件，芯片的剖面图如图4A所示，正面俯视图如图4B所示，背面俯视图如图4C所示，包括晶圆100，所述晶圆100内形成若干芯片单元110，所述芯片单元110的正面具有信号引脚111，在一个或多个所述芯片单元110的正面开设至少一个凹槽112，所述凹槽112底部具有至少一个贯穿至所述芯片110背面的连接孔113，所述凹槽112和连接孔113内填充有注塑材料，所述凹槽112内的注塑材料形成第一绝缘层114，所述芯片110背面覆盖所述注塑材料形成第二绝缘层115，在所述第一绝缘层114上排布第一线路116，所述第一线路116与所述信号引脚111连接。该集成无源器件在凹槽内形成的第一绝缘层上进行布线，使得IPD以绝缘材料为基体材料，器件的电性能远高于硅基材料，从而满足高Q值的要求，IPD的基体材料在芯片单元正面的凹槽内，封装结构尺寸小。

作为另外一种集成无源器件的结构，芯片的剖面图如图4D所示，正面俯视图如图4E所示，背面俯视图如图4F所示，在上述实施例的基础上，进一步地所述连接孔113内设置有贯穿第一绝缘层114和第二绝缘层115的导电芯118，在所述第二绝缘层115上排布第二线路119，背面俯视图如图4G所示，所述导电芯118的一侧与所述第一线路116连接，另一侧与所述第二线路119连接。该集成无源器件还可以实现双面布线设计，使有源器件与无源器件的互连，以及器件的外部接口变短，降低寄生效应，提高IPD的电性能。此外，在所述第二线路119上设置有介质层120，起保护作用。

实施例4

本施例提供一种集成无源器件，芯片的剖面图如图5A所示，正面俯视图如图5B所示，背面俯视图如图5C所示，包括晶圆100，所述晶圆100内形成若干芯片单元110，所述芯片单元110的正面具有信号引脚111，在一个或多个所述芯片单元110的上开设有至少一个贯穿至所述芯片两侧的连接孔113，连接孔113内填充有注塑材料，所述芯片110背面覆盖绝缘材料形成第二绝缘层115，在所述连接孔113的注塑材料内设置有贯穿两侧的导电芯118，在所述第二绝缘层115上排布第二线路119，背面俯视图如图5D所示，所述导电芯118的一侧与所述第二线路119连接，所述导电芯118的另一侧与所述信号引脚111连接。该集成无源器件通过导电芯将芯片正面信号引脚上的信号引到芯片背面，在芯片背面的绝缘材料上进行布线，以绝缘材料为基体材料，器件的电性能远高于硅基材料，从而满足高Q值的要求。在所述第二线路119上设置有介质层120，起保护作用。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (6)

1.一种集成无源器件的封装方法，其特征在于，包含以下步骤：

制备晶圆，所述晶圆内形成若干芯片单元，所述芯片单元的正面具有信号引脚；

在一个或多个所述芯片单元的正面刻蚀凹槽；

在所述凹槽底部开孔，形成连通所述凹槽至所述芯片背面的连接孔；

在所述芯片背面进行注塑，注塑材料通过所述连接孔注满所述凹槽，在所述凹槽内形成第一绝缘层，且所述注塑材料覆盖所述芯片背面形成第二绝缘层；

在所述第一绝缘层上进行布线，形成第一线路，将所述第一线路与所述芯片单元的信号引脚连接。

2.根据权利要求1所述的集成无源器件的封装方法，其特征在于，还包括如下步骤：

在所述连接孔内的注塑材料内进行二次打孔，形成贯穿芯片两侧的通孔；

在所述通孔内填充导电材料，将所述导电材料与所述第一线路连接；

在所述第二绝缘层上进行布线，形成第二线路。

3.根据权利要求2所述的集成无源器件的封装方法，其特征在于，在所述第二线路上涂覆介质层。

4.一种集成无源器件，包括晶圆，所述晶圆内形成若干芯片单元，所述芯片单元的正面具有信号引脚，其特征在于，在一个或多个所述芯片单元的正面开设至少一个凹槽，所述凹槽底部具有至少一个贯穿至所述芯片背面的连接孔，所述凹槽和连接孔内填充有注塑材料，所述凹槽内的注塑材料形成第一绝缘层，所述芯片背面覆盖所述注塑材料形成第二绝缘层，在所述第一绝缘层上排布第一线路，所述线路与所述信号引脚连接。

5.根据权利要求4所述的集成无源器件，其特征在于，在所述连接孔内设置有贯穿第一绝缘层和第二绝缘层的导电芯，在所述第二绝缘层上排布第二线路，所述导电芯的一侧与所述第一线路连接，另一侧与所述第二线路连接。

6.根据权利要求5所述的集成无源器件，其特征在于，所述第二线路上设置有介质层。