CN101000898A - 半导体封装构造及其制造方法 - Google Patents
半导体封装构造及其制造方法 Download PDFInfo
- Publication number
- CN101000898A CN101000898A CN 200610004808 CN200610004808A CN101000898A CN 101000898 A CN101000898 A CN 101000898A CN 200610004808 CN200610004808 CN 200610004808 CN 200610004808 A CN200610004808 A CN 200610004808A CN 101000898 A CN101000898 A CN 101000898A
- Authority
- CN
- China
- Prior art keywords
- several
- chip
- packaging structure
- semiconductor packaging
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种半导体封装构造，其包含一芯片、若干个导通孔、一外盖、一黏胶环以及若干个金属线路。该芯片具有一光学组件及若干个配置于其主动表面上的接垫；该导通孔贯穿该芯片，且电性连接于该接垫；该外盖藉由该黏胶环而黏着于该芯片的主动表面上，使得该黏胶环环绕于该光学组件；该若干个金属线路配置于该芯片的背面，电性连接于若干个导通孔，并界定若干个焊垫。本发明另提供一种半导体封装构造的制造方法。根据本发明的半导体封装构造能够在晶圆级(Wafer Level)大量制造，如此使得封装制程的成本能够降低，而且封装的可靠度能够提高。
Description
【技术领域】
本发明涉及一种半导体封装构造及其制造方法，尤其是指一种晶圆级半导体封装构造及制造方法。
【背景技术】
半导体封装主要具有四个功能，包括：讯号的连接、电源的连接、热量的散发、以及组件的保护。一般而言，芯片先形成一包封体(enclosure)，之后会伴随着其它的组件，诸如电容、电阻、电杆、滤波器、开关、光学组件、及RF组件，而组装到印刷电路板上。
对于用于光学组件的互补性金属氧化半导体(ComplementaryMetal-Oxide Semiconductor；CMOS)而言，其制造技术类似于一般芯片的制造技术，其主要是由硅和锗元素所制成的半导体。该互补性金属氧化半导体上包含带负电的N型金属氧化半导体(N-type Metal-Oxide Semiconductor；NMOS)晶体管，和带正电的P型金属氧化半导体(P-type Metal-OxideSemiconductor；PMOS)晶体管。经过感光后，NMOS及PMOS这两个互补效应所产生的电流可以被纪录，并解读成影像。
随着更轻更复杂电子装置需求的日趋强烈，芯片的速度及复杂性相对越来越高，因此需要更高的封装效率(packaging efficiency)。现有技术已经尝试提供各种不同的封装构造及方法，用来提高封装的效率和可信度。例如，2000年5月21日授权给Badehi的美国专利第6,040,235号，标题为”用于制造集成电路装置的方法及设备(Methods And Apparatus For ProducingIntegrated Circuit Devices)”，2000年9月12日授权给Badehi的美国专利第6,117,707号，标题为”制造集成电路装置的方法(Methods OfProducing Integrated Circuit Devices)”，揭示制造半导体封装构造的方法。然而，这种现有的半导体封装构造及其制造方法，存在许多的限制及缺点，并不能完全满足半导体封装构造的需求。
因此，很有必要提供一种晶圆级(Wafer Level)半导体封装构造，来满足半导体封装构造的要求。
【发明内容】
本发明的目的在于提供一种半导体封装构造及其制造方法，其具有较高的封装效率，并能克服现有技术中的许多缺陷。
本发明的目的是通过以下技术方案实现的：本发明提供一种半导体封装构造，其包含一芯片、若干个导通孔、一外盖、一黏胶环以及若干个金属线路。该芯片具有一光学组件及若干个配置于其主动表面上的接垫；该导通孔贯穿该芯片，且电性连接于该接垫；该外盖藉由该黏胶环而黏着于该芯片的主动表面上，使得该黏胶环环绕于该光学组件；该若干个金属线路配置于该芯片的背面，电性连接于若干个导通孔，并界定若干个焊垫。
根据本发明的半导体封装构造能够在晶圆级(Wafer Level)大量制造，如此使得封装制程的成本能够降低，而且封装的可靠度能够提高。
本发明另外提供一种半导体封装构造的制造方法，其包含下列步骤：首先，提供一个晶圆，其界定一个主动表面和一个背面，并且具有若干个芯片和若干条位于该些芯片之间的切割道，每一芯片具有若干个接垫和一个配置在该主动表面上的光学组件，该光学组件与该芯片电性连接；之后，在晶圆的主动表面上形成若干个孔洞；接着，在该若干个孔洞内形成导电材料，以形成若干个导通孔，其电性连接该若干个接垫；接着，在晶圆的主动表面上形成若干个黏胶环，其分别环绕每一个芯片的光学组件；之后，提供一个外盖，并且通过该黏胶环黏贴在该晶圆上；接着，在晶圆的背面上形成若干个金属线路，其电性连接该若干个导通孔，并界定若干个焊垫；最后，切割该晶圆，以形成个别的半导体封装构造。
在本发明另外一个替代实施方式的半导体封装构造的制造方法中，该若干个黏胶环先形成在该外盖上，使得该外盖可同样通过该若干个黏胶环黏贴在该晶圆的主动表面上，以达到相同的目的。
根据本发明的黏胶环是由混有若干个支撑单元的黏胶材料所形成，其中该若干个支撑单元大体上具有相同的高度，用来将该外盖支撑在该晶圆(芯片)的主动表面上。
根据本发明的半导体封装构造及其制造方法，由于该外盖是通过该黏胶环固定并支撑在该芯片的主动表面上，因此该光学组件上并不会受任何黏胶所覆盖，这样有助于提升光线在该半导体封装构造内的传输特性。另外，由于该外盖、该芯片以及该黏胶环间界定了一个密封腔，用来容纳该光学组件，因此该光学组件可避免受外在环境的污染。
为了让本发明的上述和其它目的、特征、和优点能更明显，下文特举本发明实施方式，并结合附图，作详细说明如下。
【附图说明】
下面结合附图和实施例对本发明进一步说明：
图1为根据本发明的第一实施例的半导体封装构造的剖面示意图；
图2为根据本发明的第一实施例的半导体封装构造中的黏胶环位于芯片上的俯视示意图；
图3至图17用来说明根据本发明的第一实施例的半导体封装构造的制造方法；
图18为根据本发明的另外一个替代实施例的半导体封装构造的剖面示意图。
【具体实施方式】
请参见图1所示，其为根据本发明的第一实施例的半导体封装构造10。该半导体封装构造10包含一个芯片12，具有一个主动表面(ActiveSurface)14、一个相对的背面13、一个光学组件24，如感光组件或光电耦合器(Photo Coupler)，配置在该主动表面14上并与该芯片12电性连接、和若干个接垫16配置在该主动表面14上。该光学组件24可为互补性金属氧化半导体(Complementary Metal-Oxide Semiconductor；CMOS)。
该芯片12另外具有若干个导通孔(Via)28，贯穿该芯片12、和若干个接垫延伸线路(Pad Extension Trace)18，将该接垫16电性连接至该导通孔28。该半导体封装构造10另外包含一个外盖22，通过一个黏胶环26，黏贴在该芯片12的主动表面14上，并且覆盖整个该主动表面14和该若干个接垫延伸线路18。
该半导体封装构造10另外包含若干个顺应垫(Compliant Pad)32、若干个金属线路(Metal Trace)38、一个防焊层(Solder Mask)44、和若干个锡球30。该顺应垫32形成在该芯片12的背面13上。该金属线路38形成在该芯片12的背面13和该顺应垫32上。该防焊层44涂覆在该芯片12的背面，并裸露出部分金属线路38，用来界定若干个焊垫42。该锡球30设置在该焊垫42上，用来连接至一个外部电路上，例如一个印刷电路板。该顺应垫32大体上可以为感光性苯环丁烯聚合物(Photosensitive BenzocyclobutenePolymer)，用来降低该半导体封装构造10的内应力或热应力。另外，该防焊层44大体上也可以为感光性苯环丁烯聚合物。该导通孔28分别电性连接至该接垫延伸线路18和该金属线路38，而且其部分内表面上涂覆有一个绝缘层37。
请参见图2所示，为该黏胶环26位于该芯片12上的俯视示意图。该黏胶环26是由混有若干个支撑单元26b的黏胶材料26a所制成并且环绕着该光学组件24，用来将该外盖22黏贴在该芯片12的主动表面14上。在这个实施例中，该若干个支撑单元26b大体上为球状，而且大体上具有相同的直径(或高度)H，用来将该外盖22支撑在该芯片12的主动表面14上，使得该外盖22与该芯片12之间存在一定间隙。另外，该外盖22、该芯片12以及该黏胶环26之间界定了一个密封腔(hermetical chamber)27，用来容纳该光学组件24。
根据本发明的半导体封装构造10，该外盖22可用透明材料制成，例如玻璃、压克力树脂或钢石(sapphire)，如此使得光线能够穿透该外盖22，并与该芯片12上的光学组件24相互作用。另外，由于该外盖22是通过该黏胶环26固定并支撑在该芯片12的主动表面14上，因此该光学组件24上并未受任何黏胶所覆盖如此有助于提升光线在该半导体封装构造10内的传输特性。再者，由于该光学组件24设置在该密封腔27内，因此可避免受外在环境的污染。
请参见图3至图17所示，其用来说明根据本发明的半导体封装构造10的制造方法。
请参见图3和图4所示，一个晶圆52上包含若干个芯片12，其上均设有若干个接垫16和一个光学组件24，其中相邻芯片12通过切割道54间隔。该光学组件24配置在该主动表面14上，用来与入射光线交互作用或放出光线。
请参见图5所示，通过一种重新分配层(Redistribution Layer；RDL)的微影蚀刻制程，形成若干个接垫延伸线路18在该晶圆52上，并与该接垫16电性连接。
请参见图6所示，一个光阻剂20可选择性地涂布在该芯片12的主动表面14上，用来防止下一个制程钻孔所产生的污染。熟悉该项技术的普通技术人士都知道，涂布该光阻剂20的步骤是非必要的。
请参见图7所示，若干个孔洞36通过一个雷射钻孔机40形成在该芯片12上，并且具有一个预定深度贯穿该光阻剂20和该接垫延伸线路18。
请参见图8所示，该光阻剂20被剥除(Strip)；接着，在每一个孔洞36内的表面上形成一个绝缘层37，其中该接垫延伸线路18裸露在该绝缘层37外。
请参见图9所示，通过光罩和溅镀(Sputtering)制程，在该若干个孔洞36内沉积导电材料，例如铜，如此形成该导通孔28，以电性连接该接垫延伸线路18。或者，该导电材料仅涂覆在每一个孔洞36的内部表面上，即在每一个孔洞36内的绝缘层37与接垫延伸线路18的部分侧表面上，以形成该导通孔28电性连接该接垫延伸线路18。
请参见图10所示若干个黏胶环26分别形成在每一芯片12的主动表面14上，并且环绕着该主动表面14上的光学组件24，如图2所示。该黏胶环26是由混有若干个支撑单元26b的黏胶材料26a所制成，其中该若干个支撑单元26b大体上为球状，并且大体上具有相同的直径(或高度)H。
请参见图11所示，一个外盖22通过该若干个黏胶环26黏贴在该晶圆52上，并覆盖每一个芯片12的主动表面14。由于该若干个黏胶环26的支撑单元26b大体上具有相同的直径(或高度)H，因此该外盖22可被支撑在该芯片12的主动表面14上。再者，当该外盖22黏贴在该晶圆52上之后，该外盖22、该芯片12以及该黏胶环26之间界定了一个密封腔27，用来容纳该光学组件24。
在本发明的一个替代实施例中，该若干个黏胶环26可预先形成在该外盖22上，以对应于该晶圆52上的每一个芯片12，接着再黏贴至每一芯片12的主动表面14上，以形成如图11所示的结构。
请参见图12所示，该晶圆52之该背面13系藉由一机械研磨轮58或化学研磨制程，藉以将该晶圆52之厚度降低至一预定的厚度，并于该芯片12之背面13上裸露出该导通孔28。
在本发明的另外一个替代实施例中，该若干个孔洞36可直接贯穿该芯片12，如此使得后续成形的导通孔28直接暴露在该背面13外。熟悉该项技术的普通技术人士都知道，该晶圆52可预先成形为一个预定高度，而不需要进一步研磨，或者在该导通孔28成形之后，再进一步研磨至一个预定高度。
请参见图13所示，通过一种薄膜沉积(Deposition)和微影蚀刻的制程，在该芯片12的背面13上形成若干个顺应垫32。该顺应垫32一般可以为感光性苯环丁烯聚合物(Photosensitive Benzocyclobutene Polymer)。
请参见图14所示，通过一种薄膜沉积(Deposition)和微影蚀刻的制程，在该芯片12的背面13上以及该若干个顺应垫32上形成若干个金属线路38，该金属线路38分别连接至该导通孔28。
请参见图15所示，一个防焊层44涂覆在该晶圆52的背面13上，并裸露出部分的金属线路38，用来界定若干个焊垫42，与该顺应垫32相对应。该防焊层44大体上为感光性苯环丁烯聚合物。
请参见图16所示，若干个锡球30分别配置在该焊垫42上。
请参见图17所示，一个切割刀60沿着一个预定的路径，即该晶圆52的切割道54，切割该晶圆52的背面13，用来形成各半导体封装构造10，如图1所示。
请参见图18所示，为根据本发明的替代实施例的半导体封装构造90。该半导体封装构造90大体上类似于该半导体封装构造10，其类似组件使用相同的标号。在该半导体封装构造90中，该导通孔28成形在该接垫16上，并电性连接至该接垫16。
在本发明的半导体封装构造及其制造方法中，由于该外盖22是通过该黏胶环26固定并支撑在该芯片12的主动表面14上，因此该光学组件24上并不会受任何黏胶所覆盖如此有助于提升光线在该半导体封装构造10内的传输特性。再者，由于该光学组件24设置在该外盖22、该芯片12以及该黏胶环26之间所界定的密封腔27内，因此更可避免其受外在环境的污染。
另外，根据本发明的该半导体封装构造10、90能够适用于光学组件的封装，并能够在晶圆级大量制造，使得封装制程的成本能够降低，且封装的可靠度能够提高。
虽然本发明以前述的实施例揭露如上，但其并非用以限定本发明。在不脱离本发明的精神和范围内，本领域的普通技术人员可以对本发明进行各种改动。倘若对本发明的修改属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动在内。
Claims (11)
1、一种半导体封装构造，其特征在于：所述半导体封装构造包括一芯片，所述芯片具有一主动表面、一相对的背面、配置于所述主动表面上的若干个接垫，以及配置于所述主动表面上并与所述芯片电性连接的一光学组件；贯穿所述芯片且电性连接于所述接垫的若干个导通孔；一设置于芯片主动表面上的外盖；一设置于芯片与外盖间的黏胶环，所述黏胶环环绕所述光学组件，用以将外盖黏着于芯片的主动表面上；以及配置于芯片背面的若干个金属线路，其电性连接于所述导通孔，并界定若干个焊垫。
2、如权利要求1所述的半导体封装构造，其特征在于：所述黏胶环中混有若干个高度相同的支撑单元。
3、如权利要求1所述的半导体封装构造，其特征在于：所述半导体封装构造还包括若干个接垫延伸线路，用以将所述导通孔电性连接于所述接垫，若干个顺应垫配置于芯片背面与金属线路之间，所述若干个顺应垫与所述焊垫相对应，一防焊层覆盖于所述芯片背面和所述金属线路上，所述防焊层裸露出所述焊垫，以及若干个锡球配置于所述焊垫上。
4、如权利要求1所述的半导体封装构造，其特征在于：所述外盖由透明材料所制得。
5、一种半导体封装构造的制造方法，其特征在于：所述方法包括如下步骤：
提供一晶圆，其界定一主动表面及一相对的背面，并具有若干个芯片及位于所述若干个芯片之间的若干条切割道，每一芯片具有若干个接垫以及一配置于主动表面上的光学组件，其中所述光学组件与所述芯片电性连接；
在晶圆的主动表面上形成若干个孔洞；
在孔洞内形成导电材料，以形成若干个导通孔，所述若干个导通孔电性连接于所述若干个接垫；
提供一外盖，黏着于晶圆的主动表面上；
在晶圆的背面上形成若干个金属线路，其电性连接于所述若干个导通孔，并界定若干个焊垫；以及
切割晶圆，以形成个别的半导体封装构造。
6、如权利要求5所述的半导体封装构造的制造方法，其特征在于：所述方法还包括如下步骤：
在形成若干个孔洞的步骤之前，在晶圆的主动表面上形成若干个接垫延伸线路，分别电性连接至所述若干个接垫；其中导通孔藉由所述若干个接垫延伸线路而电性连接于所述若干个接垫。
7、如权利要求5所述的半导体封装构造的制造方法，其特征在于：所述方法还包括在每一孔洞内的表面上形成一绝缘层。
8、如权利要求5所述的半导体封装构造的制造方法，其特征在于：所述方法还包括研磨晶圆的背面，使晶圆的厚度降低至一预定的厚度，并裸露出所述导通孔。
9、如权利要求5所述的半导体封装构造的制造方法，其特征在于：所述方法还包括在芯片的背面上形成若干个顺应垫，所述若干个顺应垫分别对应于所述焊垫，在芯片的背面涂覆一防焊层，并裸露出所述金属线路的焊垫，在金属线路的焊垫上配置若干个锡球。
10、如权利要求5所述的半导体封装构造的制造方法，其特征在于：在提供所述外盖前，在所述晶圆的主动表面上形成若干个黏胶环，其分别环绕于每一芯片的光学组件，所述之外盖是藉由所述若干个黏胶环而黏着于晶圆的主动表面上。
11、如权利要求5所述的半导体封装构造的制造方法，其特征在于：在提供所述外盖时，在所述外盖上形成若干个黏胶环，藉由所述若干个黏胶环而将所述外盖黏着于所述晶圆的主动表面上，使得所述若干个黏胶环分别环绕于每一芯片的光学组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610004808 CN101000898A (zh) | 2006-01-11 | 2006-01-11 | 半导体封装构造及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610004808 CN101000898A (zh) | 2006-01-11 | 2006-01-11 | 半导体封装构造及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101000898A true CN101000898A (zh) | 2007-07-18 |
Family
ID=38692796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610004808 Pending CN101000898A (zh) | 2006-01-11 | 2006-01-11 | 半导体封装构造及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101000898A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355039B (zh) * | 2007-07-26 | 2010-11-10 | 精材科技股份有限公司 | 图像感测元件封装体及其制作方法 |
| CN102136475A (zh) * | 2010-01-27 | 2011-07-27 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN102157408A (zh) * | 2011-01-31 | 2011-08-17 | 江阴长电先进封装有限公司 | 通孔互联型圆片级mosfet封装结构及实现方法 |
| CN102136476B (zh) * | 2010-01-27 | 2013-01-23 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| US8415790B2 (en) | 2009-12-31 | 2013-04-09 | Advance Semiconductor Engineering, Inc. | Semiconductor package having passive device and method for making the same |
-
2006
- 2006-01-11 CN CN 200610004808 patent/CN101000898A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355039B (zh) * | 2007-07-26 | 2010-11-10 | 精材科技股份有限公司 | 图像感测元件封装体及其制作方法 |
| US8415790B2 (en) | 2009-12-31 | 2013-04-09 | Advance Semiconductor Engineering, Inc. | Semiconductor package having passive device and method for making the same |
| US8778769B2 (en) | 2009-12-31 | 2014-07-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having passive device and method for making the same |
| CN102136475A (zh) * | 2010-01-27 | 2011-07-27 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN102136476B (zh) * | 2010-01-27 | 2013-01-23 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN102136475B (zh) * | 2010-01-27 | 2013-11-20 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN102157408A (zh) * | 2011-01-31 | 2011-08-17 | 江阴长电先进封装有限公司 | 通孔互联型圆片级mosfet封装结构及实现方法 |
| CN102157408B (zh) * | 2011-01-31 | 2012-11-21 | 江阴长电先进封装有限公司 | 通孔互联型圆片级mosfet封装结构及实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285434B2 (en) | Semiconductor package and method for manufacturing the same | |
| US20060197216A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| US7371602B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| CN102403325B (zh) | 半导体封装和半导体封装的制造方法以及光学模块 | |
| US8633091B2 (en) | Chip package and fabrication method thereof | |
| CN102194781B (zh) | 影像感测元件封装构件及其制作方法 | |
| US7321168B2 (en) | Semiconductor package and method for manufacturing the same | |
| US8722463B2 (en) | Chip package and fabrication method thereof | |
| JP5078725B2 (ja) | 半導体装置 | |
| US8138027B2 (en) | Optical semiconductor device having pre-molded leadframe with window and method therefor | |
| US20190096866A1 (en) | Semiconductor package and manufacturing method thereof | |
| CN103137632A (zh) | 用于cmos图像传感器的内插板封装及其制造方法 | |
| WO2017221589A1 (ja) | 半導体チップパッケージ | |
| JP2013110151A (ja) | 半導体チップ及び半導体装置 | |
| US10950588B2 (en) | Chip package structure and manufacturing method thereof | |
| TW201727850A (zh) | 半導體裝置及其製造方法 | |
| CN101000898A (zh) | 半导体封装构造及其制造方法 | |
| JP2007242813A (ja) | 半導体装置及びその製造方法 | |
| CN103325758A (zh) | 一种防锡球塌陷的fcqfn封装件及其制作工艺 | |
| CN100349289C (zh) | 半导体封装构造及其制造方法 | |
| CN111276503B (zh) | 一种光学器件的扇出型封装方法及光学器件 | |
| CN103887191A (zh) | 半导体器件和制作无凸块倒装芯片互连结构的方法 | |
| CN110246859B (zh) | 一种高可靠性影像传感器晶圆级封装方法及结构 | |
| CN203589010U (zh) | 一种防锡球塌陷的fcqfn封装件 | |
| CN100565887C (zh) | 感测器封装构造及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |