CN111276503B - 一种光学器件的扇出型封装方法及光学器件 - Google Patents
一种光学器件的扇出型封装方法及光学器件 Download PDFInfo
- Publication number
- CN111276503B CN111276503B CN202010121138.2A CN202010121138A CN111276503B CN 111276503 B CN111276503 B CN 111276503B CN 202010121138 A CN202010121138 A CN 202010121138A CN 111276503 B CN111276503 B CN 111276503B
- Authority
- CN
- China
- Prior art keywords
- metal
- retaining wall
- cover plate
- transparent glass
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000003287 optical effect Effects 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 305
- 229910052751 metal Inorganic materials 0.000 claims abstract description 305
- 239000011521 glass Substances 0.000 claims abstract description 80
- 238000000465 moulding Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000002161 passivation Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 239000004568 cement Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请提供了一种光学器件的扇出型封装方法及光学器件，所述封装方法包括：将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定，其中，所述多个焊盘的外围设置有环形的金属挡墙，所述金属挡墙的两端分别与所述芯片和所述透明玻璃盖板接触；在所述透明玻璃盖板设置有所述芯片一侧形成塑封层，所述塑封层位于所述金属挡墙的外围。通过上述方式，本申请能够使得芯片设置有焊盘的区域镂空。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种光学器件的扇出型封装方法及光学器件。
背景技术
目前一般光学器件的封装方法包括在芯片的功能面一侧利用可穿透式光学胶将其与透明玻璃基板固定。但是光学胶中常常存在空洞或者厚薄不均等问题，该问题会导致光散射，进而影响光学器件的正常使用。
发明内容
本申请主要解决的技术问题是提供一种光学器件的扇出型封装方法及光学器件，能够使得芯片设置有焊盘的区域镂空。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种光学器件的扇出型封装方法，所述封装方法包括：将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定，其中，所述多个焊盘的外围设置有环形的金属挡墙，所述金属挡墙的两端分别与所述芯片和所述透明玻璃盖板接触；在所述透明玻璃盖板设置有所述芯片一侧形成塑封层，所述塑封层位于所述金属挡墙的外围。
其中，所述将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定之前，所述封装方法还包括：在所述透明玻璃盖板的所述表面形成多个第一金属柱、多个第二金属柱以及环形的第一子金属挡墙，其中，所述第一金属柱与所述第二金属柱电连接，所述第一金属柱相对所述第二金属柱靠近所述透明玻璃盖板的边缘，所述第二金属柱与所述焊盘一一对应，所有所述第二金属柱位于所述第一子金属挡墙的内侧，所有所述第一金属柱位于所述第一子金属挡墙的外侧。
其中，所述将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定之前，所述封装方法还包括：在所述芯片的所述功能面上形成多个导电柱以及围设在所有所述导电柱外围的第二子金属挡墙，其中，所述导电柱与所述焊盘一一对应且电连接，所述第二子金属挡墙的位置与所述第一子金属挡墙的位置对应。
其中，所述将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定，包括：将所述芯片的所述功能面朝向所述透明玻璃盖板的所述表面；利用键合工艺将所述导电柱与对应位置处的所述第二金属柱固定，以及将所述第一子金属挡墙与对应位置处的所述第二子金属挡墙固定。
其中，所述第一子金属挡墙与所述第二子金属挡墙的高度之和等于所述第二金属柱与所述导电柱的高度之和。
其中，所述第一子金属挡墙与所述第二金属柱的高度相同，所述第二子金属挡墙与所述导电柱的高度相同。
其中，所述第一金属柱的高度大于所述第二金属柱、所述导电柱以及所述芯片厚度之和。
其中，所述塑封层完全覆盖所述第一金属柱、所述芯片的侧面以及所述芯片的非功能面一侧，所述在所述透明玻璃盖板设置有所述芯片一侧形成塑封层之后，所述封装方法还包括：研磨所述塑封层远离所述透明玻璃盖板一侧，以使得所述第一金属柱从所述塑封层中露出。
其中，所述研磨所述塑封层远离所述透明玻璃盖板一侧，以使得所述第一金属柱从所述塑封层中露出之后，所述封装方法还包括：在所述塑封层远离所述透明玻璃盖板一侧形成再布线层，所述再布线层与所述第一金属柱电连接；在所述再布线层远离所述塑封层一侧形成球下金属层；在所述球下金属层上形成焊球。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种光学器件，包括：透明玻璃盖板；芯片，包括相对设置的功能面和非功能面，所述功能面上设置有多个焊盘，所述多个焊盘与所述透明玻璃盖板表面固定；环形的金属挡墙，设置于所述多个焊盘的外围，且其两端分别与所述透明玻璃盖板和所述芯片接触；塑封层，覆盖所述透明玻璃盖板设置有所述芯片一侧，且位于所述金属挡墙的外围。
其中，所述金属挡墙包括层叠设置的环形的第一子金属挡墙和环形的第二子金属挡墙。
其中，还包括：多个第一金属柱、多个第二金属柱以及多个导电柱，其中，所述导电柱、所述第二金属柱和所述焊盘一一对应且层叠设置，所述导电柱位于所述第二金属柱与所述焊盘之间，所有所述第二金属柱位于所述金属挡墙的内侧，所述第一金属柱相对所述第二金属柱靠近所述透明玻璃盖板的边缘，且所述第一金属柱与所述第二金属柱电连接。
其中，所述第一子金属挡墙与所述第二子金属挡墙的高度之和等于所述第二金属柱与所述导电柱的高度之和。
其中，所述第一子金属挡墙与所述第二金属柱的高度相同，所述第二子金属挡墙与所述导电柱的高度相同。
其中，所有所述第一金属柱位于所述金属挡墙的外围，所述第一金属柱的高度大于所述第二金属柱、所述导电柱以及所述芯片厚度之和，所述塑封层与所述第一金属柱齐平。
其中，还包括：再布线层，位于所述塑封层远离所述透明玻璃盖板一侧，且与所述第一金属柱电连接；球下金属层，位于所述再布线层远离所述透明玻璃盖板一侧；焊球，位于所述球下金属层远离所述透明玻璃盖板一侧。
本申请的有益效果是：本申请创新性的使用扇出型封装工艺制备光学器件，光学器件中芯片的功能面上的多个焊盘外围设置有环形的金属挡墙，金属挡墙的两端分别与芯片和透明玻璃盖板接触，从而使得后续形成的塑封层位于封闭式金属挡墙外围，位于金属挡墙内侧的焊盘对应的区域镂空，从而可以有效降低传统光学胶造成的光散射问题，大大提高了光学器件的稳定性和品质，且该方法可以广泛应用到半导体封装行业。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请光学器件的扇出型封装方法一实施方式的流程示意图；
图2a为图1中步骤S101对应的一实施方式的剖面示意图；
图2b为图1中步骤S101对应的一实施方式的立体示意图；
图2c为图1中步骤S101对应的一实施方式的爆炸示意图；
图3为图1中步骤S102对应的一实施方式的剖面示意图；
图4为本申请光学器件一实施方式的剖面示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请光学器件的扇出型封装方法一实施方式的流程示意图，该封装方法包括：
S101：将芯片10的功能面100上设置的多个焊盘102与透明玻璃盖板12表面120固定，其中，多个焊盘102的外围设置有环形的金属挡墙14，金属挡墙14的两端分别与芯片10和透明玻璃盖板12接触。
具体地，请参阅图2a、图2b和图2c，其中，图2a为图1中步骤S101对应的一实施方式的剖面示意图，图2b为图1中步骤S101对应的一实施方式的立体示意图，图2c为图1中步骤S101对应的一实施方式的爆炸示意图。在本实施例中，芯片10可以为感光芯片，其功能面100设置有焊盘102的区域可以包括感光区，感光区可以将外部光线转化成相应的电信号后输出。
在一个实施方式中，上述步骤S101之前，本申请所提供的封装方法还包括：如图2a和图2c所示，在透明玻璃盖板12的表面120形成多个第一金属柱16、多个第二金属柱18以及环形的第一子金属挡墙140，其中，第一金属柱16与第二金属柱18电连接，第一金属柱16相对第二金属柱18靠近透明玻璃盖板12的边缘，第二金属柱18与焊盘102一一对应，所有第二金属柱18位于第一子金属挡墙140的内侧，所有第一金属柱16位于第一子金属挡墙140的外侧。
在本实施例中，第一金属柱16、第二金属柱18和第一子金属挡墙140的材质可以相同，例如，可以均为铜等，第二金属柱18可以为圆柱体、棱柱体、锥形体中任意一种，第一金属柱16可以为圆柱体、棱柱体中任意一种，第一子金属挡墙140可以为环状的方形或圆形或椭圆形等。
在一个应用场景中，上述在透明玻璃盖板12的表面120形成多个第一金属柱16、多个第二金属柱18以及环形的第一子金属挡墙140的过程可以为：A、在透明玻璃盖板12一侧的表面120形成金属种子层(图未示)；此时金属种子层可以铺满透明玻璃盖板12一侧的表面120。且金属种子层的材质可以为金、银、铜中至少一种，形成金属种子层的工艺可以为溅射工艺或物理气相沉积工艺等。B、利用蚀刻的方式图案化金属种子层，例如，可以利用光照蚀刻的方式根据电路走线设计的图案在金属种子层上蚀刻出需要的图形。C、利用电镀、Bumping等方式在图案化的金属种子层上形成多个第一金属柱16、多个第二金属柱18和第一子金属挡墙140，其中，第一金属柱16通过图案化的金属种子层与第二金属柱18电连接，第一子金属挡墙140与第一金属柱16和第二金属柱18绝缘。
优选地，上述第一子金属挡墙140的高度与第二金属柱18的高度相同，该方式可以使得第一子金属挡墙140和第二金属柱18在制备时同时形成。例如，可以先同时制备第一子金属挡墙140和第二金属柱18，后制备第一金属柱16；又例如，可以先制备第一金属柱16，后同时制备第一子金属挡墙140和第二金属柱18。
进一步，在另一个实施方式中，在上述步骤S101之前，本申请所提供的封装方法还包括：如图2a和图2c所示，在芯片10的功能面100上形成多个导电柱11以及围设在所有导电柱11外围的第二子金属挡墙142，其中，导电柱11与焊盘102(图2c中未示)一一对应且电连接，例如，导电柱11对应设置于每个焊盘102上，又例如，芯片10的功能面100一侧设置有再分布层，导电柱11通过再分布层与对应位置处的焊盘102电连接。第二子金属挡墙142的位置与第一子金属挡墙140的位置对应。
在本实施例中，导电柱11和第二子金属挡墙142的材质可以相同，例如，可以均为铜等，导电柱11可以为圆柱体、棱柱体、锥形体中任意一种，第二子金属挡墙142的形状与第一子金属挡墙140的形状相同，可以为环状的方形或圆形或椭圆形等。优选地，导电柱11和第二子金属挡墙142的高度相同，该设计方式可以使得导电柱11和第二子金属挡墙142可以同时形成。
当然，在其他实施例中，第一子金属挡墙140与第二金属柱18的高度也可不同，导电柱11和第二子金属挡墙142的高度也可不同，只要保证第一子金属挡墙140与第二子金属挡墙142的高度之和与第二金属柱18与导电柱11的高度之和相同即可，这样的话可以保证芯片10与透明玻璃盖板12固定时水平性较好，第一子金属挡墙140和第二子金属挡墙142形成的金属挡墙14的密封性较好。
进一步，上述步骤S101具体包括：A、如图2c所示，将芯片10的功能面100朝向透明玻璃盖板12的表面120；此外，在进行该步骤A时，还要使得第二金属柱18与导电柱11的位置对应，第一子金属挡墙140与第二子金属挡墙142的位置对应。B、利用键合工艺将导电柱11与对应位置处的第二金属柱18固定，以及将第一子金属挡墙140与对应位置处的第二子金属挡墙142固定。例如，可以在进行该步骤B之前，在导电柱11和第二子金属挡墙142上涂覆一层焊料13；在进行步骤B时通过焊料13使导电柱11与对应位置处的第二金属柱18固定，以及使第一子金属挡墙140与对应位置处的第二子金属挡墙142固定。
在上述实施例中，金属挡墙14由第一子金属挡墙140和第二子金属挡墙142层叠设置形成，在其他实施例中，金属挡墙14也可仅由第一子金属挡墙140或第二子金属挡墙142形成。例如，当第一子金属挡墙140或第二子金属挡墙142的高度等于导电柱11与第二金属柱18的高度之和时，另一个子金属挡墙可省略。
S102：在透明玻璃盖板12设置有芯片10一侧形成塑封层15，塑封层15位于金属挡墙14的外围。
此时，由于金属挡墙14的存在，塑封层15无法覆盖芯片10设置有焊盘102的区域，位于金属挡墙14内侧的焊盘102对应的区域镂空，金属挡墙14内部被气体填充，从而可以有效降低传统光学胶造成的光散射问题，大大提高了光学器件的稳定性和品质，且该方法可以广泛应用到半导体封装行业。
在一个实施方式中，如图3所示，图3为图1中步骤S102对应的一实施方式的剖面示意图。上述第一金属柱16的高度大于第二金属柱18、导电柱11以及芯片10厚度之和。上述步骤S102中的塑封层15可以完全覆盖第一金属柱16、芯片10的侧面以及芯片10的非功能面104一侧，在上述步骤S102之后，本申请所提供的封装方法还包括：A、研磨塑封层15远离透明玻璃盖板12一侧，以使得第一金属柱16从塑封层15中露出，具体请参阅图4，图4为本申请光学器件一实施方式的剖面示意图。
进一步，还可包括：B、在塑封层15远离透明玻璃盖板12一侧形成再布线层17，再布线层17与第一金属柱16电连接。具体地，可以在塑封层15远离透明玻璃盖板12一侧形成第一钝化层170，第一钝化层170对应第一金属柱16的位置设置有第一开口；在第一开口内以及邻近第一开口的第一钝化层170的表面形成第一金属层172。此时第一钝化层170和第一金属层172形成再布线层17。当然，在其他实施例中，再布线层17也可包括多组第一钝化层170和第一金属层172。
C、在再布线层17远离塑封层15一侧形成球下金属层19。具体地，可以在再布线层17一侧形成第二钝化层190，第二钝化层190对应第一金属层172的位置设置有第二开口；在第二开口内以及邻近第二开口的第二钝化层190的表面形成第二金属层192。此时第二钝化层190和第二金属层192形成球下金属层19。
D、在球下金属层19上形成焊球20，例如，可以通过植球机在球下金属层19上形成焊球20。
在又一个实施方式中，为了降低透明玻璃盖板12以及芯片10在制备过程中损坏的概率，在上述步骤S101之前，本申请所提供的封装方法还包括：在支撑板上贴附一层可剥离层；在可剥离层上贴附透明玻璃盖板12。进一步，在上述步骤D形成焊球20之后，本申请所提供的封装方法还包括：去除可剥离层以及支撑板。当形成的塑封体中包含多个芯片10时，上述去除可剥离层以及支撑板之后，还可进行切割过程，以获得包括单颗芯片10的光学器件。
在一个优选实施方式中，上述光学器件的扇出型封装方法的具体过程包括：A、准备一块支撑板和透明玻璃盖板，并在支撑板和透明玻璃盖板之间贴敷一层可剥离层，用以后期剥离支撑板用。B、在透明玻璃盖板上形成一层金属种子层，并用光照蚀刻的方法，根据电路走线设计的图案在金属种子层上蚀刻出需要的图形。C、在透明玻璃盖板上形成多个第一金属柱、多个第二金属柱以及第一子金属挡墙。D、在芯片的功能面上形成导电柱和第二子金属挡墙。E、将芯片的功能面面向透明玻璃盖板，利用键合工艺将芯片与透明玻璃盖板固定。F、对已完成上述步骤的产品进行晶圆级塑封，其中第一子金属挡墙和第二子金属挡墙形成的金属挡墙内部区域内为空气。G、对塑封层进行磨削，直到第一金属柱露出。由于高度原因，芯片仍被塑封层覆盖。H、根据电路设计，在塑封层表面按制作一层或多层再布线层，然后制作球下金属层，并在球下金属层上植焊球。I、沿可剥离层去掉支撑板，并清楚残余可剥离层，露出透明玻璃盖板。J、对上述封装体进行切割，以获得包含单颗芯片的光学器件。
下面从结构的角度对利用上述扇出型封装方法形成的光学器件作进一步说明。请再次参阅图4，该光学器件可以为图像传感器等，其可包括：芯片10、透明玻璃盖板12、环形的金属挡墙14和塑封层15。
具体地，芯片10包括相对设置的功能面100和非功能面104，功能面100上设置有多个焊盘102，多个焊盘102与透明玻璃盖板12表面固定。在本实施例中，芯片10可以为感光芯片，其感光区可以位于多个焊盘102围设的区域内。环形的金属挡墙14设置于多个焊盘102的外围，且其两端分别与透明玻璃盖板12和芯片10接触。塑封层15覆盖透明玻璃盖板12设置有芯片10一侧，且位于金属挡墙14的外围。
在一个实施方式中，金属挡墙14包括层叠设置的环形的第一子金属挡墙140和环形的第二子金属挡墙142，第一子金属挡墙140和第二子金属挡墙142之间可以通过焊料13固定连接。当然，在其他实施例中，金属挡墙14也可仅由第一子金属挡墙140或第二子金属挡墙142形成。
进一步，本申请所提供的光学器件还包括多个第一金属柱16、多个第二金属柱18以及多个导电柱11。其中，导电柱11、第二金属柱18和焊盘102一一对应且层叠设置，导电柱11位于第二金属柱18与焊盘102之间，所有第二金属柱18位于金属挡墙14的内侧，第一金属柱16相对第二金属柱18靠近透明玻璃盖板12的边缘，且第一金属柱16与第二金属柱18电连接，例如，透明玻璃盖板12一侧表面设置有图案化的金属种子层(图未示)，第一金属柱16通过图案化的金属种子层与第二金属柱18电连接。上述图案化的金属种子层的外围边缘与透明玻璃盖板12的边缘之间可以设置有绝缘层，以保证器件在制备过程中的稳定性。此外，在本实施例中，第二金属柱18为圆柱体、棱柱体、锥形体中任意一种，第一金属柱16为圆柱体、棱柱体中任意一种。
进一步，上述第一子金属挡墙140与第二子金属挡墙142的高度之和等于第二金属柱18与导电柱11的高度之和。该方式可以保证芯片10与透明玻璃盖板12固定时水平性较好，第一子金属挡墙140和第二子金属挡墙142形成的金属挡墙14的密封性较好。优选地，第一子金属挡墙140与第二金属柱18的高度相同，第二子金属挡墙142与导电柱11的高度相同。该方式可以降低制备工艺复杂程度，使得第一子金属挡墙140与第二金属柱18能够同时制备形成，第二子金属挡墙142与导电柱11可以同时制备形成。
此外，所有第一金属柱16位于金属挡墙14的外围，第一金属柱16的高度大于第二金属柱18、导电柱11以及芯片10厚度之和，塑封层15与第一金属柱16齐平。该方式可以使得芯片10的六面均被保护。
请再次参阅图4，本申请所提供的光学器件还包括再布线层17、球下金属层19和焊球20。其中，再布线层17位于塑封层15远离透明玻璃盖板12一侧，且与第一金属柱16电连接；在本实施例中，再布线层17可以包括第一钝化层170和第一金属层172。第一钝化层170覆盖塑封层15远离透明玻璃盖板12一侧，且第一钝化层170对应第一金属柱16的位置设置有第一开口；第一金属层172覆盖第一开口内部以及邻近第一开口的第一钝化层170的表面。球下金属层19位于再布线层17远离透明玻璃盖板12一侧；在本实施例中，球下金属层19可以包括第二钝化层190以及第二金属层192，第二钝化层190覆盖第一金属层172，且对应第一金属层172的位置设置有第二开口；第二金属层192覆盖第二开口内部以及邻近第二开口的第二钝化层190的表面。焊球20位于球下金属层19远离透明玻璃盖板12一侧。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种光学器件的扇出型封装方法，其特征在于，所述封装方法包括：
将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定，其中，所述多个焊盘的外围设置有环形的金属挡墙，所述金属挡墙的两端分别与所述芯片和所述透明玻璃盖板接触；
在所述透明玻璃盖板设置有所述芯片一侧形成塑封层，所述塑封层位于所述金属挡墙的外围；
其中，所述将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定之前，所述封装方法还包括：在所述透明玻璃盖板的所述表面形成多个第一金属柱、多个第二金属柱以及环形的第一子金属挡墙，其中，所述第一金属柱与所述第二金属柱电连接，所述第一金属柱相对所述第二金属柱靠近所述透明玻璃盖板的边缘，所述第二金属柱与所述焊盘一一对应，所有所述第二金属柱位于所述第一子金属挡墙的内侧，所有所述第一金属柱位于所述第一子金属挡墙的外侧；
其中，所述将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定之前，所述封装方法还包括：在所述芯片的所述功能面上形成多个导电柱以及围设在所有所述导电柱外围的第二子金属挡墙，其中，所述导电柱与所述焊盘一一对应且电连接，所述第二子金属挡墙的位置与所述第一子金属挡墙的位置对应。
2.根据权利要求1所述的封装方法，其特征在于，所述将芯片的功能面上设置的多个焊盘与透明玻璃盖板表面固定，包括：
将所述芯片的所述功能面朝向所述透明玻璃盖板的所述表面；
利用键合工艺将所述导电柱与对应位置处的所述第二金属柱固定，以及将所述第一子金属挡墙与对应位置处的所述第二子金属挡墙固定。
3.根据权利要求1所述的封装方法，其特征在于，
所述第一子金属挡墙与所述第二子金属挡墙的高度之和等于所述第二金属柱与所述导电柱的高度之和。
4.根据权利要求3所述的封装方法，其特征在于，
所述第一子金属挡墙与所述第二金属柱的高度相同，所述第二子金属挡墙与所述导电柱的高度相同。
5.根据权利要求1所述的封装方法，其特征在于，
所述第一金属柱的高度大于所述第二金属柱、所述导电柱以及所述芯片厚度之和。
6.根据权利要求5所述的封装方法，其特征在于，
所述塑封层完全覆盖所述第一金属柱、所述芯片的侧面以及所述芯片的非功能面一侧，所述在所述透明玻璃盖板设置有所述芯片一侧形成塑封层之后，所述封装方法还包括：
研磨所述塑封层远离所述透明玻璃盖板一侧，以使得所述第一金属柱从所述塑封层中露出。
7.根据权利要求6所述的封装方法，其特征在于，所述研磨所述塑封层远离所述透明玻璃盖板一侧，以使得所述第一金属柱从所述塑封层中露出之后，所述封装方法还包括：
在所述塑封层远离所述透明玻璃盖板一侧形成再布线层，所述再布线层与所述第一金属柱电连接；
在所述再布线层远离所述塑封层一侧形成球下金属层；
在所述球下金属层上形成焊球。
8.一种光学器件，其特征在于，包括：
透明玻璃盖板；
芯片，包括相对设置的功能面和非功能面，所述功能面上设置有多个焊盘，所述多个焊盘与所述透明玻璃盖板表面固定；
环形的金属挡墙，设置于所述多个焊盘的外围，且其两端分别与所述透明玻璃盖板和所述芯片接触；其中，所述金属挡墙包括层叠设置的环形的第一子金属挡墙和环形的第二子金属挡墙；
塑封层，覆盖所述透明玻璃盖板设置有所述芯片一侧，且位于所述金属挡墙的外围；
多个第一金属柱、多个第二金属柱以及多个导电柱，其中，所述导电柱、所述第二金属柱和所述焊盘一一对应且层叠设置，所述导电柱位于所述第二金属柱与所述焊盘之间，所有所述第二金属柱位于所述金属挡墙的内侧，所述第一金属柱相对所述第二金属柱靠近所述透明玻璃盖板的边缘，且所述第一金属柱与所述第二金属柱电连接。
9.根据权利要求8所述的光学器件，其特征在于，
所述第一子金属挡墙与所述第二子金属挡墙的高度之和等于所述第二金属柱与所述导电柱的高度之和。
10.根据权利要求9所述的光学器件，其特征在于，
所述第一子金属挡墙与所述第二金属柱的高度相同，所述第二子金属挡墙与所述导电柱的高度相同。
11.根据权利要求8所述的光学器件，其特征在于，
所有所述第一金属柱位于所述金属挡墙的外围，所述第一金属柱的高度大于所述第二金属柱、所述导电柱以及所述芯片厚度之和，所述塑封层与所述第一金属柱齐平。
12.根据权利要求11所述的光学器件，其特征在于，还包括：
再布线层，位于所述塑封层远离所述透明玻璃盖板一侧，且与所述第一金属柱电连接；
球下金属层，位于所述再布线层远离所述透明玻璃盖板一侧；
焊球，位于所述球下金属层远离所述透明玻璃盖板一侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010121138.2A CN111276503B (zh) | 2020-02-26 | 2020-02-26 | 一种光学器件的扇出型封装方法及光学器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010121138.2A CN111276503B (zh) | 2020-02-26 | 2020-02-26 | 一种光学器件的扇出型封装方法及光学器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111276503A CN111276503A (zh) | 2020-06-12 |
| CN111276503B true CN111276503B (zh) | 2023-01-17 |
Family
ID=71002366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010121138.2A Active CN111276503B (zh) | 2020-02-26 | 2020-02-26 | 一种光学器件的扇出型封装方法及光学器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111276503B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488493A (zh) | 2021-06-30 | 2021-10-08 | 上海天马微电子有限公司 | 芯片封装结构及其制作方法和模组 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014083750A1 (ja) * | 2012-11-30 | 2014-06-05 | パナソニック株式会社 | 光学装置及びその製造方法 |
| CN108512523B (zh) * | 2017-11-06 | 2021-12-14 | 苏州汉天下电子有限公司 | 压电声波器件的封装方法及封装结构 |
| CN109037181A (zh) * | 2018-07-23 | 2018-12-18 | 华进半导体封装先导技术研发中心有限公司 | 一种改善翘曲的扇出封装结构及其制造方法 |
| CN109637985B (zh) * | 2018-12-17 | 2020-05-05 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片扇出的封装结构及其制造方法 |
-
2020
- 2020-02-26 CN CN202010121138.2A patent/CN111276503B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111276503A (zh) | 2020-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110491859B (zh) | 晶片封装体及其制造方法 | |
| US10128211B2 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| US8536672B2 (en) | Image sensor package and fabrication method thereof | |
| CN109937476B (zh) | 晶片级封装和方法 | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| KR101547091B1 (ko) | 반도체 장치 | |
| US20190096866A1 (en) | Semiconductor package and manufacturing method thereof | |
| US11309296B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20150057971A (ko) | 반도체 소자 및 그 제조 방법 | |
| WO2017221589A1 (ja) | 半導体チップパッケージ | |
| US9659879B1 (en) | Semiconductor device having a guard ring | |
| CN110943052B (zh) | 晶片封装体及其制造方法 | |
| US11139233B2 (en) | Cavity wall structure for semiconductor packaging | |
| KR20160090972A (ko) | 이미지 센서 패키지 및 제조 방법 | |
| CN111276503B (zh) | 一种光学器件的扇出型封装方法及光学器件 | |
| CN110890285A (zh) | 一种芯片包覆封装结构及其封装方法 | |
| US20210202338A1 (en) | Wafer-level sip module structure and method for preparing the same | |
| CN211480029U (zh) | 一种图像传感器 | |
| CN209804636U (zh) | 半导体封装结构 | |
| CN111341796A (zh) | 一种图像传感器的扇出型封装方法 | |
| CN215731589U (zh) | 无带引线框封装件和集成电路封装件 | |
| US11121077B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| CN211088247U (zh) | 半导体芯片封装结构 | |
| US20230178451A1 (en) | Electronic package and manufacturing method thereof | |
| US20210167112A1 (en) | Fanout wafer level package for optical devices and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |