CN211088247U - 半导体芯片封装结构 - Google Patents
半导体芯片封装结构 Download PDFInfo
- Publication number
- CN211088247U CN211088247U CN201922429738.0U CN201922429738U CN211088247U CN 211088247 U CN211088247 U CN 211088247U CN 201922429738 U CN201922429738 U CN 201922429738U CN 211088247 U CN211088247 U CN 211088247U
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- resin layer
- layer
- epoxy resin
- polymer resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种半导体芯片封装结构,包括半导体芯片、导电柱、环氧树脂层、聚合树脂层、凸块下金属层、焊球及保护膜;导电柱位于半导体芯片的上表面;环氧树脂层将半导体芯片及导电柱塑封且覆盖半导体芯片的侧壁,环氧树脂层的下表面和半导体芯片的下表面相平齐,导电柱暴露于环氧树脂层的上表面;聚合树脂层位于环氧树脂层的上表面,聚合树脂层内具有开口,开口暴露出导电柱;凸块下金属层位于导电柱的上表面且延伸到聚合树脂层的上表面;焊球位于凸块下金属层的上表面,且焊球的上表面高于聚合树脂层的上表面;保护膜位于半导体芯片和环氧树脂层的下表面。本实用新型有助于减少器件尺寸、降低器件功耗及延长器件使用寿命。
Description
技术领域
本实用新型涉及半导体芯片封装制造领域,特别是涉及一种半导体芯片封装结构。
背景技术
随着电子信息技术的飞速发展以及消费者需求的不断提升,电子产品不断趋向轻巧、多功能、低功耗发展。为了在更小的封装面积下容纳更多的引脚数,各种新型的封装方式应运而生,晶圆级芯片封装(Wafer Level Chip Scale Packaging,简称WLCSP)就是其中的一种。所谓晶圆级芯片封装顾名思义就是先在整片晶圆上进行封装和测试,然后才切割成一个个独立的芯片颗粒。现有的晶圆级芯片封装通常是先在晶圆上形成重新布线层,再于重新布线层上形成塑封材料层,之后于塑封材料层中形成通孔并于通孔内填充跟重新布线层电连接的金属以实现器件的电性导出。这种传统的封装方法工艺较为复杂,导致生产成本的上升,且容易导致器件的不良,在形成重新布线层的过程中以及在塑封材料层内形成开口的过程中容易导致错位而难以准确地和芯片电连接,而在开口内填充金属的过程中因容易导致填充缺陷导致器件电阻偏大而使得器件性能下降,各结构层之间的粘附性不强导致水汽易渗入封装结构内,导致器件的可靠性和使用寿命下降。同时传统方法封装出的结构普通偏大,不仅与器件小型化的市场需求背道而驰,同时容易导致器件功耗偏高等不足。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体芯片封装结构,用于解决现有技术中的晶圆级芯片封装方法工艺流程复杂,导致生产成本偏高,且制备出的器件结构偏大、电阻和功耗偏高、器件可靠性下降等问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体芯片封装结构,所述半导体芯片封装结构包括半导体芯片、导电柱、环氧树脂层、聚合树脂层、凸块下金属层、焊球及保护膜;所述导电柱位于所述半导体芯片的上表面,所述导电柱与所述半导体芯片电连接;所述环氧树脂层将所述半导体芯片及所述导电柱塑封且覆盖所述半导体芯片的侧壁,所述环氧树脂层的下表面和所述半导体芯片的下表面相平齐,所述导电柱暴露于所述环氧树脂层的上表面;所述聚合树脂层位于所述环氧树脂层的上表面,所述聚合树脂层内具有开口,所述开口暴露出所述导电柱;所述凸块下金属层位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面;所述焊球位于所述凸块下金属层的上表面,且所述焊球的上表面高于所述聚合树脂层的上表面;所述保护膜位于所述半导体芯片和所述环氧树脂层的下表面。
可选地,所述半导体芯片封装结构还包括金属种子层,位于所述半导体芯片和所述导电柱之间。
可选地,所述凸块下金属层包括第一金属层和第二金属层,所述第一金属层位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面,所述第二金属层位于所述第一金属层的上表面。
可选地,所述第一金属层包括铜层和钛层,所述铜层位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面,所述钛层位于所述铜层的上表面,所述第二金属层包括电镀铜层。
可选地,所述聚合树脂层内的开口自下而上逐渐增大。
可选地,所述聚合树脂层的厚度小于所述环氧树脂层的厚度。
可选地,所述导电柱包括铜柱。
可选地,所述保护膜包括树脂膜。
更可选地,所述保护膜的厚度为8~50μm。
相较于现有技术,本实用新型的半导体芯片封装结构在晶圆尺寸范围内对芯片进行六面全包封的封装并通过优化的流程设计而得到,不仅有助于减小器件尺寸、降低器件功耗、提高生产良率,而且有助于减少封装制程、降低生产成本及提升生产效率。本申请在凸块下金属前添加聚酰亚胺,可以使凸块下金属层和环氧树脂层附着力增强,并通过保护膜对器件进行背面保护以避免水汽渗入,有助于提升器件性能,延长器件使用寿命。
附图说明
图1显示为本实用新型提供的半导体芯片封装结构的制备方法的流程图。
图2~图13显示为依图1的制备方法各步骤所呈现的截面结构示意图,其中,图13同时显示为本实用新型最终制备的半导体芯片封装结构的结构示意图。
元件标号说明
11 半导体衬底
12 半导体芯片
121 焊垫
13 导电柱
14 沟槽
15 环氧树脂层
16 聚合树脂层
161 开口
17 凸块下金属层
171 第一金属层
172 第二金属层
18 焊球
19 保护膜
20 金属种子层
S1~S11 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1~图13。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。而且需要说明的是,本实施例中的上表面及下表面仅是一种相对的位置表示而不是对器件的具体限定。
如图1所示,本实用新型提供一种半导体芯片封装结构,其制备方法包括如下步骤:
S1:提供半导体衬底11,所述半导体衬底11内形成有若干个半导体芯片12,具体如图2所示;
S2:于所述半导体衬底11的上表面(更准确地说是于所述半导体芯片12的上表面)形成导电柱13,所述导电柱13与所述半导体芯片12电连接,具体如图3所示;
S3:于所述半导体衬底11内形成沟槽14,所述沟槽14位于各所述半导体芯片12之间,且环绕各所述半导体芯片12,具体如图4所示;
S4:于步骤3)得到的结构表面形成环氧树脂层15,所述环氧树脂层15将所述半导体芯片12及所述导电柱13塑封且填满所述沟槽14,所述导电柱13暴露于所述环氧树脂层15的上表面,即所述导电柱13的上表面和所述环氧树脂层15的上表面相平齐,具体如图5及图6所示;
S5:于所述环氧树脂层15的上表面形成聚合树脂层16;
S6:于所述聚合树脂层16内形成开口161,所述开口161暴露出所述导电柱13,具体如图7所示;
S7:于所述导电柱13的上表面形成凸块下金属层17(所述凸块下金属层17和所述导电柱13相接触),所述凸块下金属层17延伸到所述聚合树脂层16的上表面,具体如图8所示;
S8:于所述凸块下金属层17的上表面形成焊球18(所述焊球18和所述凸块下金属层17相接触),所述焊球18的上表面(由于焊球18为近似圆形,因而该高度是指所述焊球18的最高处的上表面)高于所述聚合树脂层16的上表面,具体如图9所示;
S9:对所述半导体衬底11的下表面进行减薄直至暴露出所述沟槽14内的所述环氧树脂层15,具体如图10所示;
S10:于所述半导体衬底11和所述环氧树脂层15的下表面形成保护膜19,具体如图11所示;
S11:自所述沟槽14处对步骤10)得到的结构进行切割以得到多个相互独立的半导体芯片封装结构,具体如图12及图13所示。
作为示例,所述半导体衬底11可以为硅衬底、锗衬底、锗硅复合衬底、SOI衬底、蓝宝石衬底或氮化镓衬底等;优选地,本实施例中,所述半导体衬底11为硅晶圆。需要特别说明的是,所述半导体衬底11上通常形成有成百上千个半导体芯片12,本示意图中仅示意局部结构。所述半导体芯片12相互独立,相邻两个所述半导体芯片12之间通常形成有划线槽。所述半导体芯片12上形成有有源和/或无源器件,其表面可形成有将其内部功能器件电性引出的焊垫121以使所述半导体芯片12与外部器件电连接,所述焊垫121的上表面裸露于所述半导体芯片12的上表面,所述焊垫121的上表面与所述半导体芯片12的上表面相平齐。且本实施例中,以单个所述半导体芯片12具有两个所述焊垫121为例,但并不以此为限。
作为示例,形成所述导电柱13前还包括于所述半导体衬底11的上表面形成金属种子层20的步骤,所述导电柱13形成于所述金属种子层20的上表面,所述金属种子层20的材料包括但不限于铜和钛中的一种或两种,形成所述金属种子层20的方法包括但不限于溅射法。形成所述金属种子层20有利于后续的导电柱13的形成,有助于提高所述导电柱13的导电性能。本实施例中,作为示例,所述金属种子层20的厚度为1~10μm。因为实用新型人经多次试验发现,当所述金属种子层20的厚度过小时,所述金属种子层20所起的导电和粘附性不足会导致后续的导电柱13出现缝隙,而厚度过大时所述金属种子层20自身容易产生孔洞导致器件的不良。
在所述半导体芯片12的表面直接形成所述导电柱13,由于没有任何阻碍,不用担心制备过程中对其他结构造成不良影响,且可以实现与所述半导体芯片12的对准,比如与所述焊垫121准确对准,相较于传统的先形成介质层再在介质层中形成通孔后沉积金属的方法,工艺过程极大简化,有利于提高生产良率。作为示例,所述导电柱13的材料包括但不限于铜,当所述导电柱13为铜柱时,形成所述导电柱13的方法包括但不限于电镀法,采用电镀铜不仅有利于缩短制程时间,而且有助于增强所述导电柱13和所述金属种子层20的结合力以及所述导电柱13自身的导电能力,此外还有助于增强所述导电柱13的耐腐蚀性和防水汽能力,有助于降低器件电阻,降低器件功耗,提升器件性能。且在进一步的示例中,在形成所述导电柱13后可以进行高温退火,通过退火可以改善所述导电柱13的晶格缺陷,消除应力和孔洞,同时还可以消除电镀铜与溅射铜界面的孔洞,有助于提升所述导电柱13和所述凸块下金属层17的导电性,提高器件性能。当然,在其他示例中,所述导电柱13还可以为铝、镍、金、银、钛中等其他金属材料中的一种或两种及两种以上的组合,其形成方法还可以是沉积法、化学镀等方法中的一种或多种,本实施例中不做严格限制。所述导电柱13的高度及宽带可以根据需要设置,比如为10~50μm。
作为示例,于所述半导体衬底11内形成沟槽14的方法包括但不限于光刻刻蚀法和激光刻蚀法中的一种或多种。本实施例中,作为示例,选用激光自前述的划线槽处于相邻的半导体芯片12之间形成所述沟槽14。相较于光刻刻蚀法,有助于简化制备工艺,降低生产成本。且作为示例,所述沟槽14的深度为所述半导体衬底11厚度的1/4~1/2,既可以避免切割过程中造成所述半导体衬底11的损伤甚至碎裂,又有利于后续的切割,确保后续形成的环氧树脂层15足够保护到所述半导体芯片12。
作为示例,所述步骤4)包括步骤:
采用包括但不限于压缩成型、转移成型、液体密封成型、模塑底部填充、毛细底部填充、真空层压或旋涂等方法中的一种或多种于步骤3)得到的结构表面形成环氧树脂层15,所述环氧树脂层15将所述半导体芯片12及所述导电柱13塑封且填满所述沟槽14,所述环氧树脂层15的厚度比所述导电柱13的高度高50~100μm(包括端点值,本说明书中涉及到数值范围时,如无特别说明,均包括端点值);将所述环氧树脂层15的厚度设置为比所述导电柱13的高度高50~100μm有助于确保所述半导体衬底11整体的厚度均匀性以及充分满足后续的工艺需求;
对所述环氧树脂层15进行研磨直至暴露出所述导电柱13,研磨后的所述环氧树脂层15的表面粗糙度小于等于0.2μm;所述环氧树脂层15研磨后的表面粗糙度小于等于0.2μm有利于后续制程形成的凸块下金属层17(Under Bump Metallurgy,简称UBM)和所述焊球18和所述环氧树脂层15表面的粘附力。
当然,在其他示例中,还可以所述导电柱13的顶部为依据形成所述环氧树脂层15,使得形成的所述环氧树脂层15的高度刚好与所述导电柱13(如有所述金属种子层20,则为所述金属种子层20及所述导电柱13的高度之和)的高度相同。这样可以省去后续对所述环氧树脂层15进行研磨的工艺,有利于减少工艺步骤,降低生产成本。
作为示例,形成所述聚合树脂层16的方法包括但不限于压缩成型、转移成型、液体密封成型、模塑底部填充、毛细底部填充、真空层压或旋涂等方法中的一种或多种。所述聚合树脂层16优选聚酰亚胺(polyimide,简称PI)。聚酰亚胺具有比环氧树脂更高的耐热温度,在形成所述凸块下金属层17前形成所述聚合树脂层16,有助于增强所述凸块下金属层17和所述环氧树脂层15(EMC)的附着力,有助于提升器件可靠性和耐久性,从而有助于延长器件使用寿命。作为示例,所述聚合树脂层16的厚度小于所述环氧树脂层15的厚度。
作为示例,于所述聚合树脂层16内形成开口161的方法包括但不限于光刻刻蚀法,形成的所述开口161自下而上逐渐增大,即呈漏斗状,有利于后续的凸块下金属层17的形成。
作为示例,形成所述凸块下金属层17的方法包括:
于所述开口161内及所述聚合树脂层16的上表面溅射形成第一金属层171,所述第一金属层171与所述导电柱13相连接,所述第一金属层171的材料包括钛和铜中的一种或两种;形成所述第一金属层171的方法包括但不限于物理气相沉积法;
于所述第一金属层171的上表面电镀形成第二金属层172,所述第二金属层172的材料包括铜,形成所述第二金属层172的方法包括但不限于电镀法;比如,所述第一金属层171可以自下而上包括叠置的钛层和铜层,而所述第二金属层172包括铜层,所述钛层可以起到粘附层的作用,而所述第一金属层171和所述第二金属层172均包括铜则有助于增强所述第一金属层171和所述第二金属层172之间的粘附性,有利于提高所述凸块下金属层17的导电性及稳固性,且在进一步的示例中,在形成所述第二金属层172后可以进行高温退火,通过退火可以改善晶格缺陷,消除应力和孔洞,提高金属导电性。
由于前两个步骤中所述第一金属层171和所述第二金属层172是形成在所述聚合树脂层16的整个表面,因而之后还包括对所述第二金属层172和所述第一金属层171进行刻蚀以使对应不同开口161内的所述凸块下金属层17相互断开,所述凸块下金属层17自所述开口161延伸到所述聚合树脂层16的上表面,或者说保留部分位于所述聚合树脂层16的上表面的所述第一金属层171和第二金属层172,有助于后续所述凸块下金属层17与焊球18的电连接。所述凸块下金属层17并未填满整个所述开口161而仅位于所述开口161的侧壁和底部,因而所述开口161内仍具有一定空间,后续的焊球18将该空间填满,有助于增强所述焊球18的稳固性,有助于提高器件性能。
当然,在其他示例中,也可以利用掩膜等结构遮挡非金属沉积区域而确保所述凸块下金属层17仅形成在预定区域,本实施例中不做严格限制。
作为示例,形成所述焊球18的步骤包括:
于所述凸块下金属层17的上表面形成金属凸块,所述金属凸块的材料包括但不限于铜、铝、镍、金、银、钛中的一种或两种及两种以上的组合;本实施例中优选镍,有助于后续的加热回流;
对所述金属凸块进行回焊(reflow)以形成所述焊球18;
对得到的结构进行清洗。
作为示例,可以采用包括但不限于化学机械研磨方法对所述半导体衬底11的下表面进行减薄直至暴露出所述沟槽14内的所述环氧树脂层15。经研磨后,所述半导体衬底11的下表面和所述环氧树脂层15的下表面相平齐。
作为示例,所述保护膜19的形成方法根据所述保护膜19的材质的不同而不同。本实施例中,作为示例,所述保护膜19为树脂膜,所述保护膜19的厚度为8~50μm,可以有效避免水汽等渗透至所述半导体器件内,有助于提高器件可靠性。
作为示例,可以采用包括但不限于激光切割法自所述沟槽14处对步骤10)得到的结构进行切割以得到多个相互独立的半导体芯片封装结构。由于所述沟槽14内填充有环氧树脂层15,因而切割后,所述半导体芯片12的侧面被所述环氧树脂层15覆盖,可以有效避免水汽渗入,有助于提高器件可靠性和耐久性。
图13为本实用新型最终制备的半导体芯片封装结构,所述半导体芯片封装结构基于前述制备方法制备而成,故前述的描述可以完全引用至此,出于简洁的目的对相同的内容尽量不再赘述。所述半导体芯片封装结构包括半导体芯片12、导电柱13、环氧树脂层15、聚合树脂层16、凸块下金属层17、焊球18及保护膜19;所述导电柱13位于所述半导体芯片12的上表面,所述导电柱13与所述半导体芯片12电连接;所述环氧树脂层15将所述半导体芯片12及所述导电柱13塑封且覆盖所述半导体芯片12的侧壁,所述环氧树脂层15的下表面和所述半导体芯片12的下表面相平齐,所述导电柱13暴露于所述环氧树脂层15的上表面;所述聚合树脂层16位于所述环氧树脂层15的上表面,所述聚合树脂层16内具有开口161,所述开口161暴露出所述导电柱13;所述凸块下金属层17位于所述导电柱13的上表面且延伸到所述聚合树脂层16的上表面;所述焊球18位于所述凸块下金属层17的上表面,且所述焊球18的上表面高于所述聚合树脂层16的上表面;所述保护膜19位于所述半导体芯片12和所述环氧树脂层15的下表面。
作为示例,所述开口161自下而上逐渐增大。
作为示例,所述半导体芯片封装结构还包括金属种子层20,位于所述半导体芯片12和所述导电柱13之间。
作为示例,所述凸块下金属层17包括第一金属层171和第二金属层172,所述第一金属层171位于所述导电柱13的上表面且延伸到所述聚合树脂层16的上表面,所述第二金属层172位于所述第一金属层171的上表面。
作为示例,所述第一金属层171包括铜和钛中的一种或两种,所述第二金属层172包括电镀铜。
在进一步的示例中,所述第一金属层171包括铜层和钛层,所述铜层位于所述导电柱13的上表面且延伸到所述聚合树脂层16的上表面,所述钛层位于所述铜层的上表面。
作为示例,所述保护膜19包括树脂膜,所述保护膜19的厚度为8~50μm。
综上所述,本实用新型提供一种半导体芯片封装结构。所述半导体芯片封装结构包括半导体芯片、导电柱、环氧树脂层、聚合树脂层、凸块下金属层、焊球及保护膜;所述导电柱位于所述半导体芯片的上表面,所述导电柱与所述半导体芯片电连接;所述环氧树脂层将所述半导体芯片及所述导电柱塑封且覆盖所述半导体芯片的侧壁,所述环氧树脂层的下表面和所述半导体芯片的下表面相平齐,所述导电柱暴露于所述环氧树脂层的上表面;所述聚合树脂层位于所述环氧树脂层的上表面,所述聚合树脂层内具有开口,所述开口暴露出所述导电柱;所述凸块下金属层位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面;所述焊球位于所述凸块下金属层的上表面,且所述焊球的上表面高于所述聚合树脂层的上表面;所述保护膜位于所述半导体芯片和所述环氧树脂层的下表面。相较于现有技术,本实用新型的半导体芯片封装结构在晶圆尺寸范围内对芯片进行六面全包封的封装并通过优化的流程设计而得到,不仅有助于减少器件尺寸、降低器件功耗、提高生产良率,而且有助于减少封装制程、降低生产成本及提升生产效率。本申请在凸块下金属层前添加聚酰亚胺,可以使凸块下金属层和环氧树脂层附着力增强,并通过保护膜对器件进行背面保护以避免水汽渗入,有助于提升器件性能,延长器件使用寿命。所以,本实用新型有效克服了现有技术中的种种缺点而具有较高的产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (9)
1.一种半导体芯片封装结构,其特征在于,所述半导体芯片封装结构包括:
半导体芯片;
导电柱,位于所述半导体芯片的上表面,所述导电柱与所述半导体芯片电连接;
环氧树脂层,所述环氧树脂层将所述半导体芯片及所述导电柱塑封且覆盖所述半导体芯片的侧壁,所述环氧树脂层的下表面和所述半导体芯片的下表面相平齐,所述导电柱暴露于所述环氧树脂层的上表面;
聚合树脂层,位于所述环氧树脂层的上表面,所述聚合树脂层内具有开口,所述开口暴露出所述导电柱;
凸块下金属层,位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面;
焊球,位于所述凸块下金属层的上表面,且所述焊球的上表面高于所述聚合树脂层的上表面;
保护膜,位于所述半导体芯片和所述环氧树脂层的下表面。
2.根据权利要求1所述的半导体芯片封装结构,其特征在于:所述半导体芯片封装结构还包括金属种子层,位于所述半导体芯片和所述导电柱之间。
3.根据权利要求1所述的半导体芯片封装结构,其特征在于:所述凸块下金属层包括第一金属层和第二金属层,所述第一金属层位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面,所述第二金属层位于所述第一金属层的上表面。
4.根据权利要求3所述的半导体芯片封装结构,其特征在于:所述第一金属层包括铜层和钛层,所述铜层位于所述导电柱的上表面且延伸到所述聚合树脂层的上表面,所述钛层位于所述铜层的上表面,所述第二金属层包括电镀铜层。
5.根据权利要求1所述的半导体芯片封装结构,其特征在于:所述聚合树脂层内的开口自下而上逐渐增大。
6.根据权利要求1所述的半导体芯片封装结构,其特征在于:所述聚合树脂层的厚度小于所述环氧树脂层的厚度。
7.根据权利要求1所述的半导体芯片封装结构,其特征在于:所述导电柱包括铜柱。
8.根据权利要求1~7任一项所述的半导体芯片封装结构,其特征在于:所述保护膜包括树脂膜。
9.根据权利要求8所述的半导体芯片封装结构,其特征在于:所述保护膜的厚度为8~50μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922429738.0U CN211088247U (zh) | 2019-12-30 | 2019-12-30 | 半导体芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922429738.0U CN211088247U (zh) | 2019-12-30 | 2019-12-30 | 半导体芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211088247U true CN211088247U (zh) | 2020-07-24 |
Family
ID=71624215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922429738.0U Active CN211088247U (zh) | 2019-12-30 | 2019-12-30 | 半导体芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211088247U (zh) |
-
2019
- 2019-12-30 CN CN201922429738.0U patent/CN211088247U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11652038B2 (en) | Semiconductor package with front side and back side redistribution structures and fabricating method thereof | |
CN107403733B (zh) | 三层叠层封装结构及其形成方法 | |
TWI765520B (zh) | 半導體封裝以及其製造方法 | |
CN106952831B (zh) | 使用热与机械强化层的装置及其制造方法 | |
US9679882B2 (en) | Method of multi-chip wafer level packaging | |
CN107275294B (zh) | 薄型芯片堆叠封装构造及其制造方法 | |
US9111821B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
US10276545B1 (en) | Semiconductor package and manufacturing method thereof | |
KR102592548B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
CN106486383A (zh) | 封装结构及其制造方法 | |
US10096541B2 (en) | Method for fabricating electronic package | |
TWI520287B (zh) | 半導體裝置以及形成沿著第一軸較寬於接觸墊並且沿著第二軸較窄於接觸墊之重新分配層的方法 | |
CN103718289A (zh) | 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法 | |
CN113130474B (zh) | 封装结构及其制造方法 | |
KR20140081858A (ko) | 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리 | |
KR102415484B1 (ko) | 패키지 구조체 및 그 제조 방법 | |
TW201906127A (zh) | 半導體封裝及其製造方法 | |
CN111403368B (zh) | 半导体封装体 | |
US11699597B2 (en) | Package structure and manufacturing method thereof | |
WO2019127337A1 (zh) | 一种半导体芯片的封装结构及其封装方法 | |
US11244879B2 (en) | Semiconductor package | |
US20230369274A1 (en) | Integrated circuit package and method of forming same | |
CN211088247U (zh) | 半导体芯片封装结构 | |
CN113130412A (zh) | 半导体芯片封装结构及其制备方法 | |
CN211088246U (zh) | 半导体芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Patentee before: SJ Semiconductor (Jiangyin) Corp. |