CN106952831B - 使用热与机械强化层的装置及其制造方法 - Google Patents

使用热与机械强化层的装置及其制造方法 Download PDF

Info

Publication number
CN106952831B
CN106952831B CN201611135570.7A CN201611135570A CN106952831B CN 106952831 B CN106952831 B CN 106952831B CN 201611135570 A CN201611135570 A CN 201611135570A CN 106952831 B CN106952831 B CN 106952831B
Authority
CN
China
Prior art keywords
die
device die
tier device
tier
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611135570.7A
Other languages
English (en)
Other versions
CN106952831A (zh
Inventor
余振华
苏安治
陈威宇
陈英儒
林宗澍
张进传
陈宪伟
吴伟诚
叶德强
黄立贤
吴集锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106952831A publication Critical patent/CN106952831A/zh
Application granted granted Critical
Publication of CN106952831B publication Critical patent/CN106952831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明实施例提供一种使用热与机械强化层的装置及其制造方法。本发明实施例提供的方法包含将第一层级装置裸片附接到虚设裸片，将所述第一层级装置裸片囊封于第一囊封材料中，在所述第一层级装置裸片上方形成贯穿通路并且将其电耦合到所述第一层级装置裸片，将第二层级装置裸片附接于所述第一层级装置裸片上方，以及将所述贯穿通路与所述第二层级装置裸片于囊封第二囊封材料中。重布线形成于所述贯穿通路与所述第二层级装置裸片上方并且电耦合到所述贯穿通路与所述第二层级装置裸片。所述虚设裸片、所述第一层级装置裸片、所述第一囊封材料、所述第二层级装置裸片、以及所述第二囊封材料形成复合晶片的部分。

Description

使用热与机械强化层的装置及其制造方法
技术领域
本发明实施例是关于一种使用热与机械强化层的装置及其制造方法。
背景技术
堆叠裸片通常用于三维(3D)集成电路中。经由裸片的堆叠，降低封装的覆盖区(尺寸架构)。此外，经由堆叠裸片的形成，显著简化于裸片中绕线的金属线。
在一些常规应用中，堆叠多个裸片，形成裸片堆叠，其中所述多个裸片包含贯穿衬底通路(TSV，有时称为贯穿硅通路)。堆叠的裸片总数有时可达到八或更多。当形成此一裸片堆叠时，在封装衬底上，经由倒装芯片接合，先接合第一裸片，其中回焊焊料区/球以结合第一裸片到封装衬底。第一底胶填充分散于第一裸片与封装结构之间的间隙。而后，硬化第一底胶填充。而后进行测试，确保第一裸片适当连接到封装衬底，以及第一裸片与封装衬底具有所要的功能。
接着，第二裸片经由倒装芯片接合而接合到第一裸片上，其中回焊焊料区/球以结合第二裸片到第一裸片。第二底胶填充分散于第二裸片与第一裸片之间的间隙中。而后，硬化第二底胶填充。而后，进行测试，以确保第二裸片正确连接到第一裸片与封装衬底，以及第一裸片、第二裸片、以及封装衬底具有所要的功能。接着，第三裸片经由与接合第一裸片及第二裸片相同的过程步骤接合到第二裸片上。重复所述过程直到所有裸片被接合。
发明内容
本发明的一些实施例是提供一种方法，其包括将第一层级装置裸片附接到虚设虚设裸片；将所述第一层级装置裸片囊封于第一囊封材料中；形成位于所述第一层级装置裸片上方并且电耦合到所述第一层级装置裸片的多个第一贯穿通路；将第二层级装置裸片附接于所述第一层级装置裸片上方；将所述第一贯穿通路与所述第二层级装置裸片囊封于第二囊封材料中；以及在所述第一贯穿通路与所述第二层级装置裸片上方形成多个重布线，所述重布线电耦合到所述第一贯穿通路与所述第二层级装置裸片，所述虚设虚设裸片、所述第一层级装置裸片、所述第一囊封材料、所述第二层级装置裸片、以及所述第二囊封材料是复合晶片的一部分。
本发明的一些实施例是提供一种方法，其包括将挡片附接于载体上方，其中所述挡片是无集成电路装置；薄化所述挡片；将多个第一层级装置裸片附接到所述薄化的挡片；将多个第二层级装置裸片堆叠于所述第一层级装置裸片上方；形成电耦合到所述第一层级装置裸片的多个贯穿通路；在所述贯穿通路与所述第二层级装置裸片上方形成多个重布线并且将所述重布线电耦合到所述贯穿通路与所述第二层级装置裸片；以及进行裸片切割，以将所述挡片、所述第一层级装置裸片、以及所述第二层级装置裸片分离成为多个封装，所述多个封装各自包括所述挡片中的虚设虚设裸片、所述第一层级装置裸片中的一者、以及所述第二层级装置裸片中的一者。
本发明的一些实施例是提供一种封装，其包括虚设虚设裸片；第一层级装置裸片，位于所述虚设虚设裸片上方并且附接到所述虚设虚设裸片；第一囊封材料，囊封所述第一层级装置裸片；第二层级装置裸片，位于所述第一层级装置裸片上方；多个贯穿通路，重叠且电连接到所述第一层级装置裸片，其中所述贯穿通路与所述第二层级装置裸片同阶层；第二囊封材料，在其中囊封所述第二层级装置裸片与所述贯穿通路；以及多个重布线，位于所述贯穿通路与所述第二层级装置裸片上方并且电耦合到所述贯穿通路与所述第二层级装置裸片。
附图说明
为协助读者达到最佳理解效果，建议在阅读本发明实施例时同时参考附件图标及其详细文字叙述说明。请注意为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。
图1到10是根据一些实施例说明多重堆叠扇出封装的形成的中间阶段的剖面图。
图11A、11B以及12到14是根据一些实施例说明多重堆叠扇出封装的形成中的中间阶段的剖面图。
图15到21是根据一些实施例说明多重堆叠扇出装置的形成中的中间阶段的剖面图。
图22是根据一些实施例说明多重堆叠扇出封装的俯视图。
图23是根据一些实施例说明形成多重堆叠扇出封装的流程图。
具体实施方式
本发明提供了数个不同的实施方法或实施例，可用于实现本发明的不同特征。为简化说明起见，本发明实施例也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一特征如何在第二特征上或上方的叙述中，可能会包括某些实施例，其中第一特征与第二特征为直接接触，而叙述中也可能包括其它不同实施例，其中第一特征与第二特征中间另有其它特征，以致于第一特征与第二特征并不直接接触。此外，本发明中的各种范例可能使用重复的参考数字和/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与配置之间的关联性。
另外，本发明实施例在使用与空间相关的叙述词汇，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“顶”，“底”和类似词汇时，为便于叙述，其用法均在于描述图标中一个组件或特征与另一个(或多个)组件或特征的相对关系。除了图标中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同(旋转90度或其它方位)，而在本发明实施例所使用的这些空间相关叙述可以同样方式加以解释。
根据各种例示实施例，提供集成式多重堆叠扇出封装及其形成方法。说明形成多重堆叠释出封装的中间阶段。讨论一些实施例的一些变化。纵观各种图式与说明的实施例，相同的组件符号是用于表示相同的组件。
图1到10是根据一些实施例说明多重堆叠扇出封装的形成中的中间阶段的剖面图。图1到10所示的步骤也概示说明于图23所示的流程图200中。
参阅图1，晶片24是粘附到载体20。个别步骤是如图23所示的流程图中的步骤202所说明。根据本发明的一些实施例，载体20是玻璃载体。根据其它的实施例，载体20是由其它坚硬(rigid)的材料形成。可使用粘着膜22用于附接晶片24到载体20。晶片24可具有圆形俯视形状。在全文中，晶片24是指挡片(dummy wafer)，这是由于其可为不具有有源装置(例如晶体管与二极管)与无源装置(例如电阻器、电容器、以及电感)形成于其中的空白晶片。晶片24是由坚硬材料形成，其杨氏模数(Young's modulus)可等于或大于硅的杨氏模数(约165Gpa到约179GPa)。据此，挡片24的杨氏模式可等于或大于约165GPa。
此外，挡片24可具有良好的热传导性。挡片24的热传导性可接近(例如，大于百分之90的)上覆装置裸片中的半导体衬底(例如硅衬底)的热传导性。例如，硅具有等于约148W/(m*K)的热传导性，因而挡片24的热传导性可大于约135W/(m*K)或更高。由于挡片24具有高热传导性，因而改进所得结构中的散热。
根据本发明的一些实施例，挡片24是由金属或金属合金、半导体材料、或介电材料所形成。例如，当包含金属时，挡片24可由铜、铝、镍、或类似物形成时，并且因而根据一些实施例为金属薄膜/板。当由半导体材料形成时，晶片24可为硅晶片，其可为相同形式的晶片，其上形成有源装置。当由介电材料形成时，挡片24可由陶瓷形成。此外，挡片24的材料可为同构型的。例如，整个挡片24可由相同材料形成，其包含相同元素，并且在整个挡片24中，元素的原子比例是一致的。根据一些例示实施例，挡片24是由硅形成，具有p型或n型杂质掺杂于挡片24中。根据其它的实施例，挡片24中没有p型杂质与n型杂质掺杂于挡片24中。
参阅图2，例如，在研磨过程中，可薄化挡片24。个别步骤是如图23所示的过程流程中的步骤204所说明。挡片24的所得厚度T1够好，使得挡片24可对于后续步骤中所形成的上覆结构提供适当的机械支撑。
参阅图3，装置裸片26(包含26A与26B)是通过裸片附接膜(Die Attach Film，DAF)32粘附到挡片24。个别步骤是如图23所示的过程流程中的步骤206所说明。在全文中，装置裸片26是指第一层级装置裸片。DAF 32的边缘与装置裸片26的个别边缘共终端(co-terminus)(对齐)。根据本发明的一些实施例，装置裸片26为存储器裸片，其可为动态随机存取存储器(Dynamic Random Access Memory，DRAM)裸片、负-AND(Negative-AND，NAND)裸片、静态随机存取存储器(Static Random Access Memory，SRAM)裸片、双倍数据速度(Double-Data-Rate，DDR)裸片、或类似物。装置裸片26也可为逻辑设备裸片、或是集成式无源装置裸片(无有源装置于其中)。各个装置裸片26可为单一存储器裸片或是存储器裸片堆叠。再者，装置裸片26也包含半导体衬底25，其中在半导体衬底的顶部表面上，形成有源装置(未绘示)，例如晶体管与/或二极管。装置裸片26的背面，其也可为半导体衬底25的背面，接触DAF 32。
装置裸片26具有厚度T2，以及装置裸片26中的半导体衬底25具有厚度T3。根据一些实施例，挡片24的厚度T1等于或大于半导体衬底25的厚度T3。厚度T1也可等于或大于装置裸片26的厚度T2。挡片24具有对上覆结构提供机械支撑的功能。据此，挡片24的材料选为厚的且足够坚硬的。例如，挡片24的厚度T1理想是大于厚度T3或T2，以提供足够的机械支撑。
根据一些实施例，装置裸片26包含电连接体28，其具有金属柱或金属垫。电连接体28电耦合到装置裸片26内部的集成电路(未绘示)。电连接体28可为铜柱，并且也可包含其它传导性/金属材料，例如铝、镍、或类似者。根据本发明的一些例示实施例，电连接体28在介电层30中，介电层30的顶部表面高于电连接体28的顶部表面或与电连接体28的顶部表面共平面。介电层30进一步延伸到电连接体28之间的间隙。根据一些例示实施例，介电层30可由聚合物形成，例如聚苯并恶唑(PBO)或聚亚酰胺。
电连接体28可从个别装置裸片26的中心偏移。例如，左侧装置裸片26(标示为26A)的电连接体28位于装置裸片26A的左侧，而无电连接体28不是形成于接近装置裸片26A的中心就是在装置裸片26A的右侧上。另一方面，右侧装置裸片26(标示为26B)的电连接体位于装置裸片26B的右侧上，而无电连接体28不是形成于接近装置裸片26B的中心就是装置裸片26B的左侧上。
图4是根据一些实施例说明囊封材料33的囊封，其可为模塑料、塑封底胶填充(molding underfill)、树脂、或类似物。个别步骤是如图23所示的过程流程中的步骤208所说明。囊封材料33分散为液体，并且而后例如在热硬化过程中，被压缩与硬化。囊封材料33填充装置裸片26之间的间隙。在囊封过程之后，囊封材料33的顶部表面高于电连接体28的顶端。接着，进行平坦化步骤，例如机械研磨、化学机械抛光(CMP)以及/或二者的组合，以平坦化囊封材料33与电连接体28。
根据一些实施例，如图4所示，在装置裸片26与囊封材料33上方，形成介电层35。介电层35可由聚合物形成，例如PBO、聚亚酰胺、或类似物。而后，图案化介电层35，以暴露下方的电连接体28。接着，形成晶种层36。晶种层36可包含钛层以及位于钛层上方的铜层。晶种层36延伸到介电层35的开口中，以接触且电耦合到电连接体28。
图4到6进一步说明贯穿通路34的形成。个别步骤是如图23所示的过程流程中的步骤210所说明。参阅图4，在晶种层36上方，形成屏蔽层38，而后图案化屏蔽层38以形成开口40，经由所述开口40暴露晶种层36的一些部分。
如图5所示，经由镀，在开口40中形成贯穿通路34。而后，移除屏蔽层38，造成图6的结构。根据本发明的一些实施例，在移除屏蔽层38之后，以蚀刻过程移除未直接在贯穿通路34下方的晶种层36的部分。因而，晶种层36的剩余部分成为贯穿通路34的底部部分。在全文中，贯穿通路34是指突出高于介电层35的顶部表面的被镀材料的部分与晶种层36。延伸到介电层35中的被镀传导材料与晶种层被称为通路，其连接上覆的贯穿通路34到下方的电连接体28。
接着，参阅图7，装置裸片42经由DAF 44附接到介电层35，其中装置裸片42的背面附接到装置裸片26的前面。在全文中，装置裸片42被称为第二层级装置裸片。个别步骤是如图23所示的过程流程中的步骤212所说明。装置裸片42可包含包埋在个别介电层48中的电连接体46，其中介电层48可由聚合物形成，例如PBO、聚亚酰胺、BCB、或类似物。
装置裸片42可为DRAM裸片、NAND裸片、SRAM裸片、DDR裸片、或类似物。装置裸片42也可为逻辑设备裸片或集成式无源装置裸片(无有源装置于其中)。再者，装置裸片42与装置裸片26可为相同型式的裸片(例如，皆为DRAM裸片)，或是可为不同型式的裸片。如图7所示，第一层级装置裸片26可具有自个别裸片的中心偏移的电连接体28，因而第二层级装置裸片42可重叠装置裸片26。使用图7左侧上的装置裸片42作为范例，装置裸片42重叠个别下方的装置裸片26A的右部以及个别下方的装置裸片26B的左部。
在后续步骤中，在贯穿通路34与装置裸片42上，囊封囊封材料50，其可为模塑料、塑封底胶填充、树脂、或类似物。个别步骤是如图23所示的过程流程中的步骤214所说明。接着，进行平坦化步骤，例如机械研磨、CMP、或二者的组合，以平坦化囊封材料50与装置裸片42，因而暴露电连接体46与贯穿通路34。在所得的结构中，贯穿通路34穿过囊封材料50。
图8是说明介电层52与贯穿通路54的形成。个别步骤是如图23所示的过程流程中的步骤216所说明。在个别的形成过程中，先形成介电层52，而后图案化介电层52以暴露下方的电连接体46与贯穿通路34。介电层52可由PBO、聚亚酰胺、BCB、或类似物形成。接着，形成贯穿通路54。贯穿通路54的形成步骤可类似于图4、5与6所示的过程步骤，因而不再于本文中重述。
还如图8所示，装置裸片56经由DAF 58附接到介电层52。在本文中，装置裸片56被称为第三层级装置裸片。个别步骤是如图23所示的过程流程中的步骤216所说明。根据本发明的一些实施例，装置裸片56是芯片上系统(SoC)裸片。装置裸片56可为逻辑裸片，其可为中央处理单元(CPU)裸片、微控制单元(MCU)裸片、输入-输出(IO)裸片、基带(BB)裸片、或应用处理器(AP)裸片。虽未绘示，装置裸片56包含半导体衬底，其中在半导体衬底的顶部表面上，形成有源装置，例如晶体管与/或二极管。再者，在互连结构(未绘示)中，形成金属线与通路(未绘示)，其位于个别的半导体衬底上方，以互连装置裸片56中的集成电路装置。装置裸片56进一步包含包埋于个别介电层62中的电连接体60，其中电连接体60与介电层62的材料可分别类似于电连接体28与介电层30的材料。
参阅图9，在贯穿通路54与装置裸片56上，囊封囊封材料59，其可为模塑料、塑封底胶填充、树脂、或类似物。个别步骤是如图23所示的过程流程中的步骤218所说明。接着，进行平坦化，以平坦化囊封材料59与装置裸片56，因而暴露电连接体60与贯穿通路54。
再者，参阅图9，在囊封材料59、贯穿通路54、以及装置裸片56上方，形成一或多个介电层64与个别的重布线(RDL)66。根据本发明的一些实施例，介电层64是由聚合物形成，例如PBO、聚亚酰胺、BCB、或类似物。
RDL 66形成于介电层64中。个别步骤是如图23所示的过程流程中的步骤220所说明。RDL 66连接到个别下方的电连接体60与/或贯穿通路54。RDL 66也可连接一些电连接体60到贯穿通路54。RDL 66可包含金属迹线(金属线)与在金属迹线下方且连接到金属迹线的通路。根据本发明的一些实施例，经由镀过程形成RDL 66，其中各个RDL 66包含晶种层(未绘示)与位于所述晶种层上方的被镀的金属材料。晶种层与被镀的金属材料可由相同材料或不同材料形成。
图9根据本发明的一些例示实施例进一步说明电连接体68的形成。个别步骤是如图23所示的过程流程中的步骤220所说明。电连接体68电耦合到RDL 66、电连接体60、以及/或贯穿通路54。电连接体68的形成可包含置放焊球于RDL 66上方，而后回焊所述焊球。根据本发明的其它实施例，电连接体68的形成包含进行镀步骤以于RDL 66上方形成焊料区，而后回焊所述焊料区。电连接体68也可包含金属柱、或金属柱与焊料帽(solder cap)，其也可经由镀而形成。在全文中，在粘着模33上方的结构的部分是组合称为复合晶片70。
在后续步骤中，自复合晶片70脱离载体20。个别步骤是如图23所示的过程流程中的步骤222所示。切割复合晶片70分为多个封装72，其中封装72其中的一者如图10所示。个别步骤是如图23所示的过程流程中的步骤224所说明。
参阅图10，封装72是多层级(多重堆叠)封装，其包含两个层级、三个层级、或更多层级的装置裸片。再者，可有多层级的贯穿通路与囊封材料。挡片24与DAF 22被分别切割为虚设虚设裸片(dummy die)24'与DAF 22'。
图11到14是根据本发明的一些实施例说明多层级封装形成中的中间阶段的剖面图。除非特别说明，否则这些实施例中的组件的材料与形成方法是与图1到10所示实施例中以相同组件符号所标示的相同组件本质上相同。因此，可在图1到10所示实施例的讨论中找到关于图11A到14(以及图15到21)所示组件的形成过程与材料的细节。
图11A到14所示的实施例是类似于图1到10中的实施例，差别在于未使用载体，以及可经由直接接合而非经由DAF将第一层级装置裸片26接合到挡片24。图11A是说明装置裸片26接合到挡片24上。挡片24是厚晶片，其尚未被薄化。因此，根据一些实施例可不使用载体，然而也可使用载体。装置裸片26包含半导体衬底25，其可为硅衬底。根据本发明的一些实施例，衬底25的背面与挡片24直接接合，所述挡片24可为硅晶片。所述接合可形成Si-Si接合。图11B是根据其它实施例说明接合，其中形成氧化硅层23作为挡片24的顶部表面部分，例如经由挡片24的热氧化作用。装置裸片26的半导体衬底25经由熔融接合而接合到介电层23(其可为氧化硅层)。根据一些实施例，形成Si-O-Si以接合衬底25到介电层23。
根据这些实施例，后续过程步骤是类似于图4到9所示的过程步骤，并且所述过程与材料可参阅图4到9的实施例而找到。所得结构是如图12所示。在图12中，使用虚线说明介电层23，表示其可存在或不存在。因此，形成复合晶片70，其包含挡片24与上覆装置裸片、囊封材料、贯穿通路等。
图13是说明例如经由机械研磨薄化挡片24。在后续的步骤中，复合晶片70被切割为封装72，其中封装72中的一者如图14所示。
图15到21是根据本发明的一些实施例说明多层级封装形成中的中间阶段的剖面图。这些实施例类似于图1到10所示的实施例，差别在于使用分离的虚设虚设裸片(dummydie)取代使用挡片。
参阅图15，虚设虚设裸片24'经由DAF 22'而附接到载体20。虚设虚设裸片24'与个别下方的粘着膜22'预先切割为小片。虚设虚设裸片24'的材料可选自与挡片24相同的候选材料。根据一些实施例，通过切割挡片24而得到虚设虚设裸片24'，其可使用于图1到10所示的实施例中。载体10可具有圆形俯视图形，且虚设虚设裸片24'可配置为阵列。根据一些实施例，如图16、17、18与19所示的后续过程步骤是类似于图4到9所示的过程步骤，并且参阅图4到9所示的实施例可找到个别的过程与材料。所得结构是如图20所示。在图20中，在后续内容中将在载体20上方的结构的部分组合称为复合晶片70。
接着，自复合晶片70脱离载体20，而后在复合晶片70上进行裸片切割。在所得到的封装72中，如图21所示，囊封材料33延伸到低于虚设虚设裸片24'的底部表面的阶层，并且包围虚设虚设裸片24'。囊封材料33也可包围DAF 22'。根据本发明的一些实施例，囊封材料33的底部表面与DAF 22'的底部表面共平面。根据一些实施例，在脱离载体20之后以及裸片切割之前，进行背侧研磨以移除粘着剂22'，因而可暴露虚设虚设裸片24'。在所得到的封装72中，囊封材料33的底部表面与虚设虚设裸片24'的底部表面共平面。
图22是根据一些实施例说明封装72的俯视图。囊封材料33包围第一层级装置裸片26，并且延伸到装置裸片26A与26B之间的间隙中。囊封材料50包围第二层级装置裸片(或装置裸片)42以及贯穿通路34。囊封材料56包围第三层级装置裸片(或装置裸片)56以及贯穿通路54。当采用图1到14所示的实施例时，在所得到的封装72中，虚设虚设裸片24'一直延伸到封装72的边缘。因此，虚设虚设裸片24'的边缘与囊封材料33、50与59的边缘共终端。或者，当采用图15到21所示的实施例时，在所得到的封装72中，虚设虚设裸片24'延伸超出装置裸片26、42与56的边缘，并且虚设虚设裸片24'的边缘未达到封装72的边缘。
本发明的实施例具有一些有利的特征。为了符合严苛的应用需求，例如行动应用，即使可有多层级的装置裸片，多重堆叠封装可变得非常薄。因而薄的多重堆叠封装受到翘曲。当使用细长的装置裸片(是指图22中的装置裸片26的俯视形状)时，所述翘曲更加恶化。因此，在多重堆叠封装中加入坚硬的虚设虚设裸片，以提供机械支撑，因而减少翘曲。所述虚设虚设裸片也由具有良好热传导性的材料所形成，因而所述虚设虚设裸片可轻易将热传导出封装外，并且改进多重堆叠封装的散热。
根据本发明的一些实施例，方法包含附接第一层级装置裸片到虚设虚设裸片，囊封所述第一层级装置裸片于第一囊封材料中，形成贯穿通路于所述第一层级装置裸片上方，所述贯穿通路电耦合到所述第一层级装置裸片，附接第二层级装置裸片于所述第一层级装置裸片上方，以及囊封所述贯穿通路与所述第二层级装置裸片于第二囊封材料中。在所述贯穿通路与所述第二层级装置裸片上方形成重布线，所述重布线电耦合到所述贯穿通路与所述第二层级装置裸片。所述虚设虚设裸片、所述第一层级装置裸片、所述第一囊封材料、所述第二层级装置裸片、以及所述第二囊封材料形成复合晶片的部分。
根据本发明的一些实施例，方法包含附接挡片于载体上方。所述挡片是无集成电路装置。所述方法进一步包含薄化所述挡片，附接第一层级装置裸片到所述薄化的挡片，堆叠第二层级装置裸片于所述第一层级装置裸片上方，形成贯穿通路电耦合到所述第一层级装置裸片，以及形成重布线于所述贯穿通路与所述第二层级装置裸片上方并且所述重布线电耦合到所述贯穿通路与所述第二层级装置裸片。进行裸片切割，以分离所述挡片、所述第一层级装置裸片、以及第二层级装置裸片成为多个封装。所述多个封装各自包含于所述挡片中的虚设虚设裸片、所述第一层级装置裸片其中的一者、以及所述第二层级装置裸片其中的一者。
根据本发明的一些实施例，封装包含虚设虚设裸片、第一层级装置裸片于所述虚设虚设裸片上方并且附接到所述虚设虚设裸片、囊封所述第一层级装置裸片的第一囊封材料、位于所述第一层级装置裸片上方的第二层级装置裸片，以及重叠于所述第一层级装置裸片上方并且电连接到所述第一接装置裸片的多个贯穿通路。所述多个贯穿通路与第二层级装置裸片同阶层。第二囊封材料囊封所述第二层级装置裸片与所述多个贯穿通路于其中。重布线位于所述多个贯穿通路与所述第二层级装置裸片上方并且电耦合到所述多个贯穿通路与所述第二层级装置裸片。
前述内容概述一些实施方式的特征，因而所属领域的技术人员可更加理解本发明实施例的各方面。所属领域的技术人员应理解可轻易使用本发明实施例作为基础，用于设计或修饰其它过程与结构而实现与本申请案所述的实施例具有相同目的与/或达到相同优点。所属领域的技术人员也应理解此均等架构并不脱离本发明实施例揭示内容的精神与范围，并且所属领域的技术人员可进行各种变化、取代与替换，而不脱离本发明实施例的精神与范围。
符号说明
20 载体
22 粘着膜
22' 裸片附接膜
23 介电层
24 晶片
24' 虚设虚设裸片
25 半导体衬底
26 装置裸片
26A 装置裸片
26B 装置裸片
28 电连接体
30 介电层
32 裸片附接膜
33 囊封材料
35 介电层
36 晶种层
38 屏蔽层
40 开口
42 装置裸片
44 裸片附接膜
46 电连接体
48 介电层
50 囊封材料
52 介电层
54 贯穿通路
56 装置裸片
58 裸片附接膜
59 囊封材料
60 电连接体
62 介电层
64 介电层
66 重布线
68 电连接体
70 晶片
72 封装

Claims (25)

1.一种封装方法，其包括：
将第一第一层级装置裸片和第二第一层级装置裸片附接到虚设裸片；
将所述第一第一层级装置裸片和所述第二第一层级装置裸片囊封于第一囊封材料中；
形成多个第一贯穿通路，其中所述第一贯穿通路包括从所述第一第一层级装置裸片的第一部分中的金属垫生长的贯穿通路；
附接第二层级装置裸片，所述第二层级装置裸片包括与所述第一第一层级装置裸片重叠的第一部分和与所述第二第一层级装置裸片重叠的第二部分；
将所述第一贯穿通路与所述第二层级装置裸片囊封于第二囊封材料中，其中囊封所述第一第一层级装置裸片和所述第二第一层级装置裸片，以及囊封所述第一贯穿通路和所述第二层级装置裸片是单独的囊封过程；以及
在所述第一贯穿通路与所述第二层级装置裸片上方形成多个重布线，所述重布线电耦合到所述第一贯穿通路与所述第二层级装置裸片，所述虚设裸片、所述第一第一层级装置裸片、所述第二第一层级装置裸片、所述第一囊封材料、所述第二层级装置裸片、以及所述第二囊封材料是复合晶片的一部分。
2.根据权利要求1所述的封装方法，进一步包括：
在附接所述第一第一层级装置裸片之前，将所述虚设裸片附接到载体，其中所述虚设裸片是无有源装置和无源装置的空白裸片；以及
在形成所述重布线之后，从所述虚设裸片将所述载体脱离。
3.根据权利要求1所述的封装方法，其中所述虚设裸片是未切割挡片的一部分，且所述方法进一步包括：
薄化所述未切割的挡片，所述第一第一层级装置裸片附接到所述薄化的未切割挡片中的所述虚设裸片；以及
将所述复合晶片成切割为多个封装，所述薄化的挡片被切割为多个虚设裸片，其中所述多个虚设裸片包括所述虚设裸片。
4.根据权利要求1所述的封装方法，其中所述虚设裸片是分离的裸片，且所述方法进一步包括切割所述复合晶片，以形成包括所述虚设裸片的封装，其中所述虚设裸片的边缘与所述封装的个别最近边缘相隔。
5.根据权利要求1所述的封装方法，其中所述虚设裸片是由同质材料形成。
6.根据权利要求1所述的封装方法，其中所述虚设裸片包括硅，且是无有源装置、无源装置和传导线的空白裸片。
7.根据权利要求1所述的封装方法，其中所述虚设裸片包括空白金属板或空白介电板。
8.根据权利要求1所述的封装方法，进一步包括：
在所述第一第一层级装置裸片与所述第一贯穿通路上方形成多个第二贯穿通路并且将所述第二贯穿通路电耦合到所述第一第一层级装置裸片与所述第一贯穿通路；
将第三层级装置裸片附接于所述第二层级装置裸片上方；以及
将所述第二贯穿通路与所述第三层级装置裸片囊封于第三囊封材料中，其中所述重布线形成于所述第三囊封材料上方。
9.一种封装方法，其包括：
将挡片附接于载体上方，其中所述挡片是无集成电路装置；
薄化所述挡片；
将多个第一层级装置裸片附接到所述薄化的挡片，其中所述第一层级装置裸片包括第一第一层级装置裸片和第二第一层级装置裸片；
将多个第二层级装置裸片堆叠于所述第一层级装置裸片上方，其中所述多个第二层级装置裸片中的一者包括与所述第一第一层级装置裸片重叠的第一部分和与所述第二第一层级装置裸片重叠的第二部分；
形成电耦合到所述第一层级装置裸片的多个贯穿通路，其中所述贯穿通路包括从所述第一第一层级装置裸片的一部分中的金属垫生长的贯穿通路；
在所述贯穿通路与所述第二层级装置裸片上方形成多个重布线并且所述重布线电耦合到所述贯穿通路与所述第二层级装置裸片；以及
进行裸片切割，以将所述挡片、所述第一层级装置裸片、以及所述第二层级装置裸片分离成为多个封装，所述多个封装中的每一者包括所述挡片中的虚设裸片、所述第一层级装置裸片中的一者、以及所述第二层级装置裸片中的一者。
10.根据权利要求9所述的封装方法，其进一步包括：
将所述第一层级装置裸片囊封于第一囊封材料中；
在所述第一囊封材料与所述第一层级装置裸片上方形成介电层；以及
将所述第二层级装置裸片与所述贯穿通路囊封于第二囊封材料中，其中所述第二囊封材料位于所述介电层上方。
11.根据权利要求9所述的封装方法，其进一步包括：
在附接所述第一层级装置裸片之前，将所述挡片附接到载体，所述薄化是在所述挡片附接到所述载体之后进行；以及
在形成所述重布线之后，从所述挡片将所述载体脱离。
12.根据权利要求9所述的封装方法，其中所述挡片是由同质材料形成。
13.根据权利要求9所述的封装方法，其中所述挡片包括硅，且所述挡片无有源装置、无源装置和传导线。
14.根据权利要求9所述的封装方法，其中所述挡片包括金属板或空白介电板。
15.根据权利要求9所述的封装方法，其中所述挡片是无传导迹线。
16.一种封装体，其包括：
虚设裸片；
第一层级装置裸片，位于所述虚设裸片上方并且附接到所述虚设裸片；
第一囊封材料，囊封所述第一层级装置裸片；
第二层级装置裸片，位于所述第一层级装置裸片上方；
多个贯穿通路，重叠且电连接到所述第一层级装置裸片，其中所述贯穿通路与所述第二层级装置裸片同层级；
第二囊封材料，在其中囊封所述第二层级装置裸片与所述贯穿通路；以及
多个重布线，位于所述贯穿通路与所述第二层级装置裸片上方并且电耦合到所述贯穿通路与所述第二层级装置裸片。
17.根据权利要求16所述的封装体，其中所述虚设裸片包括硅。
18.根据权利要求16所述的封装体，其中所述虚设裸片包括金属。
19.根据权利要求16所述的封装体，其中所述第一层级装置裸片直接接合到所述虚设裸片而无黏着膜在其间。
20.根据权利要求16所述的封装体，其中所述第一囊封材料包括一部分，其包围所述虚设裸片，并且所述第一囊封材料的所述一部分与所述虚设裸片齐平。
21.一种封装方法，其包括：
将挡片附接于载体上方；
薄化所述挡片；
将第一第一层级装置裸片和第二第一层级装置裸片附接到经薄化的所述挡片；
将所述第一第一层级装置裸片和所述第二第一层级装置裸片囊封于第一囊封材料中；
将第二层级装置裸片堆叠于所述第一第一层级装置裸片和所述第二第一层级装置裸片上方，其中所述第二层级装置裸片与所述第一第一层级装置裸片和所述第二第一层级装置裸片中每一者的第一部分重叠；
形成第一贯穿通路，其与所述第一第一层级装置裸片和所述第二第一层级装置裸片中每一者的第二部分重叠；
将所述第二层级装置裸片和所述第一贯穿通路囊封于第二囊封材料中；
将第三层级装置裸片堆叠于所述第二层级装置裸片上方，其中所述第三层级装置裸片与所述第二层级装置裸片的一部分重叠；
形成第二贯穿通路，其与所述第二层级装置裸片的一部分重叠；
将所述第三层级装置裸片和所述第二贯穿通路囊封于第三囊封材料中；
形成位于所述第二贯穿通路与所述第三层级装置裸片上方的重布线，且所述重布线电耦合到所述第二贯穿通路与所述第三层级装置裸片。
22.根据权利要求21所述的封装方法，其中所述挡片由同质材料形成，所述挡片没有有源装置、无源装置和传导线。
23.根据权利要求21所述的封装方法，其中所述第一第一层级装置裸片和所述第二第一层级装置裸片通过粘着膜附接至所述挡片。
24.根据权利要求21所述的封装方法，其中所述挡片无传导迹线。
25.根据权利要求21所述的封装方法，其进一步包括将所述载体从所述挡片脱离。
CN201611135570.7A 2016-01-06 2016-12-09 使用热与机械强化层的装置及其制造方法 Active CN106952831B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662275550P 2016-01-06 2016-01-06
US62/275,550 2016-01-06
US15/058,818 US9984998B2 (en) 2016-01-06 2016-03-02 Devices employing thermal and mechanical enhanced layers and methods of forming same
US15/058,818 2016-03-02

Publications (2)

Publication Number Publication Date
CN106952831A CN106952831A (zh) 2017-07-14
CN106952831B true CN106952831B (zh) 2020-01-03

Family

ID=59226782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611135570.7A Active CN106952831B (zh) 2016-01-06 2016-12-09 使用热与机械强化层的装置及其制造方法

Country Status (3)

Country Link
US (5) US9984998B2 (zh)
CN (1) CN106952831B (zh)
TW (1) TWI648817B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10204884B2 (en) * 2016-06-29 2019-02-12 Intel Corporation Multichip packaging for dice of different sizes
US11469215B2 (en) 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
DE112016007295T5 (de) * 2016-10-01 2019-06-19 Intel Corporation Elektronisches bauelementgehäuse
US10074633B2 (en) 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US10163802B2 (en) 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US20180166417A1 (en) * 2016-12-13 2018-06-14 Nanya Technology Corporation Wafer level chip-on-chip semiconductor structure
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
WO2019066987A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF MULTIPLE MATERIALS WITH DIMENSION TOLERANCE
TWI647808B (zh) * 2017-11-13 2019-01-11 旺宏電子股份有限公司 無銲墊外扇晶粒堆疊結構及其製作方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10510705B2 (en) * 2017-12-29 2019-12-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a second encapsulant extending in a cavity defined by a first encapsulant
US10622073B2 (en) * 2018-05-11 2020-04-14 Texas Instruments Incorporated Integrated circuit including vertical capacitors
US10622321B2 (en) * 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
US10811404B2 (en) * 2018-05-31 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11469206B2 (en) * 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
US10651131B2 (en) 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
US11004803B2 (en) * 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US10978424B2 (en) * 2018-08-03 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10825796B2 (en) * 2018-10-22 2020-11-03 Nanya Technology Corporation Semiconductor package and method for manufacturing the same
US10658258B1 (en) * 2019-02-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package and method of forming the same
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
DE102019128274A1 (de) 2019-05-30 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package-in-Package-gebildetes System
US11189599B2 (en) 2019-05-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. System formed through package-in-package formation
US11195816B2 (en) * 2019-07-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same
DE102020106459B4 (de) 2019-08-30 2023-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Chip-package-struktur mit formungsschicht und verfahren zu deren bildung
US11694984B2 (en) * 2019-08-30 2023-07-04 Advanced Semiconductor Engineering, Inc. Package structure including pillars and method for manufacturing the same
KR102643424B1 (ko) 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
US11227837B2 (en) * 2019-12-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN115274598A (zh) * 2021-02-01 2022-11-01 长江存储科技有限责任公司 扇出型芯片堆叠封装结构及其制造方法
CN117080216A (zh) 2021-02-05 2023-11-17 长江存储科技有限责任公司 倒装芯片堆叠结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931102A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装的方法
CN103077933A (zh) * 2011-10-26 2013-05-01 马克西姆综合产品公司 三维的芯片到晶圆级集成
TW201533810A (zh) * 2014-01-16 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 半導體元件之封裝方法、封裝半導體元件及其設計方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US8306033B2 (en) * 2005-03-31 2012-11-06 At&T Intellectual Property I, L.P. Methods, systems, and computer program products for providing traffic control services
JP5143451B2 (ja) 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
TWI371847B (en) 2007-10-31 2012-09-01 Chipmos Technologies Inc Cdim stacked structure and the forming method thereof
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US7855455B2 (en) * 2008-09-26 2010-12-21 International Business Machines Corporation Lock and key through-via method for wafer level 3 D integration and structures produced
TWI539568B (zh) 2010-02-10 2016-06-21 精材科技股份有限公司 電子元件封裝體及其製造方法
JP5327654B2 (ja) * 2010-03-18 2013-10-30 マーベル ワールド トレード リミテッド インタポーザを備える装置および方法
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8354297B2 (en) * 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130087915A1 (en) * 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
WO2013141222A1 (ja) * 2012-03-19 2013-09-26 Jsr株式会社 レジストパターン形成方法及びフォトレジスト組成物
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9263394B2 (en) * 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9064718B1 (en) * 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
DE102015121044B4 (de) * 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931102A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装的方法
CN103077933A (zh) * 2011-10-26 2013-05-01 马克西姆综合产品公司 三维的芯片到晶圆级集成
TW201533810A (zh) * 2014-01-16 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 半導體元件之封裝方法、封裝半導體元件及其設計方法

Also Published As

Publication number Publication date
US11469218B2 (en) 2022-10-11
US20210035953A1 (en) 2021-02-04
US10347606B2 (en) 2019-07-09
US9984998B2 (en) 2018-05-29
US20190326259A1 (en) 2019-10-24
US20180277520A1 (en) 2018-09-27
CN106952831A (zh) 2017-07-14
TWI648817B (zh) 2019-01-21
US20220359470A1 (en) 2022-11-10
TW201725659A (zh) 2017-07-16
US20170194292A1 (en) 2017-07-06
US10811394B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
US12080615B2 (en) Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
CN109427745B (zh) 半导体结构及其制造方法
US10867897B2 (en) PoP device
US10090253B2 (en) Semiconductor package
US9530758B2 (en) 3D integrated circuit package with through-mold first level interconnects
US9806059B1 (en) Multi-stack package-on-package structures
CN106558573A (zh) 半导体封装结构及形成该半导体封装结构的方法
CN111799228B (zh) 形成管芯堆叠件的方法及集成电路结构
TW201906127A (zh) 半導體封裝及其製造方法
US20240038626A1 (en) Semiconductor package and manufacturing method thereof
CN114823366A (zh) 封装件及其形成方法
US12087737B2 (en) Method of forming chip package having stacked chips
CN112420530B (zh) 封装件及其形成方法
US20240038649A1 (en) Semiconductor device package and methods of formation
CN118610097A (zh) 封装装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant