CN112420530B - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN112420530B
CN112420530B CN202011352638.3A CN202011352638A CN112420530B CN 112420530 B CN112420530 B CN 112420530B CN 202011352638 A CN202011352638 A CN 202011352638A CN 112420530 B CN112420530 B CN 112420530B
Authority
CN
China
Prior art keywords
chip
layer
coupler
package
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011352638.3A
Other languages
English (en)
Other versions
CN112420530A (zh
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202011352638.3A priority Critical patent/CN112420530B/zh
Publication of CN112420530A publication Critical patent/CN112420530A/zh
Application granted granted Critical
Publication of CN112420530B publication Critical patent/CN112420530B/zh
Priority to KR1020210163989A priority patent/KR102573578B1/ko
Priority to US17/535,984 priority patent/US11973061B2/en
Priority to US17/535,987 priority patent/US20220173075A1/en
Priority to TW110144186A priority patent/TWI826871B/zh
Priority to US17/535,985 priority patent/US20220173074A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate

Abstract

本发明实施例提供了一种形成封装件的方法，所述方法包括：在载体的上方放置第一芯片层，所述第一芯片层包括正面朝上的多个第一芯片；在所述第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝上的多个第二芯片和多个芯片联接器，其中所述多个第二芯片和所述多个芯片联接器的上方表面具有多个第一凸点；在所述载体的上方对所述第一芯片层和所述第二芯片层进行模塑处理以形成塑封结构；对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；在所述第二芯片层的上方添加重布线层和多个第二凸点；去除所述载体以形成封装件主体；以及分割所述封装件主体以形成多个所述封装件。

Description

封装件及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种封装件及其形成方法。
背景技术
目前，半导体集成电路所需的功能越来越多，所需的计算速度越来越快，在这种形势下，业界已经开始在芯片堆叠技术的研发上增加投入，以探索在芯片堆叠技术中更有效的解决方案。然而，传统的晶圆级封装(WLP)技术无法实现芯片的堆叠。而在传统的芯片堆叠技术中，堆叠大多是在最终组装中完成的，并且需要利用硅片通孔(TSV，ThroughSilicon Via)、玻璃基板通孔(TGV，Through Glass Via)、塑封层通孔(TMV，Through MoldVia)或者引线键合(Wire-bond)等技术来实现堆叠芯片间的竖直联接。传统堆叠技术的封装工艺较复杂并且成本较高。
发明内容
本发明实施例提供一种形成封装件的方案，该封装件包含堆叠的多个芯片。
本发明的一个方面提供了一种形成封装件的方法，所述方法包括：在载体的上方放置第一芯片层，所述第一芯片层包括正面朝上的多个第一芯片；在所述第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝上的多个第二芯片和多个芯片联接器，其中所述多个第二芯片和所述多个芯片联接器的上方表面具有多个第一凸点；在所述载体的上方对所述第一芯片层和所述第二芯片层进行模塑处理以形成塑封结构；对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；在所述第二芯片层的上方添加重布线层和多个第二凸点；去除所述载体以形成封装件主体；以及分割所述封装件主体以形成多个所述封装件。
多个芯片联接器可以是有源联接器件或无源联接器件。
多个芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
封装件可以包括第一芯片、第二芯片和被分割的芯片联接器，其中，所述第二芯片被放置在所述第一芯片的上方并且所述被分割的芯片联接器被组装在所述第一芯片的上方，其中，所述第二芯片能够通过至少一个第一凸点、所述重布线层和所述被分割的芯片联接器电联接至所述第一芯片。
本发明的另一个方面提供了一种形成封装件的方法，所述方法包括：在载体的上方放置第一芯片层，所述第一芯片层包括正面朝上的多个第一芯片；在所述第一芯片层的上方放置并组装至少一个第二芯片层，每个第二芯片层包括正面朝上的多个第二芯片以及多个第一芯片联接器；在所述至少一个第二芯片层上放置并组装第三芯片层，所述第三芯片层包括正面朝上的多个第三芯片以及多个第二芯片联接器，其中所述多个第三芯片和所述多个第二芯片联接器的上方表面具有多个第一凸点；在所述载体的上方对所述第一芯片层、所述至少一个第二芯片层和所述第三芯片层进行模塑处理以形成塑封结构；对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；在所述第三芯片层的上方添加重布线层和多个第二凸点；去除所述载体以形成封装件主体；以及分割所述封装件主体以形成多个所述封装件。
多个第一芯片联接器可以是有源联接器件或无源联接器件，并且多个第二芯片联接器可以是有源联接器件或无源联接器件。
多个第一芯片联接器和多个第二芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
封装件可以包括第一芯片、至少一个第二芯片、第三芯片、至少一个被分割的第一芯片联接器和被分割的第二芯片联接器；所述至少一个被分割的第一芯片联接器可以被组装在所述被分割的第二芯片联接器的下方，所述至少一个第二芯片可以被放置在所述第一芯片的上方，所述第三芯片可以被放置在所述至少一个第二芯片的上方；所述第一芯片能够通过所述至少一个被分割的第一芯片联接器、所述被分割的第二芯片联接器电联接至所述至少一个第二芯片；所述第一芯片能够通过所述至少一个被分割的第一芯片联接器、所述被分割的第二芯片联接器、至少一个第一凸点和所述重布线层电联接至所述第三芯片；并且所述至少一个第二芯片能够通过所述被分割的第二芯片联接器、所述至少一个第一凸点和所述重布线层电联接至所述第三芯片，或者所述至少一个第二芯片能够通过所述至少一个被分割的第一芯片联接器、所述被分割的第二芯片联接器、所述至少一个第一凸点和所述重布线层电联接至所述第三芯片。
多个第二芯片联接器可以与堆叠在其下的所述多个第一芯片联接器能够一体成型。
多个第二芯片联接器可以与堆叠在其下的所述多个第一芯片联接器在水平方向上的面积不同。
本发明的又一方面提供了一种封装件，包括：重布线层，其包括第一侧和第二侧；多个第一凸点，其设置在所述重布线层的第一侧；第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；芯片联接器，其放置并组装在所述重布线层的第二侧上，并且分别水平地放置并组装在所述第一芯片的侧面；多个第二凸点，其设置在所述第一芯片和所述重布线层之间，并且设置在所述芯片联接器和所述重布线层之间；以及第二芯片，其分别包括正面和背面，在所述第一芯片的背面和所述第一芯片联接器的上方放置并组装正面朝下的所述第二芯片，其中，所述封装件被模塑处理成塑封结构，其中，所述第一芯片和所述芯片联接器通过所述多个第二凸点组装在所述重布线层的第二侧上。
所述第二芯片可以通过所述联接器、至少一个第二凸点和所述重布线层电联接至所述第一芯片。
所述芯片联接器可以是有源联接器件或无源联接器件。
所述芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
本发明的又一方面提供了一种封装件，包括：重布线层，其包括第一侧和第二侧；多个第一凸点，其设置在所述重布线层的第一侧；第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；第一芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的侧面；多个第二凸点，其设置在所述第一芯片和所述重布线层之间，并且设置在所述第一芯片联接器和所述重布线层之间；至少一个第二芯片联接器，其放置并组装在所述第一芯片联接器的上方；至少一个第二芯片，其包括正面和背面，所述至少一个第二芯片正面朝下地放置在所述第一芯片的背面并组装在所述第一芯片联接器的上方；以及第三芯片，其放置在所述至少一个第二芯片的背面的上方并组装在所述至少一个第二芯片联接器的上方，其中，所述封装件被模塑处理成塑封结构，其中，所述第一芯片和所述第一芯片联接器通过所述多个第二凸点组装在所述重布线层的第二侧上。
所述至少一个第二芯片能够通过所述第一芯片联接器、至少一个第二凸点和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器、至少一个第二凸点和所述重布线层电联接至所述第一芯片；其中，所述第三芯片能够通过所述至少一个第二芯片联接器和所述第一芯片联接器电联接至所述至少一个第二芯片，或者所述第三芯片能够通过所述至少一个第二芯片联接器电联接至所述至少一个第二芯片；其中，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器、所述至少一个第二凸点和所述重布线层电联接至所述第一芯片。
所述第一芯片联接器可以是有源联接器件或无源联接器件，并且所述至少一个第二芯片联接器可以是有源联接器件或无源联接器件。
所述多个第一芯片联接器和所述至少一个第二芯片联接器可以被设置成在竖直方向上包含至少一个通孔。
所述至少一个第二芯片联接器可以与堆叠在其下的所述第一芯片联接器能够一体成型。
所述至少一个第二芯片联接器可以与堆叠在其下的所述第一芯片联接器在水平方向上的面积不同。
本发明的实施例利用芯片联接器和一站式的WLP工艺实现芯片的堆叠，无需在功能芯片中使用TSV等垂直联接芯片的技术。因此，降低了三维多层芯片封装的复杂度和制造成本。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了根据本发明实施例的形成封装件的方法的流程图。
图2至4示出了形成根据本发明第一实施例的封装件的剖面示意图。
图5至7示出了形成根据本发明第二实施例的封装件的剖面示意图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”、“在…上方”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。另外，在本文中，术语“组装”是指在各个电子器件之间实现电路联接。术语“芯片”可以指各种类型的芯片，例如逻辑芯片、储存芯片等。
图1示出了根据本发明实施例的形成封装件的方法的流程图。在该方法中包括如下四个步骤：
步骤100：在载体上放置并组装芯片层。
步骤200：对芯片层进行模塑处理以形成塑封结构。
步骤300：对塑封结构进行减薄处理并且在塑封结构上方添加重布线层和凸点。
步骤400：去除载体以形成封装件主体并且分割封装件主体以形成封装件。
在一些实施例中，载体是表面平整度很高的部件，可以将至少一个芯片层堆叠在载体上。在对芯片层进行模塑处理后，可以在载体上形成塑封结构。在一些实施例中，用于模塑处理的材料可以包括添加或没有添加硅基或玻璃填料的环氧树脂、有机聚合物或其它化合物为原料的固体或者液体塑封材料。
在一些实施例中，去除载体的步骤和分割封装件主体的步骤是晶圆级封装(WLP)中已知的步骤。
下面将基于上述方法并参照各个附图说明本发明的各个实施例。
图2至4示出了形成根据本发明第一实施例的封装件的剖面示意图。
图2示出了针对封装结构实施步骤100和步骤200的剖面示意性图。
如图2所示，在载体10上放置了两个芯片层。第一芯片层包括多个第一芯片11。第二芯片层包括多个第二芯片12和多个芯片联接器13。第二芯片层组装在第一芯片层上。在一些实施例中，每个芯片联接器13组装在两个第一芯片11上，而将第二芯片12放置在第一芯片11上。芯片包括正面和背面。在本领域中，具有例如凸点的表面被认为是正面。在一些实施例中，第一芯片11和第二芯片12是正面朝上放置的。
多个第二芯片12和多个芯片联接器13的上方表面可以设置有多个第一凸点14。在一些实施例中，多个第一凸点14可以是金属柱的形式(例如铜柱)。
在本文中，芯片联接器可以用于电联接不同的电子器件，所述电子器件例如包括芯片、重布线层和其他芯片联接器等各种器件；芯片联接器所联接的电子器件通常不与芯片联接器处于相同的芯片层中。在一些实施例中，芯片联接器可以由玻璃或硅等材料制成。在一些实施例中，芯片联接器可以是有源联接器件或无源联接器件。例如，芯片联接器在竖直方向上可以具有若干通孔16。可以在通孔16中填充导电介质。在一些实施例中，芯片联接器的上表面和下表面上都可以设置导电线路，从而在一个表面上使不同的通孔电联接。
在本文中，在不同的芯片层之间还可以设置粘合点(adhesive dot)，如在图2中所示的粘合点19。粘合点用于隔离和固定不同的芯片层。在一些实施例中，粘合点由非导电介质制成。在一些实施例中，将省略对粘合点的说明。
如图2所示，在载体10上的第一芯片层和第二芯片层已被模塑处理，从而形成了塑封结构15。
图3示出了针对封装结构实施步骤300和步骤400的剖面示意性图。
在一些实施例中，可以对塑封结构15进行减薄处理，以暴露出多个第一凸点14。然后，在第二芯片层上添加重布线层17而使多个第一凸点14与重布线层17电联接，并且在重布线层17上添加多个第二凸点18。接着，去除载体10以形成封装件主体。最后，沿图3中示出的虚线分割封装件主体以形成如图4所示的封装件。
在另一些实施例中，可以先去除载体10，而后对塑封结构15进行减薄处理，以暴露出多个第一凸点14。然后，在第二芯片层上添加重布线层17而使多个第一凸点14与重布线层17电联接，并且在重布线层17上添加多个第二凸点18以形成封装件主体。最后，沿图3中示出的虚线分割封装件主体以形成如图4所示的封装件。请注意，图3所示出的虚线仅仅是示意性的，并且对封装件主体的分割操作也并不仅沿着图3所示出的虚线。
图4示出了根据本发明第一实施例的封装件的剖面示意性图。
与图3的封装件主体相比，如图4所示的单个封装件旋转了180度。此时，该封装件包括多个第一凸点14、多个第二凸点18、重布线层17、一个第一芯片11，一个第二芯片12和一个被分割的芯片联接器13。
对于该封装件，第二芯片12可以通过至少一个第一凸点14、重布线层17和被分割的芯片联接器13电联接至第一芯片11。
当然，在不改变该封装件中的各部件之间的联接关系的前提下，各个芯片和芯片联接器的称谓可以并非如上所定义的，例如，可以将第一芯片和第二芯片的称谓互相交换。
图5至7示出了形成根据本发明第二实施例的封装件的剖面示意图。
如图5所示，在载体20上放置了三个芯片层。第一芯片层包括多个第一芯片21。第二芯片层包括多个第二芯片22和多个第一芯片联接器27。
第三芯片层包括多个第三芯片23和多个第二芯片联接器26。
可以首先将多个第一芯片21放置在载体10上，然后多个第二芯片22和多个第一芯片联接器27放置并组装在第一芯片11上，最后将多个第三芯片23和多个第二芯片联接器26放置并组装在多个第二芯片22和多个第一芯片联接器27上。在一些实施例中，第一芯片21、第二芯片22和第三芯片23是正面朝上放置的。
在一些实施例中，如图5至7所示的封装结构可以包含多个第二芯片层。多个第二芯片层中的每一层都包含多个第二芯片和多个第一芯片联接器。多层第二芯片联接器可以堆叠在第二芯片联接器26下。在一些实施例中，在由多层第一芯片联接器和第二芯片联接器26形成的堆叠中，每层芯片联接器在水平方向上的面积可以不完全相同。例如，在由多层第一芯片联接器27和第二芯片联接器26形成的堆叠中，任一层中的芯片联接器在水平方向上的面积可以比在该芯片联接器下方的芯片联接器在水平方向上的面积小或大。例如，由各个芯片层中的芯片联接器所形成的堆叠可以具有阶梯形、金字塔形、倒阶梯形或倒金字塔形等。在一些实施例中，由各个芯片层中的芯片联接器所形成的堆叠可以是一体成型的。
多个第三芯片23和多个第二芯片联接器26的上方表面可以设置有多个第一凸点24。在一些实施例中，多个第一凸点24可以是金属柱的形式(例如铜柱)。
如图5所示，在载体10上的第一芯片层和第二芯片层已被模塑处理，从而形成了塑封结构15。
图6示出了针对封装结构实施步骤300和步骤400的剖面示意性图。
在一些实施例中，可以对塑封结构25进行减薄处理，以暴露出多个第一凸点24。然后，在第三芯片层上添加重布线层28而使多个第一凸点24与重布线层28电联接，并且在重布线层28上添加多个第二凸点29。接着，去除载体20以形成封装件主体。最后，分割封装件主体以形成如图7所示的封装件。请注意，在本发明的第二实施例中对封装件主体所实施的分割操作可以参考本发明的第一实施例的相关内容。
在另一些实施例中，可以先去除载体20，而后对塑封结构25进行减薄处理，以暴露出多个第一凸点24。然后，在第三芯片层上添加重布线层28而使多个第一凸点24与重布线层28电联接，并且在重布线层28上添加多个第二凸点29以形成封装件主体。最后，分割封装件主体以形成如图7所示的封装件。
图7示出了根据本发明第二实施例的封装件的剖面示意性图。
与图6的封装件主体相比，如图7所示的单个封装件旋转了180度。此时，该封装件包括多个第一凸点24、多个第二凸点29、重布线层28、一个第一芯片21、至少一个第二芯片22、一个第三芯片23、一个被分割的第二芯片联接器26和至少一个被分割的第一芯片联接器27。
对于该封装件，第三芯片23可以通过被分割的第二芯片联接器26、至少一个第一凸点27和重布线层28电联接到至少一个第二芯片22，或者第三芯片23可以通过至少一个被分割的第一芯片联接器27、被分割的第二芯片联接器26、至少一个第一凸点27和重布线层28电联接到至少一个第二芯片22；第三芯片23可以通过至少一个被分割的第一芯片联接器27、被分割的第二芯片联接器26、至少一个第一凸点27和重布线层28电联接至第一芯片21；至少一个第二芯片22可以通过至少一个被分割的第一芯片联接器27和被分割的第二芯片联接器26电联接至第一芯片21。
当然，在不改变该封装件中的各部件之间的联接关系的前提下，各个芯片和芯片联接器的称谓可以并非如上所定义的，例如，可以将第一芯片和第三芯片的称谓互相交换，可以将第一芯片联接器和第二芯片联接器的称谓互相交换，并且也可以将第一凸点和第二凸点的称谓互相交换。
在本发明的各个实施例中，各个芯片不仅可以利用芯片联接器和/或重布线层互联，还可以利用芯片联接器、和/或重布线层以及凸点联接到封装件外部的各种电路结构。
如本领域技术人员所公知的，凸点可以由导电材料或焊料制成，导电材料包括Cu、Ni、Au、Ag等或其它合金材料，也可以包括其他材料。在一些实施例中，凸点可以是焊盘或为柱形形状(例如铜柱)，也可以具有其他可能的形式。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的各个方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成封装件的方法，所述方法包括：
在载体的上方放置第一芯片层，所述第一芯片层包括正面朝上的多个第一芯片；
在所述第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝上的多个第二芯片和多个芯片联接器，其中所述多个第二芯片和所述多个芯片联接器的上方表面具有多个第一凸点；
在所述载体的上方对所述第一芯片层和所述第二芯片层进行模塑处理以形成塑封结构；
对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；
在所述第二芯片层的上方添加重布线层和多个第二凸点；
去除所述载体以形成封装件主体；和
分割所述封装件主体以形成多个所述封装件。
2.根据权利要求1所述的方法，其中，所述多个芯片联接器是有源联接器件或无源联接器件。
3.根据权利要求1所述的方法，其中，所述多个芯片联接器被设置成在竖直方向上包含至少一个通孔。
4.根据权利要求1所述的方法，其中，所述封装件包括第一芯片、第二芯片和被分割的芯片联接器，其中，所述第二芯片被放置在所述第一芯片的上方并且所述被分割的芯片联接器被组装在所述第一芯片的上方，其中，所述第二芯片能够通过至少一个第一凸点、所述重布线层和所述被分割的芯片联接器电联接至所述第一芯片。
5.一种形成封装件的方法，所述方法包括：
在载体的上方放置第一芯片层，所述第一芯片层包括正面朝上的多个第一芯片；
在所述第一芯片层的上方放置并组装至少一个第二芯片层，每个第二芯片层包括正面朝上的多个第二芯片以及多个第一芯片联接器；
在所述至少一个第二芯片层上放置并组装第三芯片层，所述第三芯片层包括正面朝上的多个第三芯片以及多个第二芯片联接器，其中所述多个第三芯片和所述多个第二芯片联接器的上方表面具有多个第一凸点；
在所述载体的上方对所述第一芯片层、所述至少一个第二芯片层和所述第三芯片层进行模塑处理以形成塑封结构；
对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；
在所述第三芯片层的上方添加重布线层和多个第二凸点；
去除所述载体以形成封装件主体；和
分割所述封装件主体以形成多个所述封装件。
6.根据权利要求5所述的方法，其中，所述多个第一芯片联接器是有源联接器件或无源联接器件，并且所述多个第二芯片联接器是有源联接器件或无源联接器件。
7.根据权利要求5所述的方法，其中，所述多个第一芯片联接器和所述多个第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
8.根据权利要求5所述的方法，其中，所述封装件包括第一芯片、至少一个第二芯片、第三芯片、至少一个被分割的第一芯片联接器和被分割的第二芯片联接器，
其中，所述至少一个被分割的第一芯片联接器被组装在所述被分割的第二芯片联接器的下方，所述至少一个第二芯片被放置在所述第一芯片的上方，所述第三芯片被放置在所述至少一个第二芯片的上方，
其中，所述第一芯片能够通过所述至少一个被分割的第一芯片联接器和所述被分割的第二芯片联接器电联接至所述至少一个第二芯片，
所述第一芯片能够通过所述至少一个被分割的第一芯片联接器、所述被分割的第二芯片联接器、至少一个第一凸点和所述重布线层电联接至所述第三芯片，并且
所述至少一个第二芯片能够通过所述被分割的第二芯片联接器、所述至少一个第一凸点和所述重布线层电联接至所述第三芯片，或者所述至少一个第二芯片能够通过所述至少一个被分割的第一芯片联接器、所述被分割的第二芯片联接器、所述至少一个第一凸点和所述重布线层电联接至所述第三芯片。
9.根据权利要求5所述的方法，其中，所述多个第二芯片联接器与堆叠在其下的所述多个第一芯片联接器能够一体成型。
10.根据权利要求5所述的方法，其中，所述多个第二芯片联接器与堆叠在其下的所述多个第一芯片联接器在水平方向上的面积不同。
11.一种封装件，包括：
重布线层，其包括第一侧和第二侧；
多个第一凸点，其设置在所述重布线层的第一侧；
第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；
芯片联接器，其放置并组装在所述重布线层的第二侧上，并且分别水平地放置并组装在所述第一芯片的侧面；
多个第二凸点，其设置在所述第一芯片和所述重布线层之间，并且设置在所述芯片联接器和所述重布线层之间；和
第二芯片，其分别包括正面和背面，在所述第一芯片的背面和第一芯片联接器的上方放置并组装正面朝下的所述第二芯片，
其中，所述封装件被模塑处理成塑封结构，
其中，所述第一芯片和所述芯片联接器通过所述多个第二凸点组装在所述重布线层的第二侧上。
12.根据权利要求11所述的封装件，其中，所述第二芯片通过所述联接器、至少一个第二凸点和所述重布线层电联接至所述第一芯片。
13.根据权利要求11所述的封装件，其中，所述芯片联接器是有源联接器件或无源联接器件。
14.根据权利要求11所述的封装件，其中，所述芯片联接器被设置成在竖直方向上包含至少一个通孔。
15.一种封装件，包括：
重布线层，其包括第一侧和第二侧；
多个第一凸点，其设置在所述重布线层的第一侧；
第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；
第一芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的侧面；
多个第二凸点，其设置在所述第一芯片和所述重布线层之间，并且设置在所述第一芯片联接器和所述重布线层之间；
至少一个第二芯片联接器，其放置并组装在所述第一芯片联接器的上方；
至少一个第二芯片，其包括正面和背面，所述至少一个第二芯片正面朝下地放置在所述第一芯片的背面并组装在所述第一芯片联接器的上方；和
第三芯片，其放置在所述至少一个第二芯片的背面的上方并组装在所述至少一个第二芯片联接器的上方，
其中，所述封装件被模塑处理成塑封结构，
其中，所述第一芯片和所述第一芯片联接器通过所述多个第二凸点组装在所述重布线层的第二侧上。
16.根据权利要求15所述的封装件，其中，所述至少一个第二芯片能够通过所述第一芯片联接器、至少一个第二凸点和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器、至少一个第二凸点和所述重布线层电联接至所述第一芯片，
其中，所述第三芯片能够通过所述至少一个第二芯片联接器和所述第一芯片联接器电联接至所述至少一个第二芯片，或者所述第三芯片能够通过所述至少一个第二芯片联接器电联接至所述至少一个第二芯片，
其中，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器、所述至少一个第二凸点和所述重布线层电联接至所述第一芯片。
17.根据权利要求15所述的封装件，其中，所述第一芯片联接器是有源联接器件或无源联接器件，并且所述至少一个第二芯片联接器是有源联接器件或无源联接器件。
18.根据权利要求15所述的封装件，其中，多个所述 第一芯片联接器和所述至少一个第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
19.根据权利要求15所述的封装件，其中，所述至少一个第二芯片联接器与堆叠在其下的所述第一芯片联接器能够一体成型。
20.根据权利要求15所述的封装件，其中，所述至少一个第二芯片联接器与堆叠在其下的所述第一芯片联接器在水平方向上的面积不同。
CN202011352638.3A 2020-11-27 2020-11-27 封装件及其形成方法 Active CN112420530B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202011352638.3A CN112420530B (zh) 2020-11-27 2020-11-27 封装件及其形成方法
KR1020210163989A KR102573578B1 (ko) 2020-11-27 2021-11-25 패키지 및 그 형성 방법
US17/535,984 US11973061B2 (en) 2020-11-27 2021-11-26 Chip package including stacked chips and chip couplers
US17/535,987 US20220173075A1 (en) 2020-11-27 2021-11-26 Chip Package and Method of Forming the Same
TW110144186A TWI826871B (zh) 2020-11-27 2021-11-26 封裝件及其形成方法
US17/535,985 US20220173074A1 (en) 2020-11-27 2021-11-26 Chip Package and Method of Forming Chip Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011352638.3A CN112420530B (zh) 2020-11-27 2020-11-27 封装件及其形成方法

Publications (2)

Publication Number Publication Date
CN112420530A CN112420530A (zh) 2021-02-26
CN112420530B true CN112420530B (zh) 2021-07-20

Family

ID=74842604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011352638.3A Active CN112420530B (zh) 2020-11-27 2020-11-27 封装件及其形成方法

Country Status (3)

Country Link
KR (1) KR102573578B1 (zh)
CN (1) CN112420530B (zh)
TW (1) TWI826871B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855129A (zh) * 2012-12-06 2014-06-11 德州仪器公司 半导体装置及用于制作半导体装置的方法
CN107818922A (zh) * 2016-09-13 2018-03-20 三星电子株式会社 制造半导体封装的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397071B2 (en) * 2013-12-11 2016-07-19 Intel Corporation High density interconnection of microelectronic devices
US9881859B2 (en) * 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
EP3430646B1 (en) * 2016-03-16 2021-11-10 INTEL Corporation Stairstep interposers with integrated shielding for electronics packages
US10283474B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US20190035761A1 (en) * 2017-07-28 2019-01-31 Eng Huat Goh Wirebond interconnect structures for stacked die packages
US20190088504A1 (en) * 2017-09-19 2019-03-21 Nxp B.V. Wafer level package and method of assembling same
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
US10672674B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
CN110707075A (zh) * 2019-11-07 2020-01-17 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构与制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855129A (zh) * 2012-12-06 2014-06-11 德州仪器公司 半导体装置及用于制作半导体装置的方法
CN107818922A (zh) * 2016-09-13 2018-03-20 三星电子株式会社 制造半导体封装的方法

Also Published As

Publication number Publication date
KR20220074763A (ko) 2022-06-03
TWI826871B (zh) 2023-12-21
TW202221805A (zh) 2022-06-01
KR102573578B1 (ko) 2023-09-01
CN112420530A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN107799499B (zh) 半导体封装结构及其制造方法
US11855042B2 (en) Method of manufacturing semiconductor structure
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
CN110660783B (zh) 半导体器件封装件和方法
CN107871718B (zh) 半导体封装件及其形成方法
TWI467668B (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
US20150061130A1 (en) Chip arrangement and a method for manufacturing a chip arrangement
CN109390320B (zh) 半导体结构及其制造方法
CN115588651A (zh) 半导体封装件以及其制造方法
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN112420530B (zh) 封装件及其形成方法
CN113327911B (zh) 重布线层结构及其制备方法、封装结构及其制备方法
CN112420529B (zh) 封装件及形成封装件的方法
CN112435966B (zh) 封装件及其形成方法
US20220208733A1 (en) Chip Package and Method of Forming Chip Packages
US20220173074A1 (en) Chip Package and Method of Forming Chip Packages
CN110660752A (zh) 半导体装置封装体及其制造方法
CN116759398A (zh) 封装元件及其制作方法
CN116779589A (zh) 封装器件及其制作方法
CN114975359A (zh) 半导体器件和制造方法
CN111244043A (zh) 半导体封装件以及其制造方法
WO2010043657A1 (en) Electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant