CN113327911B - 重布线层结构及其制备方法、封装结构及其制备方法 - Google Patents

重布线层结构及其制备方法、封装结构及其制备方法 Download PDF

Info

Publication number
CN113327911B
CN113327911B CN202110443293.0A CN202110443293A CN113327911B CN 113327911 B CN113327911 B CN 113327911B CN 202110443293 A CN202110443293 A CN 202110443293A CN 113327911 B CN113327911 B CN 113327911B
Authority
CN
China
Prior art keywords
layer
chip
insulating layer
connecting piece
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110443293.0A
Other languages
English (en)
Other versions
CN113327911A (zh
Inventor
胡楠
孔剑平
王琪
崔传荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Weipian Technology Co ltd
Zhejiang Nanometer Technology Co ltd
Original Assignee
Zhejiang Weipian Technology Co ltd
Zhejiang Nanometer Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Weipian Technology Co ltd, Zhejiang Nanometer Technology Co ltd filed Critical Zhejiang Weipian Technology Co ltd
Priority to CN202110443293.0A priority Critical patent/CN113327911B/zh
Publication of CN113327911A publication Critical patent/CN113327911A/zh
Application granted granted Critical
Publication of CN113327911B publication Critical patent/CN113327911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种重布线层结构及其制备方法、封装结构及其制备方法，所述重布线层结构设置在相邻两个芯片之间，所述重布线层结构中将用于实现芯片之间信号连接的信号连接件(第一连接件)，以及用于实现芯片和外部电源之间电源连接的电源连接件(第二连接件、第三连接件和第四连接件)设置于同一重布线层结构中(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。

Description

重布线层结构及其制备方法、封装结构及其制备方法
技术领域
本申请涉及半导体封装技术领域，具体涉及一种重布线层结构及其制备方法、封装结构及其制备方法。
背景技术
在过去几十年里，如摩尔定律所预期，随着制造、封装工艺等相关技术的进步，单颗芯片上可容纳的晶体管数目确实一直在成倍增长。但是随着半导体制造工艺越来越逼近硅材料的物理极限，7nm以下的先进制程已经不能带来成本的降低，反而因为面积缩小带来设计与制造成本的巨幅提升，摩尔定律已经无法维持原有的性能与价格的比例。因此业界引入先进封装技术，可以把各种使用不同工艺制成的小面积芯片灵活集成在一起，成为一个高性能大“芯片”的同时又不至于付出过高的成本。
在后摩尔时代，2.5D硅中介层(Interposer)异构集成技术在下一代高性能运算(HPC)产品中的应用越来越普及。有别于系统单芯片(SoC)将逻辑、存储器或射频(RF)等不同的系统功能整合在单一元件的作法，硅中介层则采用模组化的方式，将不同的功能放在不同的裸芯片(die)上。其包括铜制程的微凸块(Micro Bump)和重分布层(RDL，Redistribution Layer)，芯片与芯片之间透过硅中介层的互连，其电性特征与芯片内互连的特征非常相似，此可大幅降低功耗和提高频宽。但是现有技术中，由于RDL中介层和电源板分离，一方面在多个半导体器件集成时工艺较复杂，精度要求高，另一方面RDL中介层位于电源板和基板之间，造成间距较大，需要较粗的连接件，在电源板上需要两种连接件。
发明内容
针对上述问题，本申请提供了一种重布线层结构及其制备方法、封装结构及其制备方法，解决了现有的RDL中介层和电源板分离设置导致的工艺复杂的技术问题。
第一方面，本申请提供一种重布线层结构，所述重布线层结构设置在相邻两个芯片之间，所述重布线层结构包括：
第一绝缘层；
贯穿所述第一绝缘层的多个第一连接件，用于实现相邻两个所述芯片之间的信号连接；
贯穿所述第一绝缘层且与所述多个第一连接件并排设置的多个第二连接件和多个第三连接件；
从所述第一绝缘层下表面延伸至所述第一绝缘层内部并与所述第二连接件侧面连接的多个第四连接件；
其中，所述第二连接件、所述第三连接件和所述第四连接件用于实现所述芯片与外部电源之间的电源连接。
在一些实施例中，上述重布线层结构中，所述重布线层结构还包括：
位于所述第一绝缘层上方的第二绝缘层；其中，所述第二绝缘层包括贯穿所述第二绝缘层以裸露出所述第一连接件、所述第二连接件和所述第三连接件的上表面的多个开口；
分别设置于两个所述第二连接件上方的所述开口内的第五连接件；
位于所述第五连接件上方的旁路电容；其中，所述旁路电容的两端通过所述五连接件分别与所述两个所述第二连接件连接。
在一些实施例中，上述重布线层结构中，所述第一绝缘层包括第一子绝缘层，以及与所述第一子绝缘层并排设置的第二子绝缘层和第三子绝缘层；
其中，所述第一连接件贯穿所述第一子绝缘层，所述第二连接件贯穿所述第二子绝缘层，所述第三连接件贯穿所述第三子绝缘层。
在一些实施例中，上述重布线层结构中，
所述第一子绝缘层的材料包括硅绝缘材料；
所述第二子绝缘层和所述第三子绝缘层的材料包括有机材料。
第二方面，本申请提供一种重布线层结构的制备方法，包括：
提供临时基板；
在所述临时基板上方形成第三绝缘层；
在所述第三绝缘层上方形成第一绝缘层；
形成贯穿所述第一绝缘层的多个第一连接件；
形成贯穿所述第一绝缘层且与所述多个第一连接件并排设置的多个第二连接件和多个第三连接件；
形成从所述第一绝缘层上表面延伸至所述第一绝缘层内部并与所述第二连接件侧面连接的多个第四连接件；
去除所述临时基板和所述第三绝缘层。
在一些实施例中，上述重布线层结构的制备方法中，还包括：
在所述第一绝缘层相对于所述第四连接件的另一表面上形成第二绝缘层，并形成贯穿所述第二绝缘层以裸露出所述第一连接件、所述第二连接件和所述第三连接件靠近所述第二绝缘层的表面的多个开口；
在两个所述第二连接件表面的所述开口内设置第五连接件；
在所述第五连接接件远离所述第二连接件的一端设置旁路电容；其中，所述旁路电容的两端通过所述第五连接件分别与所述两个所述第二连接件连接。
第三方面，本申请提供一种封装结构，包括：
如第一方面中任一项所述的重布线层结构或者利用如第二方面中任一项所述的制备方法所制备的重布线层结构；
位于所述重布线层结构下方的第一芯片；其中，所述第一芯片通过第一微凸块与所述重布线层结构的第一连接件和第二连接件连接；
位于所述重布线层结构上方的第二芯片；其中，所述第二芯片通过第二微凸块与所述第一连接件和所述第三连接件连接。
在一些实施例中，上述封装结构中，还包括：
填充于所述第一芯片与所述重布线层结构之间间隙且围绕于所述第一芯片的第一封装层；
贯穿所述第一封装层并分别与所述重布线层结构的所述第三连接件和第四连接件连接的第六连接件和第七连接件；
位于所述第一封装层下方的封装基板；其中，所述第六连接件和所述第七连接件分别通过第三微凸块和第四微凸块与所述封装基板连接。
在一些实施例中，上述封装结构中，所述封装基板包括贯穿所述封装基板并分别与所述第三微凸块和所述第四微凸块连接的第一电源连接线和第二电源连接线；
其中，所述第一电源连接线和所述第二电源连接线用于实现所述封装结构与外部电源之间的电源连接。
在一些实施例中，上述封装结构中，所述第一封装层的下表面与所述第一芯片的下表面平齐。
在一些实施例中，上述封装结构中，还包括：
填充于所述第二芯片与所述重布线层结构之间间隙、所述第一封装层与所述封装基板之间间隙，以及围绕于所述第二芯片周围、所述重布线层结构周围和所述第一封装层周围的第二封装层。
在一些实施例中，上述封装结构中，所述第一封装层的材料和所述第二封装层的材料至少包括有机材料和无机材料中的一种。
第四方面，本申请提供一种封装结构的制备方法，包括：
提供如第一方面中任一项所述的重布线层结构或者利用如第二方面中任一项所述的制备方法所制备的重布线层结构；
在所述重布线层结构下方设置第一芯片；其中，所述第一芯片通过第一微凸块与所述第一连接件和所述第二连接件连接；
在所述重布线层结构上方设置第二芯片；其中，所述第一芯片通过第二微凸块与所述第一连接件和所述第三连接件连接。
在一些实施例中，上述封装结构的制备方法中，在所述重布线层结构上方设置第二芯片的步骤之前，所述方法还包括：
形成填充于所述第一芯片与所述重布线层结构之间间隙且围绕于所述第一芯片的第一封装层；
形成贯穿所述第一封装层并分别与所述重布线层结构的所述第三连接件和第四连接件连接的第六连接件和第七连接件；
在所述第一封装层下方设置封装基板；其中，所述第六连接件和所述第七连接件分别通过第三微凸块和第四微凸块与所述封装基板连接。
在一些实施例中，上述封装结构的制备方法中，在所述重布线层结构上方设置第二芯片的步骤之后，所述方法还包括：
形成填充于所述第二芯片与所述重布线层结构之间间隙、所述第一封装层与所述封装基板之间间隙，以及围绕于所述第二芯片周围、所述重布线层结构周围和所述第一封装层周围的第二封装层。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
本申请提供一种重布线层结构及其制备方法、封装结构及其制备方法，所述重布线层结构设置在相邻两个芯片之间，所述重布线层结构中将用于实现芯片之间信号连接的信号连接件(第一连接件)，以及用于实现芯片和外部电源之间电源连接的电源连接件(第二连接件、第三连接件和第四连接件)设置于同一重布线层结构中(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是本申请一示例性实施例示出的一种重布线层结构的剖面结构示意图；
图2是本申请一示例性实施例示出的一种重布线层结构的结构示意图；
图3是本申请一示例性实施例示出的一种封装结构的剖面结构示意图；
图4是本申请一示例性实施例示出的一种封装结构的正面俯视示意图；
图5是本申请一示例性实施例示出的一种重布线层结构的制备方法流程示意图；
图6是本申请一示例性实施例示出的一种重布线层结构的制备方法的相关步骤形成的第一中间结构的剖面结构示意图；
图7是本申请一示例性实施例示出的一种重布线层结构的制备方法的相关步骤形成的第二中间结构的剖面结构示意图；
图8是本申请一示例性实施例示出的一种封装结构的制备方法流程示意图；
图9是本申请一示例性实施例示出的一种封装结构的制备方法的相关步骤形成的第一中间结构的剖面结构示意图；
图10是本申请一示例性实施例示出的一种封装结构的制备方法的相关步骤形成的第二中间结构的剖面结构示意图；
图11是本申请一示例性实施例示出的一种封装结构的制备方法的相关步骤形成的第三中间结构的剖面结构示意图；
图12是本申请一示例性实施例示出的一种封装结构的制备方法的相关步骤形成的第四中间结构的剖面结构示意图；
图13是本申请一示例性实施例示出的另一种封装结构的制备方法流程示意图；
图14是本申请一示例性实施例示出的另一种封装结构的制备方法的相关步骤形成的第一中间结构的剖面结构示意图；
图15是本申请一示例性实施例示出的另一种封装结构的制备方法的相关步骤形成的第二中间结构的剖面结构示意图；
图16是本申请一示例性实施例示出的另一种封装结构的制备方法的相关步骤形成的第三中间结构的剖面结构示意图；
图17是本申请一示例性实施例示出的另一种封装结构的制备方法的相关步骤形成的第四中间结构的剖面结构示意图；
图18是本申请一示例性实施例示出的另一种封装结构的制备方法的相关步骤形成的第五中间结构的剖面结构示意图；
图19是本申请一示例性实施例示出的另一种封装结构的制备方法的相关步骤形成的第六中间结构的剖面结构示意图；
在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；
1-信号连接件；2-第一电源连接件；3-第二电源连接件；101-第一绝缘层；102-第一连接件；103-第二连接件；104-第三连接件；105-第四连接件；106-第二绝缘层；107-第五连接件；108-旁路电容；10-重布线层结构；12-第一微凸块；14-第二微凸块；13-第一芯片；15-第二芯片；16-第一封装层；17-第六连接件；18-第七连接件；19-第三微凸块；20-第四微凸块；21-封装基板；22-第二封装层；23-临时基板；24-第三绝缘层。
具体实施方式
以下将结合附图及实施例来详细说明本申请的实施方式，借此对本申请如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本申请的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述本申请的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。
为了彻底理解本申请，将在下列的描述中提出详细的结构以及步骤，以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
实施例一
请参阅图1，本实施例提供一种重布线层结构10，其设置在相邻两个芯片之间，该重布线层结构10包括：第一绝缘层101、多个第一连接件102、多个第二连接件103、多个第三连接件104、多个第四连接件105、第二绝缘层106、第五连接件107和旁路电容108。
第一绝缘层101包括第一子绝缘层1011，以及与第一子绝缘层1011并排设置的第二子绝缘层1012和第三子绝缘层1013。
其中，第二子绝缘层1012和第三子绝缘层1013可以分别位于第一子绝缘层1011两侧。
第一子绝缘层1011的材料包括硅绝缘材料，包括后道(backend of line，BEOL)工艺所用的绝缘材料，包括但不限于SiN，SiCOH，SiCH，SiCNH或其它基于Si的低介电常数的绝缘材料(k<4.0)，多孔绝缘材料，或极低介电常数的绝缘材料(k<2.5)。
第二子绝缘层1012和第三子绝缘层1013的材料包括有机材料，如聚酰亚胺(PI)或FR4级材料。
多个第一连接件102贯穿第一子绝缘层1011，用于实现相邻两个芯片之间的信号连接，即信号连接件1。第一连接件102可以通过多个金属层(金属垫片)叠层设置而成。
多个第二连接件103贯穿第二子绝缘层1012。第二连接件103可通过在贯穿第二子绝缘层1012的通孔内填充金属(例如铜)制备而成。
多个第三连接件104贯穿第三子绝缘层1013。第三连接件104可通过在贯穿第三子绝缘层1013的通孔内填充金属(例如铜)制备而成，除此之外，还可以在第三连接件104两端或任意一端(可以是与外部电源连接的一端)设置铜柱，形成接触点。
多个第二连接件103和多个第三连接件104可以分别位于多个第一连接件102的两侧。
为了便于后续连接，多个第四连接件105可以位于多个第二连接件103远离第一连接件102的一侧，第四连接件105从第一绝缘层101下表面延伸至第一绝缘层101内部并与第二连接件103侧面连接。第四连接件105可通过在从第一绝缘层101下表面延伸至第一绝缘层101内部并与第二连接件103侧面连接的通孔内填充金属(例如铜)制备而成，除此之外，还可以在第四连接件105的端点设置铜柱，形成接触点。
其中，第二连接件103、第三连接件104和第四连接件105用于实现芯片与外部电源之间的电源连接，多个第二连接件103与其连接的多个第四连接件105构成第一电源连接件2，多个第三连接件104构成第二电源连接件3。
第一电源连接件2和第二电源连接件3可以分别位于信号连接件1两侧，如图2所示。
需要说明的是，本实施例中，多个第二连接件103与其连接的多个第四连接件105构成的第一电源连接件2，不仅起到连接芯片和外部电源的作用，如果外部电源驱动芯片需要进行电压转换等功能，那么第一电源连接件2还起到电压转换等作用。
本实施例中，用第一电源连接件2和第二电源连接件3取代了传统的电源板，使得电源连接件(2和3)与信号连接件1设置在同一重布线层结构10结构(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，结构简单，工艺精度要求低，工艺简单，良品率大大提高。
第二绝缘层106位于第一绝缘层101上方(与第四连接件105相对的另一表面上)。其中，第二绝缘层106包括贯穿第二绝缘层106以裸露出第一连接件102、第二连接件103和第三连接件104的多个开口(图中未标注)。
两个第五连接件107分别设置于两个第二连接件103上方的开口内。
旁路电容108设置于第五连接件107上方，旁路电容108的两端通过第五连接件107分别与两个第二连接件103连接，用于分别连接外部电源的Vdd端和GND端，也就是说，旁路电容108式并联在外部电源的两端的。如果外部电源受到了干扰(一般为频率比较高的信号)，通过旁路电容108的并联，可以将本来会传导到芯片的干扰信号通过旁路电容108回流到地，降低了干扰信号对芯片的干扰。
第五连接件107可以为铜柱。
本申请实施例提供一种重布线层结构10，其设置在相邻两个芯片之间，重布线层结构10中将用于实现芯片之间信号连接的信号连接件(第一连接件102)，以及用于实现芯片和外部电源之间电源连接的电源连接件(第二连接件103、第三连接件104和第四连接件105)设置于同一重布线层结构10中(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。
实施例二
请参阅图3和4，本实施例提供一种封装结构，包括：重布线层结构10、第一微凸块12、第二微凸块14、第一芯片13、第二芯片15、第一封装层16、第六连接件17、第七连接件18、第三微凸块19、第四微凸块20、封装基板21和第二封装层22。
需要说明的是，为了在图3中清楚显示重布线层结构10、第一芯片13、第二芯片15和封装基板21的形状和位置，所以图3中并未示出第一微凸块12、第二微凸块14、第一封装层16、第六连接件17、第七连接件18、第三微凸块19、第四微凸块20和第二封装层22。但是结合图4是可以理解到第一微凸块12、第二微凸块14、第一封装层16、第六连接件17、第七连接件18、第三微凸块19、第四微凸块20和第二封装层22的形状和位置。
重布线层结构10的结构如实施例一所示，本实施例不再赘述。
第一微凸块12位于重布线层结构10的第一连接件102和第二连接件103下方，且每个第一微凸块12与一个第一连接件102或一个第二连接件103连接。
第二微凸块14位于重布线层结构10的第一连接件102和第三连接件104上方，且每个第二微凸块14与一个第一连接件102或一个第三连接件104连接。
第一芯片13位于重布线层结构10下方，第一芯片13通过第一微凸块12与第一连接件102和第二连接件103连接。
第一芯片13可以为堆叠存储器，例如HBM2存储器。可以采用倒装芯片(flip-chip)的工艺将存储器与重布线层结构10连接，二者之间可以采用热压缩键合连接(thermocompression bonding)。第一微凸块12可以采用适合的倒装芯片凸块(flip-chip bump)技术，比如C4(controlled collapse chip connection)凸块或者C2凸块(chipconnection)。
第二芯片15位于重布线层结构10上方，其中，第二芯片15通过第二微凸块14与第一连接件102和第三连接件104连接。
第二芯片15可以为处理器，例如微处理器(MPU)。可以采用倒装芯片(flip-chip)的工艺将处理器与重布线层结构10连接，处理器位于重布线层结构10相对于存储器的另一表面上。
也就是说，本实施例中，重布线层结构10位于第一芯片13和第二芯片15之间，第一芯片13和第二芯片15之间的信号连接通过重布线层结构10的第一连接件102实现。
填充于第一芯片13与重布线层结构10之间间隙且围绕于第一芯片13的第一封装层16，第一封装层16的下表面与第一芯片13的下表面平齐，以裸露出第一芯片13远离重布线层结构10的另一表面。第一封装层16用于保护第一芯片13。
第一封装层16的材料至少包括有机材料和无机材料中的一种，可以是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。
第六连接件17贯穿第一封装层16并与重布线层结构10的第三连接件104连接。
第七连接件18贯穿第一封装层16并分别与重布线层结构10的第四连接件105连接。
封装基板21位于第一封装层16下方，其中，第六连接件17和第七连接件18分别通过第三微凸块19和第四微凸块20与封装基板21连接。
封装基板21包括贯穿封装基板21并分别与第三微凸块19和第四微凸块20连接的第一电源连接线211和第二电源连接线212。
其中，第一电源连接线211和第二电源连接线212用于实现封装结构与外部电源之间的电源连接。
除此之外，封装基板21还可以包括第五微凸块213，第一电源连接线211和第二电源连接线212通过第五微凸块213与外部电源连接。
也就是说，本实施例中，第一芯片13通过第二连接件103和第四连接件105(即第一电源连接件2)实现了与外部电源的电源连接；第二芯片15通过第三连接件104(即第二电源连接件3)实现了与外部电源的电源连接，取代了现有的电源板和中介层分离的结构。这种封装结构简单，且信号连接件1和电源连接件(2和3)与基板的距离一致，连接结构简单，工艺精度要求低，良品率大大提高。
第二封装层22填充于第二芯片15与重布线层结构10之间间隙、第一封装层16与封装基板21之间间隙，以及围绕于第二芯片15周围、重布线层结构10周围和第一封装层16周围。
第二封装层22的材料至少包括有机材料和无机材料中的一种，可以是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。
本申请实施例提供一种封装结构，包括重布线层结构10、设置在重布线层结构10下方的第一芯片13和设置在重布线层结构10上方的第二芯片15。其中，重布线层结构10中将用于实现第一芯片13和第二芯片15之间信号连接的信号连接件(第一连接件102)，以及用于实现第一芯片13和外部电源之间电源连接的电源连接件(第二连接件103和第四连接件105)，以及用于实现第二芯片15和外部电源之间电源连接的电源连接件(第三连接件104)设置于同一重布线层结构10结构(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。
实施例三
在实施例一的基础上，本实施例提供一种重布线层结构10的制备方法。
图5是本申请实施例示出的一种重布线层结构10的制备方法流程示意图。
如图5所示，本实施例的重布线层结构10的制备方法，包括如下步骤：
步骤S110：提供临时基板23。
其中，临时基板23的材料可以是玻璃或硅。
步骤S120：在临时基板23上方形成第三绝缘层24。
其中，第三绝缘层24的材料为粘贴性材料，可以用于后期移除临时基板23。
步骤S130：在第三绝缘层24上方形成第一绝缘层101。
第一绝缘层101包括第一子绝缘层1011，以及与第一子绝缘层1011并排设置的第二子绝缘层1012和第三子绝缘层1013。
其中，第二子绝缘层1012和第三子绝缘层1013可以分别位于第一子绝缘层1011两侧。
第一子绝缘层1011的材料包括硅绝缘材料，包括后道(backend of line，BEOL)工艺所用的绝缘材料，包括但不限于SiN，SiCOH，SiCH，SiCNH或其它基于Si的低介电常数的绝缘材料(k<4.0)，多孔绝缘材料，或极低介电常数的绝缘材料(k<2.5)。
第二子绝缘层1012和第三子绝缘层1013的材料包括有机材料，如聚酰亚胺(PI)或FR4级材料。
步骤S140：形成贯穿第一绝缘层101的多个第一连接件102。
多个第一连接件102贯穿第一子绝缘层1011，用于实现相邻两个芯片之间的信号连接，即信号连接件1。第一连接件102可以通过多个金属层(金属垫片)叠层设置而成。
可以采用扇形晶圆级(wafter level fan out，WLFO)工艺和后道(backend ofline，BEOL)工艺在临时基板23表面形成包含绝缘材料(第一绝缘层101)和金属层(第一连接件102)的中介层。
步骤S150：形成贯穿第一绝缘层101且与多个第一连接件102并排设置的多个第二连接件103和多个第三连接件104。
多个第二连接件103贯穿第二子绝缘层1012。第二连接件103可通过在贯穿第二子绝缘层1012的通孔内填充金属(例如铜)制备而成。
多个第三连接件104贯穿第三子绝缘层1013。第三连接件104可通过在贯穿第三子绝缘层1013的通孔内填充金属(例如铜)制备而成，除此之外，还可以在第三连接件104两端或任意一端(可以是与外部电源连接的一端)设置铜柱，形成接触点。
多个第二连接件103和多个第三连接件104可以分别位于多个第一连接件102的两侧。
步骤S160：如图6所示，形成从第一绝缘层101上表面延伸至第一绝缘层101内部并与第二连接件103侧面连接的多个第四连接件105。
其中，为了便于后续连接，多个第四连接件105可以位于多个第二连接件103远离第一连接件102的一侧。
第四连接件105可通过在从第一绝缘层101下表面延伸至第一绝缘层101内部并与第二连接件103侧面连接的通孔内填充金属(例如铜)制备而成，除此之外，还可以在第四连接件105的端点设置铜柱，形成接触点。
其中，第二连接件103、第三连接件104和第四连接件105用于实现芯片与外部电源之间的电源连接，多个第二连接件103与其连接的多个第四连接件105构成第一电源连接件2，多个第三连接件104构成第二电源连接件3。
本实施例中，用第一电源连接件2和第二电源连接件3取代了传统的电源板，使得电源连接件与信号连接件1设置在同一重布线层结构10结构(设置于同一膜层)中，结构简单，工艺精度要求低，工艺简单，良品率大大提高。
步骤S170：去除临时基板23和第三绝缘层24。
步骤S170结束之后，可以将重布线层结构10上下翻转，使得是第四连接件105的触点朝下，便于芯片的封装。
步骤S170，还可以包括以下步骤：
步骤S180：如图7所示，在第一绝缘层101相对于第四连接件105的另一表面上形成第二绝缘层106，并形成贯穿第二绝缘层106以裸露出第一连接件102、第二连接件103和第三连接件104靠近第二绝缘层106的表面的多个开口；
步骤S190：在两个第二连接件103表面的开口内设置第五连接件107。
其中，第五连接件107可以为铜柱。
步骤S200：在第五连接件107远离第二连接件103的一端设置旁路电容108；其中，旁路电容108的两端通过第五连接件107分别与两个第二连接件103连接。
旁路电容108的两端通过设置于开口内的第五连接件107分别与两个第二连接件103连接，用于分别连接外部电源的Vdd端和GND端，也就是说，旁路电容108式并联在外部电源的两端的。如果外部电源受到了干扰(一般为频率比较高的信号)，通过旁路电容108的并联，可以将本来会传导到芯片的干扰信号通过旁路电容108回流到地，降低了干扰信号对芯片的干扰。
本申请实施例提供一种重布线层结构10的制备方法，重布线层结构10中将用于实现芯片之间信号连接的信号连接件(第一连接件102)，以及用于实现芯片和外部电源之间电源连接的电源连接件(第二连接件103、第三连接件104和第四连接件105)设置于同一重布线层结构10中(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。
实施例四
请参阅图8，在实施例二的基础上，本实施例提供一种封装结构的制备方法。
步骤S210：提供重布线层结构10。
该重布线层结构10为实施例一的重布线层结构10或实施例三制备得到的重布线层结构10。该实施例中不再对重布线层结构10的制备方法进行赘述。
需要说明的是，本实施例的方法采用预先制备好的重布线层结构10。如果在重布线层结构10没有足够的支撑强度时，实施例三中的临时基板可以不提前去除，可以在封装结构的制备过程中，具有足够的支撑强度之后进行去除。
步骤S220：在重布线层结构10下方设置第一芯片13；其中，第一芯片13通过第一微凸块12与第一连接件102和第二连接件103连接。
其中，如图9所示，为了设置第一芯片13，可以将重布线层结构10上下翻转，使得第四连接件105的接触点朝上。
第一芯片13可以为堆叠存储器，例如HBM2存储器。具体可以采用倒装芯片(flip-chip)的工艺将存储器与重布线层结构10连接，二者之间可以采用热压缩键合连接(thermocompression bonding)。第一微凸块12可以采用适合的倒装芯片凸块(flip-chip bump)技术，比如C4(controlled collapse chip connection)凸块或者C2凸块(chipconnection)。
步骤S220之后，还包括以下步骤：
S222：如图10和11所示，形成填充于第一芯片13与重布线层结构10之间间隙且围绕于第一芯片13的第一封装层16；
S224：如图11所示，形成贯穿第一封装层16并分别与重布线层结构10的第三连接件104和第四连接件105连接的第六连接件17和第七连接件18；
S226：如图12所示，在第一封装层16下方(与重布线层结构10相对的一面)设置封装基板21；其中，第六连接件17和第七连接件18分别通过第三微凸块19和第四微凸块20与封装基板21连接。
其中，步骤S222中形成第一封装层16时，为保护第一芯片13，在第一芯片13远离重布线层结构10的表面上也会涂覆上封装层，随后，可以采用化学机械抛光(CMP)对第一芯片13远离重布线层结构10的表面进行处理，以露出第一芯片13远离重布线层结构10的表面，最后剩下的第一封装层16的下表面与第一芯片13的下表面平齐。
第一封装层16的材料至少包括有机材料和无机材料中的一种，可以是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。
步骤S224中，可以采用激光穿孔或蚀刻技术在预定位置形成贯穿第一封装层16的多个穿孔，每个穿孔与第三连接件104或第四连接件105连接，以裸露出第三连接件104或第四连接件105，然后在穿孔内填充金属，以形成第六连接件17和第七连接件18。
步骤S224(形成第六连接件17和第七连接件18)之后，再将重布线层结构10翻转回来，使得第一芯片13朝下。
步骤S230：在重布线层结构10上方(与第一芯片13相对的一面)设置第二芯片15；其中，第一芯片13通过第二微凸块14与第一连接件102和第三连接件104连接。
第二芯片15可以为处理器，例如微处理器(MPU)。具体可以采用倒装芯片(flip-chip)的工艺将处理器与重布线层结构10连接，二者之间可以采用热压缩键合连接(thermocompression bonding)，处理器位于重布线层结构10相对于存储器的另一表面上。
也就是说，本实施例中，第一芯片13通过第二连接件103和第四连接件105(即第一电源连接件2)实现了与外部电源的电源连接；第二芯片15通过第三连接件104(即第二电源连接件3)实现了与外部电源的电源连接，取代了现有的电源板和中介层分离的结构。这种封装结构简单，且信号连接件1和电源连接件(2和3)与基板的距离一致，连接结构简单，工艺精度要求低，良品率大大提高。
步骤S240：形成填充于第二芯片15与重布线层结构10之间间隙、第一封装层16与封装基板21之间间隙，以及围绕于第二芯片15周围、重布线层结构10周围和第一封装层16周围的第二封装层22。
第一芯片13和第二芯片15设置完成后，还需要对整个结构进行封装，所使用的第二封装层22的材料至少包括有机材料和无机材料中的一种，可以是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。
本申请实施例提供一种封装结构的制备方法，包括：提供重布线层结构10；在重布线层结构10下方设置第一芯片13；在重布线层结构10上方设置第二芯片15；其中，重布线层结构10中将用于实现芯片之间信号连接的信号连接件(第一连接件102)，其中，重布线层结构10中将用于实现第一芯片13和第二芯片15之间信号连接的信号连接件(第一连接件102)，以及用于实现第一芯片13和外部电源之间电源连接的电源连接件(第二连接件103和第四连接件105)，以及用于实现第二芯片15和外部电源之间电源连接的电源连接件(第三连接件104)设置于同一重布线层结构10结构(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。
实施例五
请参阅图13，在实施例二的基础上，本实施例提供另一种封装结构的制备方法。
步骤S310：提供临时基板23，并在临时基板23上方形成第三绝缘层24。
其中，临时基板23的材料可以是玻璃或硅。第三绝缘层24的材料为粘贴性材料，可以用于后期移除临时基板23。
步骤S320：在第三绝缘层24上方形成第一绝缘层101。
第一绝缘层101包括第一子绝缘层1011，以及分别与第一子绝缘层1011并排设置的第二子绝缘层1012和第三子绝缘层1013。
其中，第二子绝缘层1012和第三子绝缘层1013可以分别位于第一子绝缘层1011两侧。
第一子绝缘层1011的材料包括硅绝缘材料，包括后道(backend of line，BEOL)工艺所用的绝缘材料，包括但不限于SiN，SiCOH，SiCH，SiCNH或其它基于Si的低介电常数的绝缘材料(k<4.0)，多孔绝缘材料，或极低介电常数的绝缘材料(k<2.5)。
第二子绝缘层1012和第三子绝缘层1013的材料包括有机材料，如聚酰亚胺(PI)或FR4级材料。
步骤S330：形成贯穿第一绝缘层101的多个第一连接件102，并形成贯穿第一绝缘层101且分别位于多个第一连接件102两侧的多个第二连接件103和多个第三连接件104。
多个第一连接件102贯穿第一子绝缘层1011，用于实现相邻两个芯片之间的信号连接，即信号连接件。第一连接件102可以通过多个金属层叠层设置而成。
可以采用扇形晶圆级(wafter level fan out，WLFO)工艺和后道(backend ofline，BEOL)工艺在临时基板23表面形成包含绝缘材料(第一绝缘层101)和金属层(第一连接件102)的中介层。
多个第二连接件103贯穿第二子绝缘层1012。第二连接件103可通过在贯穿第二子绝缘层1012的通孔内填充金属(例如铜)制备而成。
多个第三连接件104贯穿第三子绝缘层1013。第三连接件104可通过在贯穿第三子绝缘层1013的通孔内填充金属(例如铜)制备而成，除此之外，还可以在第三连接件104的两端点或任意一端点(可以是与外部电源连接的端点)设置铜柱，形成接触点。
多个第二连接件103和多个第三连接件104可以分别位于多个第一连接件102的两侧。
步骤S340：形成从第一绝缘层101上表面延伸至第一绝缘层101内部并与第二连接件103侧面连接的多个第四连接件105。
为了便于后续连接，多个第四连接件105位于多个第二连接件103远离多个第一连接件102的一侧。
第四连接件105可通过在从第一绝缘层101下表面延伸至第一绝缘层101内部并与第二连接件103侧面连接的通孔内填充金属(例如铜)制备而成，除此之外，还可以在第四连接件105的端点设置铜柱，形成接触点。
其中，第二连接件103、第三连接件104和第四连接件105用于实现芯片与外部电源之间的电源连接，多个第二连接件103与其连接的多个第四连接件105构成第一电源连接件2，多个第三连接件104构成第二电源连接件3。
本实施例中，用第一电源连接件2和第二电源连接件3取代了传统的电源板，使得电源连接件与信号连接件1设置在同一重布线层结构10结构(设置于同一膜层)中，结构简单，工艺精度要求低，工艺简单，良品率大大提高。
步骤S350：如图14所示，在第一绝缘层101上方设置第一芯片13；其中，第一芯片13通过第一微凸块12与第一连接件102和第二连接件103连接。
第一芯片13可以为堆叠存储器，例如HBM2存储器。具体可以采用倒装芯片(flip-chip)的工艺将存储器与重布线层结构10连接，二者之间可以采用热压缩键合连接(thermocompression bonding)。第一微凸块12可以采用适合的倒装芯片凸块(flip-chip bump)技术，比如C4(controlled collapse chip connection)凸块或者C2凸块(chipconnection)。
步骤S350之后，还包括以下步骤：
S352：如图15和16所示，形成填充于第一芯片13与重布线层结构10之间间隙且围绕于第一芯片13的第一封装层16；
S354：如图17所示，形成贯穿第一封装层16并分别与重布线层结构10的第三连接件104和第四连接件105连接的第六连接件17和第七连接件18。
其中，步骤S352中形成第一封装层16时，为保护第一芯片13，在第一芯片13远离重布线层结构10的表面上也会涂覆上封装层，随后，可以采用化学机械抛光(CMP)对第一芯片13远离重布线层结构10的表面进行处理，以露出第一芯片13远离重布线层结构10的表面，最后剩下的第一封装层16的下表面与第一芯片13的下表面平齐。
第一封装层16的材料至少包括有机材料和无机材料中的一种，可以是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。
步骤S354中，可以采用激光穿孔或蚀刻技术在预定位置形成贯穿第一封装层16的多个穿孔，每个穿孔与第三连接件104或第四连接件105连接，以裸露出第三连接件104或第四连接件105，然后在穿孔内填充金属，以形成第六连接件17和第七连接件18。
步骤S360：去除临时基板23和第三绝缘层24，并将上述结构上下翻转。
本实施例中，第一芯片13和第二芯片15的封装是在重布线层结构10的制备过程中进行的，区别于实施例四中的制备方法。
步骤S360之后，还包括以下步骤：
S362：在第一绝缘层101相对于第一芯片13的另一表面上形成第二绝缘层106，并形成贯穿第二绝缘层106以裸露出第一连接件102、第二连接件103和第三连接件104靠近第二绝缘层106的表面的多个开口。
S364：如图18所示，在第一封装层16相对于第一绝缘层101的另一面上设置封装基板21，其中，第六连接件17和第七连接件18分别通过第三微凸块19和第四微凸块20与封装基板21连接。
S366：如图19所示，在两个第二连接件103表面的开口内设置第五连接件107，并在第五连接件107远离第二连接件103的一端设置旁路电容108；其中，旁路电容108的两端通过第五连接件107分别与两个第二连接件103连接。
其中，第五连接件107可以为铜柱。
旁路电容108的两端通过设置于开口内的第五连接件107分别与两个第二连接件103连接，用于分别连接外部电源的Vdd端和GND端，也就是说，旁路电容108式并联在外部电源的两端的。如果外部电源受到了干扰(一般为频率比较高的信号)，通过旁路电容108的并联，可以将本来会传导到芯片的干扰信号通过旁路电容108回流到地，降低了干扰信号对芯片的干扰。
步骤S370：在重布线层结构10相对于第一芯片13的另一表面上设置第二芯片15；其中，第一芯片13通过第二微凸块14与第一连接件102和第三连接件104连接。
步骤S380：形成填充于第二芯片15与重布线层结构10之间间隙、第一封装层16与封装基板21之间间隙，以及围绕于第二芯片15周围、重布线层结构10周围和第一封装层16周围的第二封装层22。
本申请实施例提供一种封装结构的制备方法，将用于实现第一芯片13和第二芯片15之间信号连接的信号连接件(第一连接件102)，以及用于实现第一芯片13和外部电源之间电源连接的电源连接件(第二连接件103和第四连接件105)，以及用于实现第二芯片15和外部电源之间电源连接的电源连接件(第三连接件104)设置于同一重布线层结构10结构(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。
虽然本申请所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本申请所属技术领域内的技术人员，在不脱离本申请所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种重布线层结构，其特征在于，所述重布线层结构设置在相邻两个芯片之间，所述重布线层结构包括：
第一绝缘层；
贯穿所述第一绝缘层的多个第一连接件，用于实现相邻两个所述芯片之间的信号连接；
贯穿所述第一绝缘层且与所述多个第一连接件并排设置的多个第二连接件和多个第三连接件，所述第一连接件位于所述多个第二连接和所述多个第三连接件之间；
从所述第一绝缘层下表面延伸至所述第一绝缘层内部并与所述第二连接件侧面连接的多个第四连接件；
其中，所述第二连接件、所述第三连接件和所述第四连接件用于实现所述芯片与外部电源之间的电源连接。
2.根据权利要求1所述的重布线层结构，其特征在于，所述重布线层结构还包括：
位于所述第一绝缘层上方的第二绝缘层；其中，所述第二绝缘层包括贯穿所述第二绝缘层以裸露出所述第一连接件、所述第二连接件和所述第三连接件的上表面的多个开口；
分别设置于两个所述第二连接件上方的所述开口内的第五连接件；
位于所述第五连接件上方的旁路电容；其中，所述旁路电容的两端通过所述五连接件分别与所述两个所述第二连接件连接。
3.根据权利要求1所述的重布线层结构，其特征在于，所述第一绝缘层包括第一子绝缘层，以及与所述第一子绝缘层并排设置的第二子绝缘层和第三子绝缘层；
其中，所述第一连接件贯穿所述第一子绝缘层，所述第二连接件贯穿所述第二子绝缘层，所述第三连接件贯穿所述第三子绝缘层。
4.根据权利要求3所述的重布线层结构，其特征在于，
所述第一子绝缘层的材料包括硅绝缘材料；
所述第二子绝缘层和所述第三子绝缘层的材料包括有机材料。
5.一种重布线层结构的制备方法，其特征在于，包括：
提供临时基板；
在所述临时基板上方形成第三绝缘层；
在所述第三绝缘层上方形成第一绝缘层；
形成贯穿所述第一绝缘层的多个第一连接件；
形成贯穿所述第一绝缘层且与所述多个第一连接件并排设置的多个第二连接件和多个第三连接件，所述第一连接件位于所述多个第二连接和所述多个第三连接件之间；
形成从所述第一绝缘层上表面延伸至所述第一绝缘层内部并与所述第二连接件侧面连接的多个第四连接件；
去除所述临时基板和所述第三绝缘层。
6.根据权利要求5所述的重布线层结构的制备方法，其特征在于，还包括：
在所述第一绝缘层相对于所述第四连接件的另一表面上形成第二绝缘层，并形成贯穿所述第二绝缘层以裸露出所述第一连接件、所述第二连接件和所述第三连接件靠近所述第二绝缘层的表面的多个开口；
在两个所述第二连接件表面的所述开口内设置第五连接件；
在所述第五连接件远离所述第二连接件的一端设置旁路电容；其中，所述旁路电容的两端通过所述第五连接件分别与所述两个所述第二连接件连接。
7.一种封装结构，其特征在于，包括：
如权利要求1至4任一项所述的重布线层结构或者利用如权利要求5或6所述的制备方法所制备的重布线层结构；
位于所述重布线层结构下方的第一芯片；其中，所述第一芯片通过第一微凸块与所述重布线层结构的第一连接件和第二连接件连接；
位于所述重布线层结构上方的第二芯片；其中，所述第二芯片通过第二微凸块与所述第一连接件和所述第三连接件连接。
8.根据权利要求7所述的封装结构，其特征在于，还包括：
填充于所述第一芯片与所述重布线层结构之间间隙且围绕于所述第一芯片的第一封装层；
贯穿所述第一封装层并分别与所述重布线层结构的所述第三连接件和第四连接件连接的第六连接件和第七连接件；
位于所述第一封装层下方的封装基板；其中，所述第六连接件和所述第七连接件分别通过第三微凸块和第四微凸块与所述封装基板连接。
9.根据权利要求8所述的封装结构，其特征在于，所述封装基板包括贯穿所述封装基板并分别与所述第三微凸块和所述第四微凸块连接的第一电源连接线和第二电源连接线；
其中，所述第一电源连接线和所述第二电源连接线用于实现所述封装结构与外部电源之间的电源连接。
10.根据权利要求8所述的封装结构，其特征在于，所述第一封装层的下表面与所述第一芯片的下表面平齐。
11.根据权利要求8所述的封装结构，其特征在于，还包括：
填充于所述第二芯片与所述重布线层结构之间间隙、所述第一封装层与所述封装基板之间间隙，以及围绕于所述第二芯片周围、所述重布线层结构周围和所述第一封装层周围的第二封装层。
12.根据权利要求11所述的封装结构，其特征在于，所述第一封装层的材料和所述第二封装层的材料至少包括有机材料和无机材料中的一种。
13.一种封装结构的制备方法，其特征在于，包括：
提供如权利要求1至4任一项所述的重布线层结构或者利用如权利要求5或6所述的制备方法所制备的重布线层结构；
在所述重布线层结构下方设置第一芯片；其中，所述第一芯片通过第一微凸块与所述第一连接件和所述第二连接件连接；
在所述重布线层结构上方设置第二芯片；其中，所述第一芯片通过第二微凸块与所述第一连接件和所述第三连接件连接。
14.根据权利要求13所述的封装结构的制备方法，其特征在于，在所述重布线层结构上方设置第二芯片的步骤之前，所述方法还包括：
形成填充于所述第一芯片与所述重布线层结构之间间隙且围绕于所述第一芯片的第一封装层；
形成贯穿所述第一封装层并分别与所述重布线层结构的所述第三连接件和第四连接件连接的第六连接件和第七连接件；
在所述第一封装层下方设置封装基板；其中，所述第六连接件和所述第七连接件分别通过第三微凸块和第四微凸块与所述封装基板连接。
15.根据权利要求14所述的封装结构的制备方法，其特征在于，在所述重布线层结构上方设置第二芯片的步骤之后，所述方法还包括：
形成填充于所述第二芯片与所述重布线层结构之间间隙、所述第一封装层与所述封装基板之间间隙，以及围绕于所述第二芯片周围、所述重布线层结构周围和所述第一封装层周围的第二封装层。
CN202110443293.0A 2021-04-23 2021-04-23 重布线层结构及其制备方法、封装结构及其制备方法 Active CN113327911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110443293.0A CN113327911B (zh) 2021-04-23 2021-04-23 重布线层结构及其制备方法、封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110443293.0A CN113327911B (zh) 2021-04-23 2021-04-23 重布线层结构及其制备方法、封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113327911A CN113327911A (zh) 2021-08-31
CN113327911B true CN113327911B (zh) 2022-11-25

Family

ID=77413539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110443293.0A Active CN113327911B (zh) 2021-04-23 2021-04-23 重布线层结构及其制备方法、封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113327911B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613154B (zh) * 2023-07-20 2023-09-19 盛合晶微半导体(江阴)有限公司 改善电源信号传输的2.5d封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258806A (zh) * 2013-05-08 2013-08-21 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法
CN109427759A (zh) * 2017-08-29 2019-03-05 华为技术有限公司 一种芯片封装结构及其制作方法、电子设备
CN109755188A (zh) * 2017-11-08 2019-05-14 台湾积体电路制造股份有限公司 封装结构及其制造方法
CN110299329A (zh) * 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN110911384A (zh) * 2019-12-19 2020-03-24 中国电子科技集团公司第五十八研究所 一种嵌入式无源桥接芯片及其应用
TW202107644A (zh) * 2019-08-02 2021-02-16 力成科技股份有限公司 封裝結構及其製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258806A (zh) * 2013-05-08 2013-08-21 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法
CN109427759A (zh) * 2017-08-29 2019-03-05 华为技术有限公司 一种芯片封装结构及其制作方法、电子设备
CN109755188A (zh) * 2017-11-08 2019-05-14 台湾积体电路制造股份有限公司 封装结构及其制造方法
CN110299329A (zh) * 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备
TW202107644A (zh) * 2019-08-02 2021-02-16 力成科技股份有限公司 封裝結構及其製造方法
CN110911384A (zh) * 2019-12-19 2020-03-24 中国电子科技集团公司第五十八研究所 一种嵌入式无源桥接芯片及其应用

Also Published As

Publication number Publication date
CN113327911A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US9564420B2 (en) Functional block stacked 3DIC and method of making same
US9461020B2 (en) Semiconductor package including an embedded surface mount device and method of forming the same
US9412678B2 (en) Structure and method for 3D IC package
CN114914208A (zh) 半导体装置封装体及其制造方法
US20160049385A1 (en) Packages and methods of manufacture thereof
CN106558573A (zh) 半导体封装结构及形成该半导体封装结构的方法
CN110137144B (zh) 具有平坦化的钝化层的半导体器件及其制造方法
US11424219B2 (en) Package structure and method of fabricating the same
US20210366857A1 (en) 3d-Interconnect
TW202109784A (zh) 封裝結構及製作所述封裝結構的方法
CN107301981B (zh) 集成的扇出型封装件以及制造方法
CN113327911B (zh) 重布线层结构及其制备方法、封装结构及其制备方法
CN110660752A (zh) 半导体装置封装体及其制造方法
CN112420530B (zh) 封装件及其形成方法
TWI710090B (zh) 半導體封裝結構及其製造方法
CN112420529B (zh) 封装件及形成封装件的方法
TWI793962B (zh) 半導體封裝件和半導體元件
CN112435966B (zh) 封装件及其形成方法
US11670596B2 (en) Semiconductor package structure
US20240178150A1 (en) Semiconductor device package structure and manufacturing method thereof
TW202335202A (zh) 裝置封裝及其製造方法
TW202341399A (zh) 積體電路封裝及其形成方法
CN114050145A (zh) 半导体封装结构及其制造方法
CN116525558A (zh) 封装件及其形成方法
CN117810186A (zh) 一种封装模块及封装模块制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant