CN117810186A - 一种封装模块及封装模块制备方法 - Google Patents

Abstract

本发明涉及半导体封装技术领域，公开了一种封装模块、封装结构及封装模块制备方法，封装模块包括硅桥器件和集成式器件，硅桥器件和集成器件层叠设置，且硅桥器件和集成式器件电连接；硅桥器件包括第一衬底层、第一互连结构和第一导电柱，第一互连结构位于第一衬底层的一侧表面，第一导电柱贯穿第一衬底层，且第一导电柱一端与第一互连结构连接；集成式器件包括第二衬底层、无源器件和第二互连结构，第二衬底层上设置有无源器件，第二互连结构位于第二衬底层的一侧表面，且第二互连结构与无源器件连接，其中，第一互连结构和第二互连结构相互键合。硅桥器件和集成式器件的高密度互连，避免了无源器件在封装体中以分立器件的形式存在。

Description

一种封装模块及封装模块制备方法

技术领域

本发明涉及半导体封装技术领域，具体涉及一种封装模块及封装模块制备方法。

背景技术

随着电子设备对芯片的高性能和多功能化的需求与日剧增，以及集成电路制程工艺逐渐接近物理尺寸的极限，摩尔定律发展陷入瓶颈，芯片行业进入了“后摩尔时代”，单纯依靠特征尺寸微缩已经很难满足芯片性能持续提升的需求。这种背景下，通过先进封装的方式，实现多芯片的系统化集成，成为提升芯片性能的重要方向之一。

在实现芯片异质异构集成的方式中，埋入式硅桥可以缩小封装面积，降低封装体的工艺难度和成本，同时实现芯片间的高密度互连，已发展成为一种主流的先进封装解决方案。但是，现有的硅桥仅能实现平面互连，未能考虑硅桥的垂直方向的通信；并且，现有的硅桥未能考虑其在信号或电源传输处理方面的需求，比如滤波、去耦等功能，因此，未见在埋入式硅桥中引入电容、电感等无源器件方面的实施方案。

同时，无源器件对于封装体的电源和信号传输方面发挥重要作用。例如，异质集成需要一个稳健的电源传输网络(PDN)以确保各芯片工作状态的稳定。然而，这些无源器件在集成电路中，往往以分立器件的形式集成，限制了芯片异质异构集成在减少整体面积、体积方面的努力，同时，其通常需要较长的走线长度，这也会带来较强的寄生效应，从而限制封装体的整体性能和稳定性。

发明内容

有鉴于此，本发明提供一种封装模块及封装模块制备方法，在实现先进封装技术的应用的同时，解决了现有的无源器件在集成电路中以分立器件的形式集成，从而导致封装体空间占用率高，且寄生效应大的问题。

第一方面，本发明提供了一种封装模块，包括：

硅桥器件和集成式器件，硅桥器件和集成式器件层叠设置，且硅桥器件和集成式器件电连接；

硅桥器件包括第一衬底层、第一互连结构和第一导电柱，第一互连结构位于第一衬底层的一侧表面，第一导电柱贯穿第一衬底层，且第一导电柱一端与第一互连结构连接；

集成式器件，集成式器件包括第二衬底层、无源器件和第二互连结构，第二衬底层上设置有无源器件，第二互连结构位于第二衬底层的一侧表面，且第二互连结构与无源器件连接；

其中，第一互连结构和第二互连结构相互键合。

有益效果：通过第一互连结构和第二互连结构相互键合，提高硅桥器件和集成式器件的连接密度和连接强度，且实现了硅桥器件与集成式器件的一体化集成，此外，第一导电柱贯穿第一衬底层，且第一导电柱与第一互连结构连接，以实现无源器件与硅桥器件之间电流或信号的垂直互连，即实现了硅桥器件和集成式器件的高密度互连，避免了无源器件在封装体中以分立器件的形式存在，从而减少了该封装模块的整体体积，同时，减少了无源器件与其他半导体器件之间的走线长度，从而减少了该封装模块的寄生效应。

在一种可选的实施方式中，所述无源器件位于所述第二衬底层的一侧表面；所述第二互连结构位于所述第二衬底层具有无源器件的一侧表面。

无源器件嵌入第二衬底层上，减少无源器件本身所占用的空间，从而进一步减少了该封装模块的体积。

在一种可选的实施方式中，第一互连结构包括：

第一介质层，位于第一衬底层的一侧表面；

第一重布线层，嵌于第一介质层中，第一重布线层背离第一衬底层的一侧表面和第一介质层背离第一衬底层的一侧表面齐平，第一重布线层与第一导电柱连接。

在一种可选的实施方式中，第二互连结构包括：

第二介质层，位于第二衬底层具有开口的一侧表面，且第二介质层与无源器件连接；

第二重布线层，嵌于第二介质层中，第二重布线层背离第二衬底层的一侧表面和第二介质层背离第二衬底层的一侧表面齐平；

其中，第一介质层和第二介质层相互键合，第一重布线层和第二重布线层连接。

在一种可选的实施方式中，还包括第三互连结构，第三互连结构位于第一衬底层背离第一互连结构的一侧表面，且第三互连结构与第一导电柱远离第一互连结构的一端连接。

该封装模块通过第三互连结构可实现与外界的电连接。

在一种可选的实施方式中，第三互连结构包括：

第三介质层，位于第一衬底层背离第一互连结构的一侧表面；

第三重布线层，位于第三介质层中，第三重布线层背离第一衬底层的一侧表面和第三介质层背离第一衬底层的一侧表面齐平。

在一种可选的实施方式中，第三互连结构还包括至少一个第一凸点，第一凸点与第三重布线层连接。

在一种可选的实施方式中，还包括：

第二导电柱，贯穿第二衬底层；

第四互连结构，位于第二衬底层背离第二互连结构的一侧表面；

其中，第二导电柱两端分别与第二互连结构和第四互连结构连接。

在一种可选的实施方式中，第四互连结构包括：

第四介质层，位于第二衬底层背离第二互连结构的一侧表面；

第四重布线层，位于第四介质层中，第四重布线层背离第二衬底层的一侧表面和第四介质层背离第二衬底层的一侧表面齐平。

在一种可选的实施方式中，第四互连结构还包括至少一个第二凸点，第二凸点与第四重布线层连接。

第二方面，本发明提供了一种封装结构，包括上述的封装模块，还包括：

支撑层，支撑层具有容纳腔，封装模块位于容纳腔内；

第五互连结构，第五互连结构位于支撑层一侧表面，第五互连结构与封装模块电连接；

至少一个第一芯片，第一芯片位于第五互连结构背离支撑层的一侧表面，第一芯片与第五互连结构电连接；

第一塑封层，第一塑封层位于第一芯片背离第五互连结构的一侧表面，且第一塑封层覆盖第五互连结构背离支撑层的一侧表面；

第六互连结构，第六互连结构位于支撑层背离第五互连结构的一侧表面；

第三导电柱，第三导电柱贯穿支撑层，第三导电柱的两端分别与第五互连结构和第六互连结构电连接；

至少一个第一锡球，第一锡球位于第六互连结构背离支撑层的一侧表面。

有益效果：当封装模块应用于封装结构时，提高了该封装结构集成度，同时，减少了该封装结构的体积。由于封装模块减少了寄生效应，因此该封装结构减少了寄生效应消耗的功率，提高了该封装结构的能耗。

第三方面，本发明提供了一种封装结构，包括上述的封装模块，还包括：

基板，基板具有凹槽，封装模块位于凹槽内；

至少一个第二芯片，第二芯片位于基板具有凹槽开口的一侧表面，且第二芯片与封装模块电连接；

N个层叠设置且电连接的互连层，N个互连层均位于基板内，第一互连层与第二芯片电连接，第J个互连层与封装模块电连接；

其中，N≥2，J为1至N之间的任一整数；

至少一个第二锡球，第二锡球与第N个互连层电连接。

有益效果：

第四方面，本发明提供了一种封装模块制备方法，包括以下步骤：

形成层叠设置的硅桥器件和集成式器件；

形成硅桥器件的步骤包括：提供第一衬底层，在第一衬底层的一侧表面形成第一互连结构，形成贯穿第一衬底层的第一导电柱，第一导电柱与第一互连结构连接；

形成集成式器件的步骤包括：提供第二衬底层，在第二衬底层内集成无源器件，在第二衬底层的一侧表面形成第二互连结构，第二互连结构与无源器件连接；

形成层叠设置的硅桥器件和集成式器件的步骤包括：将第一互连结构和第二互连结构相互键合。

上述的制备方法实现了封装模块的加工成型，以实现硅桥器件和集成式器件的高密度互连和一体化集成，避免了无源器件在封装体中以分立器件的形式存在，从而减少了该封装模块的整体体积，同时，减少了无源器件与其他半导体器件之间的走线长度，从而减少了该封装模块的寄生效应。

在一种可选的实施方式中，还包括：

在第一衬底层背离第一互连结构的一侧表面形成第三互连结构，第三互连结构与第一导电柱远离第一互连结构的一端连接；

提供第三衬底层，在第三衬底层一侧表面形成键合层；

将第三互连结构与键合层临时键合；

将第二衬底层背离第二互连结构的一侧减薄；

在第二衬底层背离第二互连结构的一侧减薄处理后，将第三互连结构与键合层解键合。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图13是本发明实施例的封装模块制备的各个步骤示意图；

图14至图24是本发明实施例的另一种封装模块制备的步骤示意图；

图25是本发明实施例的第一种封装结构的示意图；

图26是本发明实施例的第二种封装结构的示意图；

图27是本发明实施例的第三种封装结构的示意图；

图28是本发明实施例的第四种封装结构的示意图。

附图标记说明：

100、第一衬底层；101、第一互连结构；1011、第一介质层；1012、第一重布线层；102、第一导电柱；103、第二衬底层；104、无源器件；105、第二互连结构；1051、第二介质层；1052、第二重布线层；106、第三互连结构；1061、第三介质层；1062、第三重布线层；1063、第一凸点；107、第二导电柱；108、第四互连结构；1081、第四介质层；1082、第四重布线层；109、第二凸点；110、第三衬底；111、键合层；

201、支撑层；202、第五互连结构；2021、第五介质层；2022、第五重布线层；203、第一芯片；204、第一塑封层；205、第六互连结构；2051、第六介质层；2052、第六重布线层；206、第三导电柱；207、第一锡球；

301、基板；302第二芯片；303、互连层；304、、第二锡球。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

相关技术中半导体芯片异质异构集成的方式中，通过将有源结构埋入硅桥可以缩小封装面积，降低封装体的工艺难度和成本，同时实现芯片间的高密度互连，然而无源器件在异质异构集成电路中，往往以分立器件的形式集成，从而导致具有无源器件104的封装体体积较大，同时，无源器件与封装体内的半导体器件的走线长度较长，而较长的走线长度会带来较强的寄生效应。

因此，本发明提供了一种封装模块，硅桥器件和集成式器件一体化集成和高密度互连，避免了无源器件在封装结构中以分立器形成存在。

本发明实施例提供的一种封装模块，如图13和图24所示，包括：

硅桥器件和集成式器件，硅桥器件和集成器件层叠设置，且硅桥器件和集成式器件电连接；硅桥器件包括第一衬底层100、第一互连结构101和第一导电柱102，第一互连结构101位于第一衬底层100的一侧表面，第一导电柱102贯穿第一衬底层100，且第一导电柱102一端与第一互连结构101连接；集成式器件包括第二衬底层103、无源器件104和第二互连结构105，第二衬底层103上设置有无源器件104，第二互连结构105位于第二衬底层103的一侧表面，且第二互连结构105与无源器件104连接，其中，第一互连结构101和第二互连结构105相互键合。

具体地，第一衬底层100和第二衬底层103均为晶圆，第一衬底层100与第二衬底层103相对的一侧表面具有第一互连结构101；无源器件104可位于第二衬底层103与第一衬底层100相对的一侧表面，无源器件104也可部分嵌入第二衬底层103内，当然，无源器件104也可完全置于第二衬底层103内，第二互连结构105与无源器件104连接，无源器件104可通过第二互连结构105与硅桥器件进行电流或信号的传输。

通过第一互连结构101和第二互连结构105相互键合，使得硅桥器件和集成式器件稳定连接，并提高硅桥器件和集成式器件的连接密度和连接强度，实现了硅桥器件与集成式器件的一体化集成，此外，第一导电柱102贯穿第一衬底层100，且第一导电柱102与第一互连结构101连接，以实现无源器件104与硅桥器件之间电流或信号的垂直互连，即实现了硅桥器件和集成式器件的高密度互连，避免了无源器件104在封装体中以分立器件的形式存在，从而减少了该封装模块的整体体积，同时，减少了无源器件104与其他半导体器件之间的走线长度，从而减少了该封装模块的寄生效应。

在本实施例中，作为一种可选的实施方式，如图13所示，所述无源器件104位于所述第二衬底层103的一侧表面；所述第二互连结构105位于所述第二衬底层103具有无源器件104的一侧表面。本实施例中，无源器件104的高度等于凹槽的深度，第二互连结构105覆盖第一衬底层100具有开口的一些表面，且第二互连结构105与第二衬底层裸露的无源器件104连接。无源器件104位于第二衬底层内，减少无源器件104本身所占用的空间，从而进一步减少了该封装模块的体积。

在本实施例中，作为一种可选的实施方式，如图13所示，第一互连结构101包括第一介质层1011和第一重布线层1012，第一介质层1011位于第一衬底层100的一侧表面，第一重布线层1012嵌入第一介质层1011中，第一重布线层1012背离第一衬底层100的一侧表面和第一介质层1011背离第一衬底层100的一侧表面齐平，第一导电柱102的下端插入第一介质层1011中，并与第一重布线层1012连接。第一重布线层1012可起到水平面与竖直面之间的电气延伸和互连的作用，便于第一重布线层1012分别与第二互连结构105和第一导电柱102电气连接。

在本实施例中，作为一种可选的实施方式，如图13所示，第二互连结构105包括第二介质层1051和第二重布线层1052，第二介质层1051位于第二衬底层103具有开口的一侧表面，且第二介质层1051与无源器件104连接；第二重布线层1052入第二介质层1051中，第二重布线层1052背离第二衬底层103的一侧表面和第二介质层1051背离第二衬底层103的一侧表面齐平，第一介质层1011和第二介质层1051相对设置，第一重布线层1012和第二重布线层1052也相对设置，第一介质层1011和第二介质层1051采用相互键合，第一重布线层1012和第二重布线层1052连接，以使得硅桥器件和集成式器件一体化集成和高密度互连。

在本实施例中，作为一种可选的实施方式，如图13所示，还包括第三互连结构106，第三互连结构106位于第一衬底层100背离第一互连结构101的一侧表面，且第三互连结构106与第一导电柱102远离第一互连结构101的一端连接。第三互连结构106用于设置其他芯片提供连接结构，用于其他芯片在封装模块上的集成。

在本实施例中，作为一种可选的实施方式，如图13所示，第三互连结构106包括第三介质层1061和第三重布线层1062，第三介质层1061位于第一衬底层100背离第一互连结构101的一侧表面；第三重布线层1062位于第三介质层1061中，第三重布线层1062背离第一衬底层100的一侧表面和第三介质层1061背离第一衬底层100的一侧表面齐平。第三重布线层1062便于集成不同种类和大小的芯片，便于该封装模块与芯片的异构集成。

在本实施例中，作为一种可选的实施方式，如图13所示，第三互连结构106还包括第一凸点1063，本实施例对第一凸点1063的数量不做限定，第一凸点1063与第三重布线层1062连接，第一凸点1063为其他芯片的连接结构，以实现该封装模块与不同芯片的异构集成。

在一个可替换的实施例中，还可在第三重布线层1062上设置铜柱凸点、焊球凸点、金属焊盘或混合键合截面，以便于不同种类芯片的异构集成。

在本实施例中，作为一种可选的实施方式，如图24所示，还包括第二导电柱107和第四连接结构，第二导电柱107为铜柱，第二导电柱107贯穿第二衬底层103，第四互连结构108位于第二衬底层103背离第二互连结构105的一侧表面，第二导电柱107两端分别与第二互连结构105和第四互连结构108连接；第四互连结构108用于设置其他芯片提供连接结构，便于更多芯片在封装模块上的异构集成。

在本实施例中，作为一种可选的实施方式，如图24所示，第四互连结构108包括第四介质层1081和第四重布线层1082，第四介质层1081位于第二衬底层103背离第二互连结构105的一侧表面；第四重布线层1082位于第四介质层1081中，第四重布线层1082背离第二衬底层103的一侧表面和第四介质层1081背离第二衬底层103的一侧表面齐平。第四重布线层1082便于集成更多不同种类和大小的芯片，便于该封装模块与更多芯片的异构集成。

在本实施例中，作为一种可选的实施方式，如图24所示，第四互连结构108还包括第二凸点109，本实施例不对第二凸点109的数量作限定，第二凸点109与第四重布线层1082连接，当然，第四重布线层1082上还可设置焊盘、铜柱或键合截面，以实现与不同种类芯片的连接。

本实施例中，作为一种可选的实施方式，如图24和图13所示，第一重布线层1012、第二重布线层1052、第三重布线层1062、第四重布线层1082可以一体成型的完整结构层，也可为仅在需要设置互连结构的区域设置，本实施例中优选仅在需要设置互连结构的区域设置，以节约材料。

第二方面，本发明提供了一种封装结构，如图25所示，包括上述的封装模块，还包括支撑层201、第五互连结构202、两个第一芯片203、第一塑封层204、第六互连结构205、第三导电柱206以及锡球，支撑层201可为陶瓷材料或树脂材料，支撑层201内具有容纳腔，封装模块位于容纳腔内，第五互连结构202位于支撑层201一侧表面，第五互连结构202与封装模块连接；两个第一芯片203均位于第五互连结构202背离支撑层201的一侧表面，两个第一芯片203间隔设置，本实施例对第一芯片203的数量不做限定，两个第一芯片203均与第五互连结构202连接；第一塑封层204位于第一芯片203背离第五互连结构202的一侧表面，且第一塑封层204覆盖第五互连结构202背离支撑层201的一侧表面；以保护第一芯片203和封装模块，第六互连结构205位于支撑层201背离第五互连结构202的一侧表面；第三导电柱206贯穿支撑层201，第三导电柱206的两端分别与第五互连结构202和第六互连结构205电连接；锡球位于第六互连结构205背离支撑层201的一侧表面，本实施例对锡球的数量不做限定，该封装结构可通过锡球实现与外界的电气连接。

具体地，如图25所示，第五互连结构202包括第五介质层2021和第五重布线层2022，第五介质层2021位于支撑层201的一侧表面，第五重布线层2022位于第五介质层2021中，第五重布线层2022与支撑层201连接，第五重布线层2022通过铜柱分别与两个第一芯片203的焊盘连接，第五重布线层2022背离第二芯片302的一侧表面通过铜柱与第三重布线层1062连接。第六互连结构205包括第六介质层2051和第六重布线层2052，第六介质层2051位于支撑层201背离第五介质层2021的一侧表面，第六重布线层2052贯穿第六介质层2051，第三导电柱206一端与第五重布线层2022连接，第三导电柱206另一端与第六重布线层2052连接，第六重布线层2052背离支撑层201的一侧与第一锡球207连接。

在一个可替换的实施例中，如图26所示，第六重布线层2052通过铜柱与第四重布线层1082连接。

封装模块应用于封装结构时，提高了该封装结构集成度，同时，减少了该封装结构的体积。由于封装模块减少了寄生效应，因此该封装结构减少了寄生效应消耗的功率，提高了该封装结构的能耗。

第三方面，本发明提供了一种封装结构，如图27所示，包括上述的封装模块，还包括基板301、两个第二芯片302、N个层叠设置且电连接的互连层303以及锡球，基板301为树脂或陶瓷材料，基板301具有凹槽，封装模块位于凹槽内，封装模块的高度小于等于凹槽的深度，本实施例中优选封装模块的高度等于凹槽的深度，即第三重布线层1062与基板301具有凹槽的一侧表面齐平，两个第二芯片302间隔设置，两个第二芯片302均位于基板301具有凹槽开口的一侧表面，且位于凹槽的左右两侧，两个第二芯片302均与封装模块的第三重布线层1062连接；N个层叠设置且电连接的互连层303，任意相邻两个互连层303之间通过铜柱进行连接；N个互连层303均位于基板301内，第一互连层303与第二芯片302连接，第J个互连层303通过铜柱第四重布线层1082连接；其中，N≥2，J为1至N之间的任一整数；第一互连层303可通过铜柱分别与两个第二芯片302连接，第N个互连层303通过铜柱与第二锡球304连接，本实施例不对第二锡球304的数量坐限定，第二锡球304用于与外界电气连接。

在一个可替换的实施例中，如图28所示，封装模块不具有第四重布线层1082，封装模块通过第三重布线层1062分别与两个第一芯片203连接，而两个第一芯片203通过N个互连层303与第二锡球304连接。

第四方面，本发明提供了一种封装模块制备方法，用于制备上述的封装模块，包括以下步骤：

S1，形成层叠设置的硅桥器件和集成式器件；

S11，形成硅桥器件，

S111，如图1所示，提供第一衬底层100，第一衬底层100可由硅材制成；

S112，如图2所示，在第一衬底层100的上表面由外向内刻蚀形成盲孔，盲孔的深度和形状可根据实际工况来确定；采用硅通孔工艺在该盲孔内形成第一导电柱102，第一导电柱102的材料可以是铜材；

S113，如图3所示，在第一衬底层100的上表面形成第一介质层1011，形成第一介质层1011的工艺包括气相沉积工艺，采用刻蚀工艺在第一介质层1011的上表面由外向内形成第一凹槽区域，采用气相沉积工艺在第一凹槽区域形成第一重布线层1012，此时，完成了第一互连结构101的形成。

S12，形成集成式器件；

S121，如图4所示，提供第二衬底层103，第二衬底层103可由硅材制成，采用刻蚀工艺在第二衬底层103的上表面由外向内形成凹槽，

S122，如图5所示，将无源器件104集成于该凹槽内；

S123，如图6所示，采用气相沉积工艺在第二衬底层103的上表面形成第二介质层1051，采用刻蚀工艺在第一介质层1011的上表面由外向内形成第二凹槽区域，采用气相沉积工艺在第二凹槽区域形成第二重布线层1052。

S13，如图7所示，第一介质层1011和第二介质层1051键合，键合方式为混合键合，此时第一重布线层1012和第二重布线层1052连接；

S14，如图8所示，减薄第一衬底层100背离第一介质层1011的一侧，直至裸露出第一导电柱102；

S15，如图9所示，在减薄完成后，在第一衬底层100背离第一介质层1011的一侧表面形成第三介质层1061，形成第三介质层1061包括气相沉积工艺，采用刻蚀工艺在第三介质层1061的上表面由外向内形成第三凹槽区域，采用气相沉积工艺在第三凹槽区域形成第三重布线层1062，

S16，如图10所示，在第三重布线层1062上形成第一凸点1063，形成第一凸点1063包括气相沉积工艺。

S17,如图11所示，提供第三衬底110层，第三衬底110层可由硅材制成，在第三衬底110层的一侧表面形成键合层111，键合层111与第三介质层1061的材质相同，将键合层111与第三介质层1061临时键合，临时键合工艺可为区域键合或激光临时键合；

S18，如图12所示，减薄第二衬底层103背离第二介质层1051的一侧，以便于达到封装模块设定的厚度。

S19，如图13所示，在第二衬底层103背离第二互连结构105的一侧减薄处理后，将键合层111和第三介质层1061解键合处理，并采用对应的解键合工艺。

上述的制备方法实现了封装模块的加工成型，以实现硅桥器件和集成式器件的高密度互连和一体化集成，避免了无源器件104在封装体中以分立器件的形式存在，从而减少了该封装模块的整体体积，同时，减少了无源器件104与其他半导体器件之间的走线长度，从而减少了该封装模块的寄生效应。且封装模块的结构工艺简单，可通过现有的设备进行加工成型。

本发明还提供了另一种封装模块制备方法，用于制备上述的封装模块，包括以下步骤：

S2，形成层叠设置的硅桥器件和集成式器件；

S21，形成硅桥器件，

S211，如图1所示，提供第一衬底层100，第一衬底层100可由硅材制成；

S212，如图2所示，在第一衬底层100的上表面由外向内刻蚀形成盲孔，盲孔的深度和形状可根据实际工况来确定；采用硅通孔工艺在该盲孔内形成第一导电柱102，第一导电柱102的材料可以是铜材；

S213，如图3所示，在第一衬底层100的上表面形成第一介质层1011，形成第一介质层1011的工艺包括气相沉积工艺，采用刻蚀工艺在第一介质层1011的上表面由外向内形成第一凹槽区域，采用气相沉积工艺在第一凹槽区域形成第一重布线层1012，此时，完成了第一互连结构101的形成。

S22，形成集成式器件；

S221，如图4所示，提供第二衬底层103，第二衬底层103可由硅材制成，采用刻蚀工艺在第二衬底层103的上表面由外向内形成凹槽，

S222，如图5所示，将无源器件104集成于该凹槽内；

S223，如图14所示，在第二衬底层103的上表面由外向内刻蚀形成盲孔，盲孔的深度和形状可根据实际工况来确定；采用硅通孔工艺在该盲孔内形成第二导电柱107，第二导电柱107的材料可以是铜材；

S224，如图15所示，采用气相沉积工艺在第二衬底层103的上表面形成第二介质层1051，采用刻蚀工艺在第一介质层1011的上表面由外向内形成第二凹槽区域，采用气相沉积工艺在第二凹槽区域形成第二重布线层1052。

S23，如图16所示，第一介质层1011和第二介质层1051键合，键合方式为混合键合，此时第一重布线层1012和第二重布线层1052连接；

S24，如图17所示，减薄第一衬底层100背离第一介质层1011的一侧，直至裸露出第一导电柱102，

S25，如图18所示，在减薄完成后，在第一衬底层100背离第一介质层1011的一侧表面形成第三介质层1061，形成第三介质层1061包括气相沉积工艺，，采用刻蚀工艺在第三介质层1061的上表面由外向内形成第三凹槽区域，采用气相沉积工艺在第三凹槽区域形成第三重布线层1062，

S26，如图19所示，在第三重布线层1062上形成第一凸点1063。形成第一凸点1063包括气相沉积工艺。

S27,如图20所示，提供第三衬底110层，第三衬底110层可由硅材制成，在第三衬底110层的一侧表面形成键合层111，键合层111与第三介质层1061的材质相同，将键合层111与第三介质层1061临时键合，临时键合工艺可为区域键合或激光临时键合；

S28，如图21所示，减薄第二衬底层103背离第二介质层1051的一侧，以便于达到封装模块设定的厚度。

S29，如图22所示，在第二衬底层103背离第二互连结构105的一侧减薄处理后，将键合层111和第三介质层1061解键合处理，并采用对应的解键合工艺。

S231，如图23所示，在键合层111和第三介质层1061解键合处理后，采用气相沉积工艺在第二衬底层103的下表面形成第四介质层1081，采用刻蚀工艺在第四介质层1081的上表面由外向内形成第四凹槽区域，采用气相沉积工艺在第四凹槽区域形成第四重布线层1082。

S232，如图24所示，在第四重布线层1082上形成第二凸点109。形成第二凸点109包括气相沉积工艺

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (14)

1.一种封装模块，其特征在于，包括硅桥器件和集成式器件，所述硅桥器件和所述集成式器件层叠设置，且所述硅桥器件和所述集成式器件电连接；

硅桥器件包括第一衬底层(100)、第一互连结构(101)和第一导电柱(102)，所述第一互连结构(101)位于所述第一衬底层(100)的一侧表面，所述第一导电柱(102)贯穿所述第一衬底层(100)，且所述第一导电柱(102)一端与所述第一互连结构(101)连接；

集成式器件，所述集成式器件包括第二衬底层(103)、无源器件(104)和第二互连结构(105)，所述第二衬底层(103)上设置有所述无源器件(104)，所述第二互连结构(105)位于所述第二衬底层(103)的一侧表面，且所述第二互连结构(105)与所述无源器件(104)连接；

其中，所述第一互连结构(101)和所述第二互连结构(105)相互键合。

2.根据权利要求1所述的封装模块，其特征在于，所述无源器件(104)位于所述第二衬底层(103)的一侧表面；所述第二互连结构(105)位于所述第二衬底层(103)具有无源器件(104)的一侧表面。

3.根据权利要求2所述的封装模块，其特征在于，所述第一互连结构(101)包括：

第一介质层(1011)，位于所述第一衬底层(100)的一侧表面；

第一重布线层(1012)，嵌于所述第一介质层(1011)中，所述第一重布线层(1012)背离所述第一衬底层(100)的一侧表面和所述第一介质层(1011)背离所述第一衬底层(100)的一侧表面齐平，所述第一重布线层(1012)与所述第一导电柱(102)连接。

4.根据权利要求3所述的封装模块，其特征在于，所述第二互连结构(105)包括：

第二介质层(1051)，位于所述第二衬底层(103)具有开口的一侧表面，且所述第二介质层(1051)与所述无源器件(104)连接；

第二重布线层(1052)，嵌于所述第二介质层(1051)中，所述第二重布线层(1052)背离所述第二衬底层(103)的一侧表面和所述第二介质层(1051)背离所述第二衬底层(103)的一侧表面齐平；

其中，所述第一介质层(1011)和所述第二介质层(1051)相互键合，所述第一重布线层(1012)和所述第二重布线层(1052)连接。

5.根据权利要求1-4中任一项所述的封装模块，其特征在于，还包括第三互连结构(106)，所述第三互连结构(106)位于所述第一衬底层(100)背离所述第一互连结构(101)的一侧表面，且所述第三互连结构(106)与所述第一导电柱(102)远离所述第一互连结构(101)的一端连接。

6.根据权利要求5所述的封装模块，其特征在于，所述第三互连结构(106)包括：

第三介质层(1061)，位于所述第一衬底层(100)背离所述第一互连结构(101)的一侧表面；

第三重布线层(1062)，位于所述第三介质层(1061)中，所述第三重布线层(1062)背离所述第一衬底层(100)的一侧表面和所述第三介质层(1061)背离所述第一衬底层(100)的一侧表面齐平。

7.根据权利要求6所述的封装模块，其特征在于，所述第三互连结构(106)还包括至少一个第一凸点(1063)，所述第一凸点(1063)与所述第三重布线层(1062)连接。

8.根据权利要求1或7所述的封装模块，其特征在于，还包括：

第二导电柱(107)，贯穿所述第二衬底层(103)；

第四互连结构(108)，位于所述第二衬底层(103)背离所述第二互连结构(105)的一侧表面；

其中，所述第二导电柱(107)两端分别与所述第二互连结构(105)和所述第四互连结构(108)连接。

9.根据权利要求8所述的封装模块，其特征在于，所述第四互连结构(108)包括：

第四介质层(1081)，位于所述第二衬底层(103)背离所述第二互连结构(105)的一侧表面；

第四重布线层(1082)，位于所述第四介质层(1081)中，所述第四重布线层(1082)背离所述第二衬底层(103)的一侧表面和所述第四介质层(1081)背离所述第二衬底层(103)的一侧表面齐平。

10.根据权利要求9所述的封装模块，其特征在于，所述第四互连结构(108)还包括至少一个第二凸点(109)，所述第二凸点(109)与所述第四重布线层(1082)连接。

11.一种封装结构，其特征在于，包括权利要求1-10中任一项所述的封装模块，还包括：

支撑层(201)，所述支撑层(201)具有容纳腔，所述封装模块位于所述容纳腔内；

第五互连结构(202)，所述第五互连结构(202)位于所述支撑层(201)一侧表面，所述第五互连结构(202)与所述封装模块电连接；

至少一个第一芯片(203)，所述第一芯片(203)位于所述第五互连结构(202)背离所述支撑层(201)的一侧表面，所述第一芯片(203)与所述第五互连结构(202)电连接；

第一塑封层(204)，所述第一塑封层(204)位于所述第一芯片(203)背离所述第五互连结构(202)的一侧表面，且所述第一塑封层(204)覆盖所述第五互连结构(202)背离所述支撑层(201)的一侧表面；

第六互连结构(205)，所述第六互连结构(205)位于所述支撑层(201)背离所述第五互连结构(202)的一侧表面；

第三导电柱(206)，所述第三导电柱(206)贯穿所述支撑层(201)，所述第三导电柱(206)的两端分别与所述第五互连结构(202)和第六互连结构(205)电连接；

至少一个第一锡球(207)，所述第一锡球(207)位于所述第六互连结构(205)背离所述支撑层(201)的一侧表面。

12.一种封装结构，其特征在于，包括权利要求1-10中任一项所述的封装模块，还包括：

基板(301)，所述基板(301)具有凹槽，所述封装模块位于所述凹槽内；

至少一个第二芯片(302)，所述第二芯片(302)位于所述基板(301)具有凹槽开口的一侧表面，且所述第二芯片(302)与所述封装模块电连接；

N个层叠设置且电连接的互连层(303)，N个互连层(303)均位于所述基板(301)内，第一互连层(303)与所述第二芯片(302)电连接，第J个互连层(303)与所述封装模块电连接；

其中，N≥2，J为1至N之间的任一整数；

至少一个第二锡球(304)，第二锡球(304)与所述第N个互连层(303)电连接。

13.一种封装模块制备方法，其特征在于，包括：

形成层叠设置的硅桥器件和集成式器件；

形成硅桥器件的步骤包括：提供第一衬底层(100)，在所述第一衬底层(100)的一侧表面形成第一互连结构(101)，形成贯穿第一衬底层(100)的第一导电柱(102)，第一导电柱(102)与第一互连结构(101)连接；

形成集成式器件的步骤包括：提供第二衬底层(103)，在所述第二衬底层(103)内集成无源器件(104)，在所述第二衬底层(103)的一侧表面形成第二互连结构(105)，所述第二互连结构(105)与所述无源器件(104)连接；

形成层叠设置的硅桥器件和集成式器件的步骤包括：将第一互连结构(101)和第二互连结构(105)相互键合。

14.根据权利要求13所述的封装模块制备方法，其特征在于，还包括：

在所述第一衬底层(100)背离所述第一互连结构(101)的一侧表面形成第三互连结构(106)，所述第三互连结构(106)与所述第一导电柱(102)远离所述第一互连结构(101)的一端连接；

提供第三衬底(110)层，在所述第三衬底(110)层一侧表面形成键合层(111)；

将所述第三互连结构(106)与所述键合层(111)临时键合；

将所述第二衬底层(103)背离所述第二互连结构(105)的一侧减薄；

在所述第二衬底层(103)背离所述第二互连结构(105)的一侧减薄处理后，将所述第三互连结构(106)与所述键合层(111)解键合。