CN116598291A - 封装结构及其形成方法 - Google Patents

Abstract

一种封装结构的形成方法包括：提供转接基板，包括第一导电衬垫，且第一导电衬垫暴露于转接基板的第一表面；提供器件基板，包括无源器件层及覆盖无源器件层的第一重布线层，无源器件层包括无源器件，第一重布线层包括第二导电衬垫，第二导电衬垫与无源器件电连接，且第二导电衬垫暴露于第一重布线层的第一表面；以转接基板的第一表面及第一重布线层的第一表面为键合面，采用混合键合工艺将转接基板与器件基板键合；自器件基板背离转接基板的表面去除部分器件基板，形成凹槽，凹槽暴露出转接基板或第一重布线层；在凹槽内形成硅桥，硅桥包括第三导电衬垫；在器件基板背离转接基板的一侧，贴装功能芯片，功能芯片与第三导电衬垫电连接。

Description

封装结构及其形成方法

技术领域

本发明涉及封装领域，尤其涉及一种封装结构及其形成方法。

背景技术

随着先进封装技术的不断演进，基于先进封装技术的芯粒(Chiplet)技术已成为驱动设计效率提升的重要方式。芯粒技术是指预先制造好、具有特定功能、可组合集成的晶片(Die)，应用系统级封装(System in Package，SiP)技术，通过有效的片间互联和封装架构，将不同功能、不同工艺节点制造的芯片封装到一起，形成一个系统芯片。

目前采用转接板连接是实现芯片之间以及芯片与基板之间电互连的有效方式之一。但是，现有的转接板中并未集成无源器件(例如电容)，无源器件需要通过额外的表面贴装(Surface Mounted Technology，SMT)等工艺与转接板连接，其与芯片之间以及芯片与基板之间的倒装工艺不匹配，且无源器件的尺寸较大，造成转接板面积浪费，不利于封装结构的小型化。

因此如何实现无源器件与转接板之间的封装成为研究的重点。

发明内容

本发明所要解决的技术问题是，提供一种封装结构及其形成方法，其能够提高封装工艺的兼容性，且有利于封装结构的小型化。

为了解决上述问题，本发明提供了一种封装结构的形成方法，包括：提供转接基板，所述转接基板包括第一导电衬垫，且所述第一导电衬垫暴露于所述转接基板的第一表面；提供器件基板，所述器件基板包括无源器件层及覆盖所述无源器件层的第一重布线层，所述无源器件层包括无源器件，所述第一重布线层包括第二导电衬垫，所述第二导电衬垫与所述无源器件电连接，且所述第二导电衬垫暴露于所述第一重布线层的第一表面；以所述转接基板的第一表面及所述第一重布线层的第一表面为键合面，采用混合键合工艺将所述转接基板与所述器件基板键合，其中，所述第一导电衬垫与所述第二导电衬垫电连接；自所述器件基板背离所述转接基板的表面去除部分所述器件基板，形成凹槽，所述凹槽暴露出所述转接基板或所述第一重布线层，所述无源器件层具有所述无源器件的区域被保留；在所述凹槽内形成硅桥，所述硅桥包括第三导电衬垫；在所述器件基板背离所述转接基板的一侧，贴装功能芯片，所述功能芯片与所述第三导电衬垫电连接。

在一实施例中，所述转接基板还包括第四导电衬垫，且所述第四导电衬垫暴露于所述转接基板的第一表面；所述器件基板还包括第一导电柱，所述第一导电柱设置在所述器件基板内且其一表面暴露于所述第一重布线层的第一表面；在采用混合键合工艺将所述转接基板与所述器件基板键合的步骤中，所述第四导电衬垫与所述第一导电柱电连接。

在一实施例中，在所述凹槽内形成硅桥的步骤之后还包括：塑封，以形成塑封体，所述塑封体填满所述凹槽，且所述第三导电衬垫暴露于所述塑封体。

在一实施例中，塑封，以形成塑封体的步骤包括：填充塑封料，所述塑封料填满所述凹槽，且所述塑封料还覆盖所述器件基板背离所述转接基板的表面；减薄所述塑封料，以去除所述器件基板背离所述转接基板的表面的所述塑封料，并暴露出所述第三导电衬垫，剩余的所述塑封料作为所述塑封体。

在一实施例中，塑封，以形成塑封体的步骤之后还包括：自所述器件基板背离所述转接基板的表面减薄所述器件基板，以暴露出所述第一导电柱的表面。

在一实施例中，自所述器件基板背离所述转接基板的表面减薄所述器件基板的步骤之后还包括：对所述器件基板背离所述转接基板的表面、所述塑封体表面及所述硅桥的表面进行平坦化处理。

在一实施例中，在所述凹槽内形成硅桥的步骤之后还包括：形成第二重布线层，所述第二重布线层覆盖所述器件基板背离所述转接基板的表面以及所述硅桥的表面，所述第二重布线层包括第五导电衬垫，所述第五导电衬垫与所述第三导电衬垫电连接，且所述第五导电衬垫暴露于所述第二重布线层的表面；在所述器件基板背离所述转接基板的一侧，贴装功能芯片的步骤中，所述功能芯片与所述第五导电衬垫电连接。

在一实施例中，所述第二重布线层还包括第七导电衬垫，所述第七导电衬垫与所述第一导电柱电连接，且所述第七导电衬垫暴露于所述第二重布线层的表面；在所述器件基板背离所述转接基板的一侧，贴装功能芯片的步骤中，所述功能芯片还与所述第七导电衬垫电连接。

本发明实施例还提供一种封装结构，包括：转接基板，包括第一导电衬垫；器件基板，包括无源器件层及覆盖所述无源器件层的第一重布线层，所述无源器件层包括无源器件，所述第一重布线层与所述转接基板键合连接，其中，所述第一重布线层包括第二导电衬垫，所述第二导电衬垫的一端与所述无源器件电连接，另一端与所述第一导电衬垫电连接，所述器件基板具有凹槽，所述凹槽暴露出所述转接基板或所述第一重布线层；硅桥，设置在所述凹槽内，所述硅桥包括第三导电衬垫；功能芯片，设置在所述器件基板背离所述转接基板的一侧，且所述功能芯片与所述第三导电衬垫电连接。

在一实施例中，所述转接基板还包括第四导电衬垫，所述器件基板还包括第一导电柱，所述第一导电柱贯穿所述器件基板，且所述第四导电衬垫与所述第一导电柱电连接。

在一实施例中，还包括第二重布线层，所述第二重布线层覆盖所述器件基板背离所述转接基板的表面以及所述硅桥的表面，所述功能芯片设置在所述第二重布线层上，所述第二重布线层包括第五导电衬垫，所述第五导电衬垫的一端与所述第三导电衬垫电连接，另一端与所述功能芯片电连接。

在一实施例中，所述第二重布线层还包括第七导电衬垫，所述第七导电衬垫的一端与所述第一导电柱电连接，另一端与所述功能芯片电连接。

在一实施例中，还包括塑封体，所述塑封体填满所述凹槽。

本发明实施例提供的形成方法中，在设置所述功能芯片之前利用晶圆级封装工艺直接在所述转接基板内部集成无源器件，集成所述无源器件之后形成所述硅桥，进而形成由所述转接基板与所述硅桥构成的转接板，再将所述功能芯片与所述转接板电连接，形成所述封装结构。本发明形成方法无需采用额外的表面贴装工艺将所述无源器件与转接板连接，大大提高了工艺的兼容性；并且该种形成方法大大节省了转接基板的面积，有利于封装结构的小型化；所述功能芯片与所述无源器件设置在所述转接基板的同一侧，使得所述无源器件与所述功能芯片的距离较近，提高了封装结构的性能。另外，还可在器件基板中的无源器件的制造过程中调整无源器件的参数(例如电容的容值)，实现所述无源器件与功能芯片的精确匹配。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本发明一实施例提供的封装结构的形成方法的步骤示意图；

图2A～图2J是本发明一实施例提供的形成方法的主要步骤形成的结构示意图。

具体实施方式

下面结合附图对本发明提供的封装结构及其形成方法的具体实施方式做详细说明。

图1是本发明一实施例提供的封装结构的形成方法的步骤示意图，请参阅图1，所述形成方法包括：步骤S10，提供转接基板，所述转接基板包括第一导电衬垫，且所述第一导电衬垫暴露于所述转接基板的第一表面；步骤S11，提供器件基板，所述器件基板包括无源器件层及覆盖所述无源器件层的第一重布线层，所述无源器件层包括无源器件，所述第一重布线层包括第二导电衬垫，所述第二导电衬垫与所述无源器件电连接，且所述第二导电衬垫暴露于所述第一重布线层的第一表面；步骤S12，以所述转接基板的第一表面及所述第一重布线层的第一表面为键合面，采用混合键合工艺将所述转接基板与所述器件基板键合，其中，所述第一导电衬垫与所述第二导电衬垫电连接；步骤S13，自所述器件基板背离所述转接基板的表面去除部分所述器件基板，形成凹槽，所述凹槽暴露出所述转接基板或所述第一重布线层，所述无源器件层具有所述无源器件的区域被保留；步骤S14，在所述凹槽内形成硅桥，所述硅桥包括第三导电衬垫；步骤S15，在所述器件基板背离所述转接基板的一侧，贴装功能芯片，所述功能芯片与所述第三导电衬垫电连接。

在本发明一实施例提供的封装结构的形成方法中，在设置所述功能芯片之前利用晶圆级封装工艺直接在所述转接基板内部集成无源器件，集成所述无源器件之后形成所述硅桥，进而形成由所述转接基板与所述硅桥构成的转接板，再将所述功能芯片与所述转接板电连接，形成所述封装结构。本发明形成方法无需采用额外的表面贴装工艺将所述无源器件与转接板连接，大大提高了工艺的兼容性；并且该种形成方法大大节省了转接基板的面积，有利于封装结构的小型化；所述功能芯片与所述无源器件设置在所述转接基板的同一侧，使得所述无源器件与所述功能芯片的距离较近，提高了封装结构的性能。另外，还可在器件基板中的无源器件的制造过程中调整无源器件的参数(例如电容的容值)，实现所述无源器件与功能芯片的精确匹配。

图2A～图2J是本发明一实施例提供的形成方法的主要步骤形成的结构示意图。

请参阅图1及图2A，步骤S10，提供转接基板200，所述转接基板200包括第一导电衬垫201，且所述第一导电衬垫201暴露于所述转接基板200的第一表面200A。

在一实施例中，所述转接基板200还包括第一介质层202，所述第一导电衬垫201形成在所述第一介质层202内，且暴露于所述第一介质层202的顶表面，该顶表面作为所述转接基板200的第一表面200A。所述第一介质层202包括但不限于有机介质层。所述有机介质层的材料可为有机树脂，所述有机树脂包括但不限于：环氧树脂(FR4)、BT树脂(双马来酰亚胺三嗪树脂)、PPE树脂(聚苯醚树脂)、PI树脂(聚酰亚胺树脂)。

在一些实施例中，所述第一导电衬垫201可为金属衬垫。例如，在一实施例中，所述第一导电衬垫201为铜衬垫。

在一实施例中，所述第一导电衬垫201可贯穿所述第一介质层202，即所述第一导电衬垫201的上表面及下表面分别暴露于所述第一介质层202的顶表面及底表面。在另一些实施例中，所述转接基板200还包括导电互连线及至少一个底部导电衬垫。所述导电互连线设置在所述第一介质层202内，且所述第一导电衬垫201与所述导电互连线电连接。所述底部导电衬垫设置在所述第一介质层202的底部，且所述底部导电衬垫与所述导电互连线的电连接，即所述第一导电衬垫201与所述底部导电衬垫通过所述导电互连线电连接。所述底部导电衬垫的表面暴露于所述第一介质层202的底表面，用于作为所述转接基板200底部的对外连接区域。

在一些实施例中，所述转接基板200还包括第四导电衬垫203，且所述第四导电衬垫203暴露于所述转接基板200的第一表面200A。具体地说，在一实施例中，所述第四导电衬垫203形成在所述第一介质层202内且贯穿所述第一介质层202，其上表面及下表面分别暴露于所述第一介质层202的顶表面及底表面。在另一些实施例中，所述第四导电衬垫203的上表面暴露于所述第一介质层202的顶表面，其下表面还可通过所述导电互连线与底部导电衬垫电连接。

作为示例，本发明提供一种形成所述转接基板200的方法。所述方法包括：提供载体基板210；在所述载体基板210上形成牺牲层211；在所述牺牲层211上形成第一介质层202，所述第一介质层202包括过孔；在所述过孔内填充导电材料，形成所述第一导电衬垫201以及所述第四导电衬垫203。所述第一导电衬垫201以及所述第四导电衬垫203为同种材料结构，其在同一步骤中形成。

在一些实施例中，所述形成方法还包括对所述转接基板200进行平坦化处理的步骤。即在执行混合键合工艺之前对所述转接基板200的第一表面200A进行平坦化处理，提高后续混合键合形成的封装结构的键合牢固度。所述平坦化处理包括但不限于化学机械研磨(Chemical mechanical polishing，简称CMP)。在一些实施例中，在形成所述转接基板200时，所述导电材料不仅填充所述过孔，还覆盖所述第一介质层202的部分表面，则在执行平坦化处理时，可同时去除所述第一介质层202表面的导电材料。

请参阅图1及图2B，步骤S11，提供器件基板220，所述器件基板220包括无源器件层230及覆盖所述无源器件层230的第一重布线层240，所述无源器件层230包括无源器件231，所述第一重布线层240包括第二导电衬垫241，所述第二导电衬垫241与所述无源器件231电连接，且所述第二导电衬垫241暴露于所述第一重布线层240的第一表面240A。

所述无源器件231包括但不限于电阻，电容，电感。例如，在一实施例中，所述无源器件231为电容，所述无源器件层230为电容器件层，其可通过在一晶圆上采用半导体工艺制备电容而获得。所述电容包括但不限于深沟槽电容。

所述第二导电衬垫241与所述无源器件231电连接，作为所述无源器件231的引脚。例如，在一实施例中，所述无源器件231为电容，所述第二导电衬垫241与所述电容的正极或负极电连接，作为所述电容的正极或负极的引脚。

在一些实施例中，所述第一重布线层240包括第二介质层242，所述第二介质层242覆盖所述无源器件层230，且所述第二导电衬垫241贯穿所述第二介质层242，所述第二导电衬垫241的一表面与所述无源器件231电连接，另一表面暴露于所述第二介质层242的顶表面，该顶表面作为所述第一重布线层240的第一表面240A。

在一些实施例中，所述第二介质层242为有机介质层，所述有机介质层的材料可为有机树脂，所述有机树脂包括但不限于：环氧树脂(FR4)、BT树脂(双马来酰亚胺三嗪树脂)、PPE树脂(聚苯醚树脂)、PI树脂(聚酰亚胺树脂)。在一些实施例中，所述第一介质层202与所述第二介质层242为同种材料层，则在后续键合工艺中，所述第一介质层202与所述第二介质层242结合牢固度更高。

在一些实施例中，所述第一导电衬垫201及所述第二导电衬垫241可均为金属衬垫，其材料可相同也可不同。例如，在一实施例中，所述第一导电衬垫201及所述第二导电衬垫241材料相同，且均为铜衬垫，则在后续键合工艺中，所述第一导电衬垫201及所述第二导电衬垫241的结合牢固度更高。

在一实施例中，所述第二导电衬垫241贯穿所述第二介质层242，而在另一些实施例中，所述第二导电衬垫241仅设置在所述第二介质层242顶表面下方的部分区域，其通过设置在第二介质层242中的导电互连线在第二介质层242的底表面电学引出，即所述第二导电衬垫241通过导电互连线与所述无源器件231电连接。

在本发明实施例提供的形成方法中，可在器件基板220中的无源器件231的制造过程中调整无源器件231的参数，例如通过加工工艺的改变或者调整电容矩阵面积调整电容的容值，使得无源器件的参数能够趋于仿真设计中的计算值，实现无源器件231与后续设置的功能芯片290的精确匹配。

在一些实施例中，所述器件基板220还包括第一导电柱250，所述第一导电柱250设置在所述器件基板220内且其一表面暴露于所述第一重布线层240的第一表面240A，其另一表面并未暴露。具体地说，在一实施例中，所述第一导电柱250沿垂直所述第二介质层242的方向自所述第二介质层242延伸至所述器件基板220内，且所述第一导电柱250的一表面暴露于所述第二介质层242的顶表面，另一表面位于所述器件基板220内，且并未被暴露。

作为示例，本公开实施例提供一种形成所述器件基板220的方法。所述方法包括：提供一晶圆，所述晶圆包括无源器件层230；在所述无源器件层230表面形成所述第一重布线层240；形成第一导电柱250，所述第一导电柱250自所述第一重布线层240的第一表面240A延伸至所述无源器件层230内。形成所述第一导电柱250的方法包括但不限于硅通孔(Through Silicon Vias，简称TSV)技术。

在一实施例中，所述形成方法还包括对所述器件基板220进行平坦化处理的步骤。即在执行混合键合工艺之前对所述第一重布线层240的第一表面240A进行平坦化处理，提高后续混合键合形成的封装结构的键合牢固度。所述平坦化处理包括但不限于化学机械研磨(Chemical mechanical polishing，简称CMP)。

请参阅图1及图2C，步骤S12，以所述转接基板200的第一表面200A及所述第一重布线层240的第一表面240A为键合面，采用混合键合工艺将所述转接基板200与所述器件基板220键合，其中，所述第一导电衬垫201与所述第二导电衬垫241电连接。采用混合键合(Hybrid Bonding)工艺形成的结构具有更高的电流负载能力以及具有更好的热性能。在一些实施例中，所述第一介质层202的顶表面与所述第二介质层242的顶表面也键合连接。在一些实施例中，在该步骤中，所述第四导电衬垫203与所述第一导电柱250电连接。

所述混合键合工艺包括：将所述转接基板200的第一表面200A与所述第一重布线层240的第一表面240A贴合，其中，所述第一介质层202与所述第二介质层242接合；进行退火处理，所述第一导电衬垫201与所述第二导电衬垫241接合，形成键合结构。

在一些实施例中，在执行混合键合工艺之前还包括：对所述转接基板200的第一表面200A和\或所述第一重布线层240的第一表面240A进行活化处理，以在所述转接基板200的第一表面200A和\或所述第一重布线层240的第一表面240A形成活化点位，能够提高混合键合中所述转接基板200与所述第一重布线层240的接合牢固度。所述活化处理包括但不限于等离子体活化处理。具体地说，在执行键合工艺之前，对所述转接基板200的第一表面200A和\或对所述第一重布线层240的第一表面240A进行活化处理，以使得第一介质层202和\或第二介质层242表面形成活化点位，从而可提高所述第一介质层202与所述第二介质层242的接合牢固度。

在一实施例中，在执行混合键合工艺之前对所述转接基板200的第一表面200A和所述第一重布线层240的第一表面240A均进行活化处理；在另一实施例中，在执行键合工艺之前对所述转接基板200的第一表面200A或所述第一重布线层240的第一表面240A其中之一进行活化处理。

请参阅图1及图2D，步骤S13，自所述器件基板220背离所述转接基板200的表面去除部分所述器件基板220，形成凹槽260，所述凹槽260暴露出所述转接基板200或所述第一重布线层240，所述无源器件层230具有所述无源器件231的区域被保留。

在该步骤中，所述无源器件层230中设置有无源器件231的区域被保留，未设置有所述无源器件231的区域被去除，所述无源器件层230被去除后，与去除的所述无源器件层230对应的第一重布线层240也被去除，进而暴露出所述转接基板200。其中，所述凹槽260以所述器件基板220作为侧壁，以所述转接基板200作为底面。在另一些实施例中，也可仅去除部分所述无源器件层230，所述第一重布线层240并未被去除，或者所述第一重布线层240仅被部分去除。

去除部分所述无源器件层230的方法包括但不限于刻蚀工艺。例如，在一些实施例中，去除部分所述无源器件层230的方法包括：在所述器件基板220背离所述转接基板200的表面形成图案化的掩膜层，所述掩膜层遮挡所述无源器件层230设置有所述无源器件231的区域，并暴露出所述无源器件层230未设置所述无源器件231的区域；以所述掩膜层为掩膜，刻蚀所述无源器件层230及所述第一重布线层240，至暴露出所述转接基板200；去除所述掩膜层。

请参阅图1及图2E，步骤S14，在所述凹槽260内形成硅桥(si bridge)270，所述硅桥270包括第三导电衬垫271。所述硅桥270内部具有互连线，从而在后续形成的封装结构中功能芯片290能够通过所述第三导电衬垫271及互连结构实现芯片之间或者芯片自身的电连接。在该步骤中，所述硅桥270可通过贴装的方法贴附在所述转接基板200的表面。所述第三导电衬垫271包括但不限于铜衬垫。

在该步骤中，所述凹槽260能够起到限位及对准的作用，使得无需额外在所述转接基板200内形成贴装所述硅桥270的凹槽，也无需执行精确的对准工艺，降低了工艺难度。

在一些实施例中，所述硅桥270的本体贴附在所述转接基板200的表面，所述第三导电衬垫271的顶面突出于所述硅桥270的本体，且突出于所述器件基板220的表面。在另一些实施例中，所述硅桥270的本体贴附在所述转接基板200的表面，所述第三导电衬垫271的顶面突出于所述硅桥270的本体，且低于所述器件基板220的表面，或者与所述器件基板220的表面平齐。

在一些实施例中，在所述凹槽260内形成硅桥270的步骤之后还包括如下步骤：请参阅图2G，塑封，以形成塑封体272，所述塑封体272填满所述凹槽260，且所述第三导电衬垫271暴露于所述塑封体272。所述塑封体272能够保护及密封所述硅桥270。

具体地说，在一实施例中，塑封，以形成塑封体272的步骤包括：请参阅图2F，填充塑封料300，所述塑封料300填满所述凹槽260，且所述塑封料300还覆盖所述器件基板220背离所述转接基板200的表面。在该步骤中，所述塑封料300还覆盖所述第三导电衬垫271的顶面。请参阅图2G，减薄所述塑封料300，以去除所述器件基板220背离所述转接基板200的表面的所述塑封料300，并暴露出所述第三导电衬垫271，剩余的所述塑封料300作为所述塑封体272。在该步骤中，若所述第三导电衬垫271的顶面所突出于所述器件基板220的表面，则在减薄所述塑封料300时，所述第三导电衬垫271被同时减薄。

请参阅图2H，在一些实施例中，在形成塑封体272的步骤之后还包括：自所述器件基板220背离所述转接基板200的表面减薄所述器件基板220，以暴露出所述第一导电柱250的表面。在该步骤中，可采用化学机械研磨(Chemical mechanical polishing，简称CMP)工艺或者机械研磨工艺减薄所述器件基板220。

在一些实施例中，自所述器件基板220背离所述转接基板200的表面减薄所述器件基板220的步骤之后还包括：对所述器件基板220背离所述转接基板200的表面、所述塑封体272表面及所述硅桥270的表面进行平坦化处理，以为后续形成其他结构提供平坦的表面。平坦化处理工艺包括但不限于化学机械研磨工艺。

请参阅图2I，在一些实施例中，在所述凹槽260内形成硅桥270的步骤之后还包括：形成第二重布线层280，所述第二重布线层280覆盖所述器件基板220背离所述转接基板200的表面以及所述硅桥270的表面，所述第二重布线层280包括第五导电衬垫281，所述第五导电衬垫281与所述第三导电衬垫271电连接，且所述第五导电衬垫281暴露于所述第二重布线层280的第一表面280A。在一些实施例中，所述塑封体272覆盖所述硅桥270的表面，则所述第二重布线层280还覆盖所述塑封体272的表面。所述第五导电衬垫281可为金属衬垫，例如铜衬垫。

在一些实施例中，所述第二重布线层280包括第三介质层282，所述第五导电衬垫281形成在所述第三介质层282内，且暴露于所述第三介质层282的顶表面，该顶表面作为所述第二重布线层280的第一表面280A。所述第三介质层282包括但不限于有机介质层。所述有机介质层的材料可为有机树脂，所述有机树脂包括但不限于：环氧树脂(FR4)、BT树脂(双马来酰亚胺三嗪树脂)、PPE树脂(聚苯醚树脂)、PI树脂(聚酰亚胺树脂)。

在一实施例中，所述第五导电衬垫281可贯穿所述第三介质层282，即所述第五导电衬垫281的上表面及下表面分别暴露于所述第三介质层282的顶表面及底表面。在另一些实施例中，所述第二重布线层280还包括导电互连线283。所述导电互连线283设置在所述第三介质层282内，且所述第五导电衬垫281与所述导电互连线283的一端电连接，所述导电互连线283的另一端与所述第三导电衬垫271电连接，即所述第五导电衬垫281与所述第三导电衬垫271通过所述导电互连线283电连接。

在一些实施例中，所述第二重布线层280还包括第七导电衬垫284，所述第七导电衬垫284与所述第一导电柱250电连接，且所述第七导电衬垫284暴露于所述第二重布线层280的表面。所述第七导电衬垫284可为金属衬垫，例如铜衬垫。在一些实施例中，所述第七导电衬垫284可贯穿所述第三介质层282，即所述第七导电衬垫284的上表面及下表面分别暴露于所述第三介质层282的顶表面及底表面。在另一些实施例中，所述第七导电衬垫284与所述导电互连线283的一端电连接，所述导电互连线283的另一端与所述第一导电柱250电连接，即所述第七导电衬垫284与所述第一导电柱250通过所述导电互连线283电连接。

在一些实施例中，在形成所述第二重布线层280的步骤中，可执行多次重布线工艺，形成所述导电互连线283、所述第五导电衬垫281及所述第七导电衬垫284。

请参阅图1及图2J，步骤S15，在所述器件基板220背离所述转接基板200的一侧，贴装功能芯片290，所述功能芯片290与所述第三导电衬垫271电连接，进而形成所述封装结构。

在所述封装结构中，所述功能芯片290与所述无源器件231设置在所述转接基板200的同一侧，使得所述无源器件231与所述功能芯片290的距离较近，提高了封装结构的性能。

在一些实施例中，所述功能芯片290设置在所述第二重布线层280的第一表面280A，且与所述第五导电衬垫281电连接，并通过所述第五导电衬垫281与所述第三导电衬垫271电连接。进一步的，所述功能芯片290还与所述第七导电衬垫284电连接，并通过所述第七导电衬垫284与所述第一导电柱250电连接。

所述功能芯片290可为一个或者多个，其均设置在所述第二重布线层280的第一表面上，所述功能芯片290朝向所述器件基板220一侧的导电焊垫与所述第五导电衬垫281及所述第七导电衬垫284电连接。在一些实施例中，可采用倒装工艺将所述功能芯片290与所述第五导电衬垫281及所述第七导电衬垫284电连接。可以理解的是，不同的所述功能芯片290的导电焊垫可通过所述硅桥270实现电连接，所述功能芯片290的导电焊垫可通过所述第一导电柱250实现与所述转接基板200的电连接。

在一些实施例中，在贴装功能芯片290的步骤之后，还包括形成塑封结构291的步骤，所述塑封结构291包覆所述功能芯片290，并填充在所述功能芯片290与所述第二重布线层280之间的空隙，以密封及支撑所述功能芯片290。

本发明实施例提供的封装结构的形成方法无需采用额外的表面贴装工艺将所述无源器件231与转接板连接，大大提高了工艺的兼容性；并且该种形成方法大大节省了转接基板200的面积，有利于封装结构的小型化。另外，还可在器件基板220中的无源器件231的制造过程中调整无源器件231的参数(例如电容的容值)，实现所述无源器件231与功能芯片290的精确匹配。

本发明还提供一种采用上述形成方法形成的封装结构。

请参阅图2A～图2J，所述封装结构包括：转接基板200，包括第一导电衬垫201；器件基板220，包括无源器件层230及覆盖所述无源器件层230的第一重布线层240，所述无源器件层230包括无源器件231，所述第一重布线层240与所述转接基板200键合连接，其中，所述第一重布线层240包括第二导电衬垫241，所述第二导电衬垫241的一端与所述无源器件231电连接，另一端与所述第一导电衬垫201电连接，所述器件基板220具有凹槽260，所述凹槽260暴露出所述转接基板200；硅桥270，设置在所述凹槽260内，所述硅桥270包括第三导电衬垫271；功能芯片290，设置在所述器件基板220背离所述转接基板200的一侧，且所述功能芯片290与所述第三导电衬垫271电连接。

本发明实施例提供的封装结构中，所述转接基板200与所述硅桥270构成转接板，所述无源器件231集成在转接板内部，大大节省了转接板的面积，有利于封装结构的小型化；所述功能芯片290与所述无源器件231设置在转接板的同一侧，使得所述无源器件231与所述功能芯片290的距离较近，提高了封装结构的性能；并且，无源器件231与功能芯片290能够精确匹配。

在一些实施例中，所述转接基板200还包括第一介质层202，所述第一导电衬垫201形成在所述第一介质层202内。所述第一介质层202包括但不限于有机介质层。所述第一导电衬垫201可为金属衬垫。例如，在一实施例中，所述第一导电衬垫201为铜衬垫。

在一实施例中，所述第一导电衬垫201可贯穿所述第一介质层202。在另一些实施例中，所述转接基板200还包括导电互连线及至少一个底部导电衬垫。所述导电互连线设置在所述第一介质层202内，且所述第一导电衬垫201与所述导电互连线电连接。所述底部导电衬垫设置在所述第一介质层202的底部，且所述底部导电衬垫与所述导电互连线的电连接，即所述第一导电衬垫201与所述底部导电衬垫通过所述导电互连线电连接，所述底部导电衬垫作为所述转接基板200底部的对外连接区域。

所述无源器件231包括但不限于电阻，电容，电感。例如，在一实施例中，所述无源器件231为电容，所述无源器件层230为电容器件层，所述电容包括但不限于深沟槽电容。所述第二导电衬垫241与所述无源器件231电连接，作为所述无源器件231的引脚。

所述第一重布线层240设置在所述转接基板200与所述无源器件层230之间。在一些实施例中，所述第一重布线层240包括第二介质层242，所述第二介质层242设置在所述转接基板200与所述无源器件层230之间，且所述第二导电衬垫241贯穿所述第二介质层242。而在另一些实施例中，所述第二导电衬垫241仅设置在所述第二介质层242顶表面下方的部分区域，其通过设置在第二介质层242中的导电互连线在第二介质层242的底表面电学引出，即所述第二导电衬垫241通过导电互连线与所述无源器件231电连接。

在一些实施例中，所述第二介质层242为有机介质层，所述第二导电衬垫241为金属衬垫。在一些实施例中，所述第一介质层202与所述第二介质层242为同种材料层，所述第一导电衬垫201及所述第二导电衬垫241为同种材料，以提高所述第一重布线层240及所述转接基板200的结合牢固度。

在一些实施例中，所述转接基板200还包括第四导电衬垫203，所述器件基板220还包括第一导电柱250，所述第一导电柱250贯穿所述器件基板220，且所述第四导电衬垫203与所述第一导电柱250电连接。

在一些实施例中，所述凹槽260以所述器件基板220作为侧壁，以所述转接基板200作为底面，在另一些实施例中，所述凹槽260以所述器件基板220作为侧壁，以所述第一重布线层240为底面。所述硅桥270设置在所述转接基板200或者所述第一重布线层240的表面。

在一些实施例中，所述封装结构还包括塑封体272，所述塑封体272填满所述凹槽260，并覆盖所述硅桥270，以保护及密封所述硅桥270，所述塑封体272还包覆所述第三导电衬垫271的侧面，以支撑及保护所述第三导电衬垫271。

在一些实施例中，所述封装结构还包括第二重布线层280，所述第二重布线层280覆盖所述器件基板220背离所述转接基板200的表面以及所述硅桥270的表面，所述功能芯片290设置在所述第二重布线层280上，所述第二重布线层280包括第五导电衬垫281，所述第五导电衬垫281的一端与所述第三导电衬垫271电连接，另一端与所述功能芯片290电连接。在一些实施例中，所述第二重布线层280还包括第七导电衬垫284，所述第七导电衬垫284的一端与所述第一导电柱250电连接，另一端与所述功能芯片290电连接。

所述功能芯片290可为一个或者多个，不同的所述功能芯片290的导电焊垫可通过所述硅桥270实现电连接，所述功能芯片290的导电焊垫可通过所述第一导电柱250实现与所述转接基板200的电连接。

在一些实施例中，所述封装结构还包括一塑封结构291，所述塑封结构291包覆所述功能芯片290，并填充在所述功能芯片290与所述第二重布线层280之间的空隙，以密封及支撑所述功能芯片290。

本发明实施例提供的封装结构能够大大节省转接板的面积，有利于封装结构的小型化；并且，所述无源器件231与所述功能芯片290的距离较近，提高了封装结构的性能，同时，无源器件231与功能芯片290能够精确匹配。

需要说明的是，本发明的文件中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其它因素。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见即可。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种封装结构的形成方法，其特征在于，包括：

提供转接基板，所述转接基板包括第一导电衬垫，且所述第一导电衬垫暴露于所述转接基板的第一表面；

提供器件基板，所述器件基板包括无源器件层及覆盖所述无源器件层的第一重布线层，所述无源器件层包括无源器件，所述第一重布线层包括第二导电衬垫，所述第二导电衬垫与所述无源器件电连接，且所述第二导电衬垫暴露于所述第一重布线层的第一表面；

以所述转接基板的第一表面及所述第一重布线层的第一表面为键合面，采用混合键合工艺将所述转接基板与所述器件基板键合，其中，所述第一导电衬垫与所述第二导电衬垫电连接；

自所述器件基板背离所述转接基板的表面去除部分所述器件基板，形成凹槽，所述凹槽暴露出所述转接基板或所述第一重布线层，所述无源器件层具有所述无源器件的区域被保留；

在所述凹槽内形成硅桥，所述硅桥包括第三导电衬垫；

在所述器件基板背离所述转接基板的一侧，贴装功能芯片，所述功能芯片与所述第三导电衬垫电连接。

2.根据权利要求1所述的封装结构的形成方法，其特征在于，所述转接基板还包括第四导电衬垫，且所述第四导电衬垫暴露于所述转接基板的第一表面；所述器件基板还包括第一导电柱，所述第一导电柱设置在所述器件基板内且其一表面暴露于所述第一重布线层的第一表面；在采用混合键合工艺将所述转接基板与所述器件基板键合的步骤中，所述第四导电衬垫与所述第一导电柱电连接。

3.根据权利要求2所述的封装结构的形成方法，其特征在于，在所述凹槽内形成硅桥的步骤之后还包括：塑封，以形成塑封体，所述塑封体填满所述凹槽，且所述第三导电衬垫暴露于所述塑封体。

4.根据权利要求3所述的封装结构的形成方法，其特征在于，塑封，以形成塑封体的步骤包括：

填充塑封料，所述塑封料填满所述凹槽，且所述塑封料还覆盖所述器件基板背离所述转接基板的表面；

减薄所述塑封料，以去除所述器件基板背离所述转接基板的表面的所述塑封料，并暴露出所述第三导电衬垫，剩余的所述塑封料作为所述塑封体。

5.根据权利要求3所述的封装结构的形成方法，其特征在于，塑封，以形成塑封体的步骤之后还包括：自所述器件基板背离所述转接基板的表面减薄所述器件基板，以暴露出所述第一导电柱的表面。

6.根据权利要求5所述的封装结构的形成方法，其特征在于，自所述器件基板背离所述转接基板的表面减薄所述器件基板的步骤之后还包括：对所述器件基板背离所述转接基板的表面、所述塑封体表面及所述硅桥的表面进行平坦化处理。

7.根据权利要求2～6任一项所述的封装结构的形成方法，其特征在于，在所述凹槽内形成硅桥的步骤之后还包括：形成第二重布线层，所述第二重布线层覆盖所述器件基板背离所述转接基板的表面以及所述硅桥的表面，所述第二重布线层包括第五导电衬垫，所述第五导电衬垫与所述第三导电衬垫电连接，且所述第五导电衬垫暴露于所述第二重布线层的表面；

在所述器件基板背离所述转接基板的一侧，贴装功能芯片的步骤中，所述功能芯片与所述第五导电衬垫电连接。

8.根据权利要求7所述的封装结构的形成方法，其特征在于，所述第二重布线层还包括第七导电衬垫，所述第七导电衬垫与所述第一导电柱电连接，且所述第七导电衬垫暴露于所述第二重布线层的表面；

在所述器件基板背离所述转接基板的一侧，贴装功能芯片的步骤中，所述功能芯片还与所述第七导电衬垫电连接。

9.一种封装结构，其特征在于，包括：

转接基板，包括第一导电衬垫；

器件基板，包括无源器件层及覆盖所述无源器件层的第一重布线层，所述无源器件层包括无源器件，所述第一重布线层与所述转接基板键合连接，其中，所述第一重布线层包括第二导电衬垫，所述第二导电衬垫的一端与所述无源器件电连接，另一端与所述第一导电衬垫电连接，所述器件基板具有凹槽，所述凹槽暴露出所述转接基板或所述第一重布线层；

硅桥，设置在所述凹槽内，所述硅桥包括第三导电衬垫；

功能芯片，设置在所述器件基板背离所述转接基板的一侧，且所述功能芯片与所述第三导电衬垫电连接。

10.根据权利要求9所述的封装结构，其特征在于，所述转接基板还包括第四导电衬垫，所述器件基板还包括第一导电柱，所述第一导电柱贯穿所述器件基板，且所述第四导电衬垫与所述第一导电柱电连接。

11.根据权利要求10所述的封装结构，其特征在于，还包括第二重布线层，所述第二重布线层覆盖所述器件基板背离所述转接基板的表面以及所述硅桥的表面，所述功能芯片设置在所述第二重布线层上，所述第二重布线层包括第五导电衬垫，所述第五导电衬垫的一端与所述第三导电衬垫电连接，另一端与所述功能芯片电连接。

12.根据权利要求11所述的封装结构，其特征在于，所述第二重布线层还包括第七导电衬垫，所述第七导电衬垫的一端与所述第一导电柱电连接，另一端与所述功能芯片电连接。

13.根据权利要求9～12任一项所述的封装结构，其特征在于，还包括塑封体，所述塑封体填满所述凹槽。