CN117116910A - 一种桥连封装结构及其形成方法 - Google Patents
一种桥连封装结构及其形成方法 Download PDFInfo
- Publication number
- CN117116910A CN117116910A CN202311382617.XA CN202311382617A CN117116910A CN 117116910 A CN117116910 A CN 117116910A CN 202311382617 A CN202311382617 A CN 202311382617A CN 117116910 A CN117116910 A CN 117116910A
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnection
- plastic
- adapter plate
- silicon bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000465 moulding Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009459 flexible packaging Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明涉及半导体封装技术领域，公开了一种桥连封装结构及其形成方法，桥连封装结构包括：多个芯片；硅桥结构，其桥接多个所述芯片；金属柱，其位于所述硅桥结构的旁边；第一互连结构，其与所述硅桥结构及所述金属柱电连接；以及第二互连结构，其与多个所述芯片、所述硅桥结构及所述金属柱电连接。采用TSV转接板技术的硅桥结构，可以实现垂直和水平互连，互连密度高。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种桥连封装结构及其形成方法。
背景技术
2.5D封装由于可以实现垂直方向最短距离互连以及平面亚微米互连，是大算力及高性能应用产品的主要封装形式。但由于工艺成本高，限制其应用于其它产品。硅桥技术兼有2.5D封装的高密度互连的优势，同时由于其相对尺寸较小，有效的降低了互连成本，可为对互连密度和性能有较高要求的产品提供更灵活的封装方案。
目前主要的硅桥技术是在硅基板上制作高密度布线及细节距微凸点，通过基板埋入或者扇出封装集成的方式，实现芯片和芯片间的水平高密度互连，无法实现水平+三维集成互连。
发明内容
为解决现有技术中的上述问题中的至少一部分问题，本发明提供了一种桥连封装结构，包括：
多个芯片；
硅桥结构，其桥接多个所述芯片；
金属柱，其位于所述硅桥结构的旁边；
第一互连结构，其与所述硅桥结构及所述金属柱电连接；以及
第二互连结构，其与多个所述芯片、所述硅桥结构及所述金属柱电连接。
进一步地，所述硅桥结构包括：
转接板，其包括：
衬底；
导电硅通孔，其贯穿所述衬底；以及
第一互连层，其位于所述转接板的第一面，并与所述导电硅通孔电连接；
第一凸点，其设置在所述第一互连层背离所述衬底的一面，并与所述第一互连层电连接；
第一塑封层，其塑封所述第一凸点，且所述第一凸点的端部露出所述第一塑封层；
第二互连层，其设置在所述转接板的第二面，所述转接板的第二面与第一面相对；以及
第二凸点，其设置在所述第二互连层背离所述转接板的一面。
进一步地，所述第一凸点与所述第二互连结构电连接；以及所述第二凸点与所述第一互连结构电连接。
进一步地，所述转接板的衬底内集成有IPD电容及DTC电容。
进一步地，还包括：
第二塑封层，其塑封所述硅桥结构及所述金属柱，且所述金属柱的两端及所述硅桥结构的第一面和相对的第二面露出；
第三塑封层，其塑封多个所述芯片；以及
底填胶，其填充在所述芯片与所述第二互连结构之间。
进一步地，所述第一互连结构位于所述第二塑封层的第二面；
所述第二互连结构位于所述第二塑封层的第一面；以及
多个所述芯片设置在所述第二互连结构背离所述第二塑封层的一面。
本发明还提供一种桥连封装结构的形成方法，包括：
在转接板的第一面布置第一凸点，其中所述转接板包括衬底；导电硅通孔，其位于所述衬底中，且所述导电硅通孔的一端暴露，另一端位于所述衬底中；以及第一互连层，其位于转接板的第一面，并与所述导电硅通孔电连接；
将所述第一凸点塑封，形成包裹所述第一凸点的第一塑封层；
将所述转接板的第二面减薄，露出所述导电硅通孔；
在所述转接板的第二面布置第二互连层，并在所述第二互连层背离转接板的一面布置第二凸点，所述转接板的第二面与第一面相对；以及
切割转接板，得到硅桥结构。
进一步地，还包括：
在第二载片上布置第一互连结构，并在第一互连结构背离第二载片的一面布置金属柱；
将所述硅桥结构布置在所述第一互连结构背离所述第二载片的一面；
将所述硅桥结构和所述金属柱塑封，形成包围所述硅桥结构和所述金属柱的第二塑封层；
将所述第二塑封层的第一面减薄，以暴露所述硅桥结构和所述金属柱；
在所述第二塑封层的第一面布置所述第二互连结构；
将多个芯片倒装布置在所述第二互连结构背离所述第二塑封层的一面，并在所述芯片与所述第二互连结构之间填充底填胶；
将所述芯片塑封，得到第三塑封层；以及
去除第二载片，并在所述第一互连结构背离所述第三塑封层的表面布置焊球。
进一步地，所述第一互连结构与所述硅桥结构的第二凸点及所述金属柱电连接；
所述第二互连结构与所述硅桥结构的第一凸点及所述金属柱电连接；
所述转接板的衬底内集成有IPD电容及DTC电容。
进一步地，所述转接板的第二面减薄之前还包括将所述第一塑封层与所述第一载片通过临时键合胶键合；以及
切割转接板之前还包括将去除第一载片和临时键合胶。
本发明至少具有下列有益效果：本发明公开的一种桥连封装结构及其形成方法，采用TSV转接板技术的硅桥结构，可以实现垂直和水平互连，互连密度高；转接板一面采用铜凸点以及塑封保护，有利于后续集成；TSV转接板内部可集成IPD及DTC电容，提高系统性能。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了本发明一个实施例的一种桥连封装结构的剖面示意图;
图2示出了本发明一个实施例的具有第一凸点的转接板的剖面示意图；
图3示出了本发明一个实施例的第一凸点塑封的示意图；
图4示出了本发明一个实施例的塑封层键合载片的示意图；
图5示出了本发明一个实施例的转接板减薄后的示意图；
图6示出了本发明一个实施例的在转接板布置第二互连层和第二凸点后的示意图；
图7示出了本发明一个实施例的硅桥结构的剖面示意图；
图8示出了本发明一个实施例的载片表面布置金属柱的示意图；
图9示出了本发明一个实施例的载片表面布置硅桥结构的示意图；
图10示出了本发明一个实施例的硅桥结构和金属柱塑封后的示意图；
图11示出了本发明一个实施例的塑封层减薄后的示意图；
图12示出了本发明一个实施例的在第二塑封层的第一面布置第二互连结构的示意图；
图13示出了本发明一个实施例的倒装布置芯片的示意图；
图14示出了本发明一个实施例的塑封芯片的示意图；以及
图15示出了本发明一个实施例的在第一互连结构处布置焊球后的示意图。
附图标记：101转接板；1011衬底；1012导电硅通孔；1013第一介质层；1014第一重布线层；102第一凸点；103第一塑封层；104第二介质层；105第二重布线层；106第二凸点；107第二塑封层；108金属柱；109第一互连结构；1091第一绝缘层；1092第一布线层；110焊球；111第二互连结构；1111第二绝缘层；1112第二布线层；112芯片；113底填胶；114第三塑封层；201转接板；2011衬底；2012导电硅通孔；2013第一介质层；2014第一重布线层；202第一凸点；203第一塑封层；204第一载片；205第二凸点；206第二介质层；207第二重布线层；200硅桥结构；301第二载片；302第一互连结构；3021第一绝缘层；3022第一布线层；303金属柱；304第二塑封层；305第二互连结构；3051第二绝缘层；3052第二布线层；306芯片；307底填胶；308第三塑封层；309焊球。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。
另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
图1示出了本发明一个实施例的一种硅桥封装结构的剖面示意图。
如图1所示，一种硅桥封装结构包括硅桥结构、第二塑封层107、金属柱108、第一互连结构109、焊球110、第二互连结构111、芯片112、底填胶113及第三塑封层114。
硅桥结构桥接多个芯片112。硅桥结构包括转接板101、第一凸点102、第一塑封层103、第二互连层及第二凸点106。
转接板101包括衬底1011、导电硅通孔1012和第一互连层，导电硅通孔1012贯穿衬底1011，第一互连层位于转接板101的第一面。第一互连层包括第一介质层1013和第一重布线层1014，第一重布线层1014位于第一介质层1013中，且表面露出第一介质层1013。转接板的衬底1011内集成有IPD电容及DTC电容。
第一凸点102设置在第一互连层背离衬底1011的一面。第一凸点102与第一重布线层1014电连接。
第一塑封层103塑封第一凸点102，且第一凸点102的端部露出第一塑封层103。
第二互连层设置在转接板101的第二面，转接板101的第二面与第一面相对。第二互连层包括第二介质层104和第二重布线层105，第二重布线层105位于第二介质层104中，且表面露出第二介质层104。第二重布线层105与导电硅通孔1012电连接。
第二凸点106设置在第二互连层背离转接板101的一面，第二凸点106与第二重布线层105电连接。
第二塑封层107塑封硅桥结构，且硅桥结构部分露出第二塑封层107。
金属柱108贯穿第二塑封层107，且位于硅桥结构的旁边。金属柱108的两端未被第二塑封层107覆盖。
第一互连结构109设置在第二塑封层107的第二面。第一互连结构109与金属柱108及硅桥结构电连接。第一互连结构109包括多层第一绝缘层1091和多层第一布线层1092。第一布线层1092位于第一绝缘层1091中，且多层第一布线层1092之间电连接。第一布线层1092与金属柱108及第二凸点106电连接。
焊球110设置在第一互连结构109背离第二塑封层107的一面。
第二互连结构111设置在第二塑封层107的第一面，第二塑封层107的第一面与第二面相对。第二互连结构111与金属柱108及硅桥结构电连接。第二互连结构111包括第二绝缘层1111和第二布线层1112。第二布线层1112位于第二绝缘层1111中，且表面露出第二绝缘层1111。第二布线层1112与金属柱108及第一凸点102电连接。
多个芯片112倒装设置在第二互连结构111背离第二塑封层107的一面。芯片112的正面具有凸点，芯片112的凸点与第二布线层1112连接。
底填胶113填充在芯片112与第二互连结构111之间。
第三塑封层114塑封芯片112。
一种硅桥封装结构的形成方法包括：
步骤1，如图2所示，在转接板201的第一面布置第一凸点202。转接板201包括衬底2011、导电硅通孔2012和第一互连层，导电硅通孔2012位于衬底2011中，且未贯穿衬底2011，导电硅通孔2012的一端暴露，另一端位于衬底2011中。第一互连层位于转接板201的第一面，包括第一介质层2013和第一重布线层2014，第一重布线层2014位于第一介质层2013中，且表面暴露。第一重布线层2014与导电硅通孔2012电连接。
在转接板201的第一面涂覆光刻胶，通过光刻工艺去除部分覆盖第一重布线层2014的光刻胶形成凸点图形，并填充金属形成第一凸点202，最后去除光刻胶。第一凸点202为铜凸点，并与第一重布线层2014电连接。
可以在转接板201的衬底2011内部集成IPD及DTC电容。
步骤2，如图3所示，将第一凸点202塑封，形成包裹第一凸点202的第一塑封层203。
步骤3，如图4所示，将第一塑封层203与第一载片204通过临时键合胶键合。
步骤4，如图5所示，将转接板201的第二面减薄，露出导电硅通孔2012。转接板201的第二面与第一面相对。
步骤5，如图6所示，在转接板201的第二面布置第二互连层，并在第二互连层背离转接板的一面布置第二凸点205。第二互连层包括第二介质层206和第二重布线层207，第二重布线层207位于第二介质层206中，且表面暴露。第二重布线层207与导电硅通孔2012电连接。
在转接板201的第二面覆盖第二介质层206，并刻蚀出线路图形，然后在线路图形中填充金属形成第二重布线层207。在第二互连层背离转接板201的一面涂覆光刻胶，通过光刻工艺去除部分覆盖第二重布线层207的光刻胶形成凸点图形，并填充金属形成第二凸点205，最后去除光刻胶。第二凸点205与第二重布线层207电连接。
步骤6，如图7所示，去除第一载片204和临时键合胶，并切割转接板201，得到单个硅桥结构200。
步骤7，如图8所示，在第二载片301上涂敷临时键合胶，并在临时键合胶的表面布置第一互连结构302，在第一互连结构302背离第二载片301的一面布置金属柱303。具体的，第一互连结构302包括多层第一绝缘层3021和多层第一布线层3022，在临时键合胶的表面涂覆第一绝缘层3021，并刻蚀形成线路图形，在线路图形中填充金属，得到第一布线层3022，多次重复可以得到多层第一布线层。多层第一布线层3022之间电连接。可以通过焊接在第一布线层3022的表面布置金属柱303，第一互连结构302与金属柱303电连接。金属柱303位于第二载片301的边缘处。
步骤8，如图9所示，将硅桥结构200布置在第一互连结构302背离第二载片301的一面。硅桥结构200布置在中部，位于多个金属柱303之间。硅桥结构200的第二凸点205与第一布线层3022连接。
步骤9，如图10所示，将硅桥结构200和金属柱303塑封，形成包围硅桥结构200和金属柱303的第二塑封层304。
步骤10，如图11所示，将第二塑封层304的第一面减薄，以暴露硅桥结构200和金属柱303。第二塑封层304的第一面是背离第二载片301的表面。
步骤11，如图12所示，在第二塑封层304的第一面布置第二互连结构305。具体的，第二互连结构305包括第二绝缘层3051和第二布线层3052，在第二塑封层304的第一面涂覆第二绝缘层3051，并刻蚀形成线路图形，在线路图形中填充金属，得到第二布线层3052。第二布线层3052与硅桥结构200的第一凸点202及金属柱303电连接。
步骤12，如图13所示，将多个芯片306倒装布置在第二互连结构305背离第二塑封层304的一面，并在芯片306与第二互连结构305之间填充底填胶307。芯片306的正面具有凸点，将凸点与第二布线层3052连接。
步骤13，如图14所示，将芯片306塑封，得到第三塑封层308。
步骤14，如图15所示，去除第二载片301和临时键合胶，并在第一互连结构302背离第二塑封层304的表面布置焊球309。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并借此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
Claims (10)
1.一种桥连封装结构，其特征在于，包括：
多个芯片；
硅桥结构，其桥接多个所述芯片；
金属柱，其位于所述硅桥结构的旁边；
第一互连结构，其与所述硅桥结构及所述金属柱电连接；以及
第二互连结构，其与多个所述芯片、所述硅桥结构及所述金属柱电连接。
2.根据权利要求1所述的桥连封装结构，其特征在于，所述硅桥结构包括：
转接板，其包括：
衬底；
导电硅通孔，其贯穿所述衬底；以及
第一互连层，其位于所述转接板的第一面，并与所述导电硅通孔电连接；
第一凸点，其设置在所述第一互连层背离所述衬底的一面，并与所述第一互连层电连接；
第一塑封层，其塑封所述第一凸点，且所述第一凸点的端部露出所述第一塑封层；
第二互连层，其设置在所述转接板的第二面，所述转接板的第二面与第一面相对；以及
第二凸点，其设置在所述第二互连层背离所述转接板的一面。
3.根据权利要求2所述的桥连封装结构，其特征在于，所述第一凸点与所述第二互连结构电连接；以及所述第二凸点与所述第一互连结构电连接。
4.根据权利要求2所述的桥连封装结构，其特征在于，所述转接板的衬底内集成有IPD电容及DTC电容。
5.根据权利要求2所述的桥连封装结构，其特征在于，还包括：
第二塑封层，其塑封所述硅桥结构及所述金属柱，且所述金属柱的两端及所述硅桥结构的第一面和相对的第二面露出；
第三塑封层，其塑封多个所述芯片；以及
底填胶，其填充在所述芯片与所述第二互连结构之间。
6.根据权利要求5所述的桥连封装结构，其特征在于，所述第一互连结构位于所述第二塑封层的第二面；
所述第二互连结构位于所述第二塑封层的第一面；以及
多个所述芯片设置在所述第二互连结构背离所述第二塑封层的一面。
7.一种桥连封装结构的形成方法，其特征在于，包括：
在转接板的第一面布置第一凸点，其中所述转接板包括衬底；导电硅通孔，其位于所述衬底中，且所述导电硅通孔的一端暴露，另一端位于所述衬底中；以及第一互连层，其位于转接板的第一面，并与所述导电硅通孔电连接；
将所述第一凸点塑封，形成包裹所述第一凸点的第一塑封层；
将所述转接板的第二面减薄，露出所述导电硅通孔；
在所述转接板的第二面布置第二互连层，并在所述第二互连层背离转接板的一面布置第二凸点，所述转接板的第二面与第一面相对；以及
切割转接板，得到硅桥结构。
8.根据权利要求7所述的桥连封装结构的形成方法，其特征在于，还包括：
在第二载片上布置第一互连结构，并在第一互连结构背离第二载片的一面布置金属柱；
将所述硅桥结构布置在所述第一互连结构背离所述第二载片的一面；
将所述硅桥结构和所述金属柱塑封，形成包围所述硅桥结构和所述金属柱的第二塑封层；
将所述第二塑封层的第一面减薄，以暴露所述硅桥结构和所述金属柱；
在所述第二塑封层的第一面布置所述第二互连结构；
将多个芯片倒装布置在所述第二互连结构背离所述第二塑封层的一面，并在所述芯片与所述第二互连结构之间填充底填胶；
将所述芯片塑封，得到第三塑封层；以及
去除第二载片，并在所述第一互连结构背离所述第三塑封层的表面布置焊球。
9.根据权利要求8所述的桥连封装结构的形成方法，其特征在于，所述第一互连结构与所述硅桥结构的第二凸点及所述金属柱电连接；
所述第二互连结构与所述硅桥结构的第一凸点及所述金属柱电连接；
所述转接板的衬底内集成有IPD电容及DTC电容。
10.根据权利要求7所述的桥连封装结构的形成方法，其特征在于，所述转接板的第二面减薄之前还包括将所述第一塑封层与所述第一载片通过临时键合胶键合；以及切割转接板之前还包括将去除第一载片和临时键合胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311382617.XA CN117116910B (zh) | 2023-10-24 | 2023-10-24 | 一种桥连封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311382617.XA CN117116910B (zh) | 2023-10-24 | 2023-10-24 | 一种桥连封装结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117116910A true CN117116910A (zh) | 2023-11-24 |
| CN117116910B CN117116910B (zh) | 2024-01-26 |
Family
ID=88807840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311382617.XA Active CN117116910B (zh) | 2023-10-24 | 2023-10-24 | 一种桥连封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117116910B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017111840A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Conductive base embedded interconnect |
| US20180102311A1 (en) * | 2016-10-06 | 2018-04-12 | Micron Technology, Inc. | Semiconductor package utilizing embedded bridge through-silicon-via interconnect component |
| CN217691134U (zh) * | 2022-07-20 | 2022-10-28 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构 |
| WO2022246603A1 (zh) * | 2021-05-24 | 2022-12-01 | 华为技术有限公司 | 一种芯片封装结构、其制作方法及电子设备 |
| CN116110802A (zh) * | 2022-12-05 | 2023-05-12 | 南通通富科技有限公司 | 封装结构及封装方法 |
| CN116130457A (zh) * | 2022-12-22 | 2023-05-16 | 厦门云天半导体科技有限公司 | 具有硅桥互连结构的2.5d封装结构及其制作方法 |
| US20230187366A1 (en) * | 2021-12-09 | 2023-06-15 | Jcet Group Co., Ltd. | Packaging structure and manufacturing method thereof |
| CN116598291A (zh) * | 2023-06-05 | 2023-08-15 | 江阴长电先进封装有限公司 | 封装结构及其形成方法 |
-
2023
- 2023-10-24 CN CN202311382617.XA patent/CN117116910B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017111840A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Conductive base embedded interconnect |
| US20180102311A1 (en) * | 2016-10-06 | 2018-04-12 | Micron Technology, Inc. | Semiconductor package utilizing embedded bridge through-silicon-via interconnect component |
| WO2022246603A1 (zh) * | 2021-05-24 | 2022-12-01 | 华为技术有限公司 | 一种芯片封装结构、其制作方法及电子设备 |
| US20230187366A1 (en) * | 2021-12-09 | 2023-06-15 | Jcet Group Co., Ltd. | Packaging structure and manufacturing method thereof |
| CN217691134U (zh) * | 2022-07-20 | 2022-10-28 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构 |
| CN116110802A (zh) * | 2022-12-05 | 2023-05-12 | 南通通富科技有限公司 | 封装结构及封装方法 |
| CN116130457A (zh) * | 2022-12-22 | 2023-05-16 | 厦门云天半导体科技有限公司 | 具有硅桥互连结构的2.5d封装结构及其制作方法 |
| CN116598291A (zh) * | 2023-06-05 | 2023-08-15 | 江阴长电先进封装有限公司 | 封装结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117116910B (zh) | 2024-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11824040B2 (en) | Package component, electronic device and manufacturing method thereof | |
| KR102193505B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
| US10777502B2 (en) | Semiconductor chip, package structure, and pacakge-on-package structure | |
| KR101885036B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
| US9881863B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| US11244939B2 (en) | Package structure and method of forming the same | |
| US9412678B2 (en) | Structure and method for 3D IC package | |
| KR102585621B1 (ko) | 집적 회로 패키지 및 방법 | |
| KR20190055690A (ko) | 반도체 패키지 및 그 형성 방법 | |
| US10325880B2 (en) | Hybrid 3D/2.5D interposer | |
| TWI727879B (zh) | 封裝結構及製作所述封裝結構的方法 | |
| KR20210010798A (ko) | 집적 회로 패키지 및 방법 | |
| CN113140516A (zh) | 封装件及其形成方法 | |
| CN113056097A (zh) | 半导体器件及其形成方法 | |
| TW202220151A (zh) | 電子封裝件及其製法 | |
| US20230386866A1 (en) | Semiconductor Package and Method of Forming Thereof | |
| JP2022023830A (ja) | 半導体パッケージにおける放熱及びその形成方法 | |
| TWI843329B (zh) | 裝置封裝及其製造方法 | |
| TWI790945B (zh) | 電子封裝件及其製法 | |
| CN117116910B (zh) | 一种桥连封装结构及其形成方法 | |
| TWI807420B (zh) | 電子裝置及其製造方法 | |
| TWI844266B (zh) | 半導體封裝及其形成方法 | |
| KR102596105B1 (ko) | 패키지 구조체 및 방법 | |
| CN116779556A (zh) | 半导体封装件及其形成方法 | |
| CN117525028A (zh) | 一种多芯片堆叠封装结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |