CN116130457A - 具有硅桥互连结构的2.5d封装结构及其制作方法 - Google Patents

具有硅桥互连结构的2.5d封装结构及其制作方法 Download PDF

Info

Publication number
CN116130457A
CN116130457A CN202211655725.5A CN202211655725A CN116130457A CN 116130457 A CN116130457 A CN 116130457A CN 202211655725 A CN202211655725 A CN 202211655725A CN 116130457 A CN116130457 A CN 116130457A
Authority
CN
China
Prior art keywords
layer
silicon bridge
glass
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211655725.5A
Other languages
English (en)
Inventor
赵瑾
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yun Tian Semiconductor Technology Co ltd
Original Assignee
Xiamen Yun Tian Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yun Tian Semiconductor Technology Co ltd filed Critical Xiamen Yun Tian Semiconductor Technology Co ltd
Priority to CN202211655725.5A priority Critical patent/CN116130457A/zh
Publication of CN116130457A publication Critical patent/CN116130457A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具有硅桥互连结构的2.5D封装结构及其制作方法，该封装结构包括由至少两个芯片与硅桥键合构成的硅桥互连结构和玻璃中介层，玻璃中介层上设有贯穿第一表面和第二表面的金属通孔，并且在玻璃中介层的第一表面和第二表面上分别设有与金属通孔连接的第一重布线层和第二重布线层以及包覆住第一重布线层和第二重布线层的第一钝化层和第二钝化层，至少两个芯片通过微凸点倒装在硅桥的高密度布线层上以构成硅桥互连结构，通过凸点键合在玻璃中介层的第一重布线层，将玻璃中介层的第二重布线层焊接在基板上，实现芯片与基板的电连接。硅桥提供更高密度的互连，减少全局互连长度，在较小的尺寸上提高性能并降低功耗，封装成本低。

Description

具有硅桥互连结构的2.5D封装结构及其制作方法
技术领域
本发明涉及晶圆级封装领域，尤其涉及一种具有硅桥互连结构的2.5D封装结构及其制作方法。
背景技术
随着半导体制造工艺向纳米级发展，传统的光刻技术逐渐接近极限，为满足芯片高速和低功耗的要求，硅通孔实现了芯片直接互连。然而硅是一种半导体材料，TSV周围的载流子在电场的作用下自由移动进而对邻近的信号产生影响，从而对器件的性能带来不利的影响。
同时为了解决芯片直接互连，提高信号传输速度，业界推出了硅桥技术。比如嵌入式芯片互连桥(EMIB)或者高架式扇出式硅桥(EFB)，意在试图用硅实现两个芯片的互连。但由于这些方案成本较高，且对光刻技术是一种挑战。因此需要改进封装方式，以提供如高频下的低损耗、低封装成本、高性能等封装工艺。
目前业界硅桥主要采用带有硅通孔(Through silicon via，TSV)且将其嵌入基板内，在基板表面形成再布线层与微凸点，与芯片和PCB基板实现互联。现有的这类硅桥封装工艺存在以下缺点：
1、TSV通孔制作流程复杂，且需对孔内进行绝缘层沉积；
2、硅桥嵌入基板技术供应链成熟度低，封装工艺精度要求高，且成本高，不易量产。
现有技术中提出了一种硅桥的封装件结构和制造方法，能够将两个芯片利用硅桥进行信息互连，降低寄生电容电感，能够解决2.5D封装中部分高GPU芯片的互连问题，但此封装方案需要在基板内嵌入一个具有硅通孔的硅桥，工艺复杂，且需要专门的基板供应链进行加工；芯片微凸点没有用填充焊料进行保护，将影响整体可靠性。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种具有硅桥互连结构的2.5D封装结构及其制作方法。
为了实现以上目的，本发明的技术方案为：
一种具有硅桥互连结构的2.5D封装结构，包括基板、至少两个芯片、硅桥和玻璃中介层，所述玻璃中介层具有相对的第一表面和第二表面，所述玻璃中介层上设有贯穿所述第一表面和第二表面的金属通孔，所述玻璃中介层的第一表面和第二表面上分别设有与所述金属通孔连接的第一重布线层和第二重布线层以及包覆住所述第一重布线层和第二重布线层的第一钝化层和第二钝化层，所述第一钝化层上设有凹槽，所述至少两个芯片上设置有微凸点和凸点，所述硅桥的表面设有高密度布线层，所述硅桥被设置在所述凹槽内，所述硅桥与所述凹槽的侧壁和底部存在间隙，所述至少两个芯片的微凸点和凸点与所述硅桥表面高密度布线层和所述第一重布线层存在键合空隙，所述键合空隙和所述间隙填充底胶，所述至少两个芯片通过所述微凸点倒装在所述硅桥的所述高密度布线层上以构成硅桥互连结构，所述硅桥互连结构通过所述凸点键合在所述第一重布线层上，所述第二重布线层与所述基板连接，并将所述硅桥互连结构和玻璃中介层固定在所述基板上，所述硅桥互连结构和玻璃中介层周围设置有封装体。
作为优选，所述微凸点或凸点为锡球、铜柱或镍金凸点，所述微凸点尺寸范围为10～20μm，所述凸点尺寸范围为60～70μm。
作为优选，所述高密度布线层的线宽和/或线距上最小为0.4μm。
作为优选，所述第一钝化层和第二钝化层的材料为聚酰亚胺或氮化硅，所述基板为PCB基板或FPC基板。
作为优选，所述第一钝化层和第二钝化层分别设有第一开口和第二开口，所述凸点与所述第一重布线层键合在所述第一开口处，所述第二开口上设有与所述基板焊接的焊球。
作为优选，所述封装体包括封装盖以及设置在所述硅桥互连结构周围的第一塑封层，所述第一塑封层的表面与所述至少两个芯片上远离玻璃中介层一侧的表面平齐，所述封装盖设有内凹的腔体，所述玻璃中介层、硅桥互连结构和第一塑封层被容纳在所述腔体内。
作为优选，所述封装体为设置在所述基板上并且完全包覆住所述玻璃中介层和硅桥互连结构的第二塑封层。
一种基于上述的具有硅桥互连结构的2.5D封装结构的制作方法，包括以下步骤：
1)提供玻璃基板，所述玻璃基板具有相对的第一表面和第二表面，在所述玻璃基板上制作贯穿所述第一表面和第二表面的金属通孔，在所述玻璃基板的第一表面和第二表面上分别制作与所述金属通孔连接的第一重布线层和第二重布线层以及包覆住所述第一重布线层和第二重布线层的第一钝化层和第二钝化层，以形成玻璃中介层；
2)提供至少两个芯片以及表面具有高密度布线层的硅桥，在所述芯片上制作微凸点和凸点，通过所述微凸点将所述至少两个芯片倒装键合在所述硅桥的高密度布线层上，以形成硅桥互连结构；
3)通过所述凸点将所述硅桥互连结构键合在所述第一重布线层上，键合后所述硅桥与所述凹槽的侧壁和底部存在间隙，所述至少两个芯片的微凸点和凸点与所述硅桥表面高密度布线层和所述第一重布线层存在键合空隙，在所述键合空隙和所述间隙填充底胶；
4)提供基板，在所述玻璃中介层的所述第二表面的所述第二重布线层上电镀焊球，通过所述第二重布线层上的焊球将所述硅桥互连结构和玻璃中介层焊接在所述基板上，并在所述硅桥互连结构和玻璃中介层周围制作封装体。
作为优选，所述步骤4中在所述硅桥互连结构和玻璃中介层周围制作封装体，具体包括：在所述玻璃中介层上制作覆盖所述硅桥互连结构的第一塑封层，并对所述第一塑封层进行减薄使得所述第一塑封层的表面与所述至少两个芯片上远离玻璃中介层一侧的表面平齐；提供封装盖，所述封装盖设有内凹的腔体，将所述封装盖固定在所述基板上以使得所述玻璃中介层、硅桥互连结构和第一塑封层被容纳在所述腔体内。
作为优选，所述步骤4中在所述硅桥互连结构和玻璃中介层周围制作封装体，具体包括：在所述基板上制作第二塑封层，所述第二塑封层完全包覆住所述玻璃中介层和硅桥互连结构。
相比于现有技术，本发明的有益效果为：
(1)本发明采用玻璃基板形成玻璃中介层，相比较硅中介层，玻璃中介层具有可调的CTE，提高互连良率和可靠性；且玻璃的介电常数只有硅材料的1/3，使得基板损耗和寄生效应大大减小，可以有效提高传输信号的完整性；且采用TGV工艺不需要在内壁沉积氧化硅绝缘层，工序较为简单，通过在玻璃中介层上方的第一钝化层上利用光刻开口形成凹槽，使凹槽底部更平整，便于放置硅桥互连结构，工序简单，可靠性更高。
(2)本发明将至少两个芯片与硅桥键合形成硅桥互连结构，再将硅桥互连结构与玻璃中介层键合，这样实现局部芯片互连，降低寄生电容，封装工艺简单，难度低，硅桥提供了更高密度的互连，减少了全局互连长度，并减轻了相关的RC负载，从而在较小的尺寸上提高了性能并降低了功耗，在基板上方架构硅桥互连结构，可采用传统的PCB基板或FPC基板，封装成本低，并且芯片和硅桥之间采用C2C方式进行贴片互连，相比于传统工艺中需要将芯片放置在硅片后进行选择性刻蚀，选择性刻蚀的程度难把控，容易伤到芯片的功能层，而本发明采用C2C方法互连，工艺简单，同时芯片不易受到损伤。
(3)本发明的微凸点和凸点间距可控，可根据具体芯片的微凸点的间距设计硅桥上高密度布线层的线宽线距，因此适应性更强。
附图说明
图1为本申请的实施例一的具有硅桥互连结构的2.5D封装结构的结构示意图；
图2a-2j为本申请的实施例一的具有硅桥互连结构的2.5D封装结构的制作方法的工艺流程示意图；
图3为本申请的实施例二的具有硅桥互连结构的2.5D封装结构的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例一
参考图1，本申请的实施例提出了一种具有硅桥互连结构的2.5D封装结构，包括基板1、至少两个芯片2、硅桥3和玻璃中介层4，玻璃中介层4具有相对的第一表面和第二表面，并且玻璃中介层4上设有贯穿第一表面和第二表面的金属通孔6，玻璃中介层4的第一表面和第二表面上分别设有第一重布线层41和第二重布线层42以及包覆住第一重布线层41和第二重布线层42的第一钝化层43和第二钝化层44，在具体的实施例中，第一钝化层43和第二钝化层44的材料为聚酰亚胺或氮化硅，即PI或SiN，也可以采用其他合适的钝化材料。第一钝化层43上设有凹槽，该凹槽的深度为50～60μm。金属通孔6与第一重布线层41和第二重布线层42连接。具体地，在玻璃基板上制作TGV孔并填充以形成金属通孔6，并在玻璃基板的两个表面设有与金属通孔6连接的第一重布线层41和第二重布线层42以形成玻璃中介层4。玻璃基板可选石英、硼酸玻璃等，玻璃种类可考虑芯片2与基板1的力学参数，选择与其具有相近CTE的玻璃基板。玻璃中介层4的优势在于玻璃材质的电阻率高，绝缘性能佳，对信号隔离度好，减小了信号之间的串扰，对高频信号的传输有着得天独厚的优势，且其拥有可调的热膨胀系数(CTE)，在一定程度上可解决热失配的问题，提高互连良率和可靠性；且玻璃的介电常数只有硅材料的1/3，使得衬底损耗和寄生效应大大减小，可以有效提高传输信号的完整性；且TGV结构不需要在内壁沉积氧化硅绝缘层，工序较为简单。
具体地，至少两个芯片2上设置有微凸点21和凸点22，硅桥3的表面设有高密度布线层31，高密度布线层31的线宽和/或线距上最小为0.4μm，具体可根据芯片2的微凸点21的间距设计硅桥3上高密度布线层31的线宽和/或线距。具体地，微凸点21或凸点22为锡球、铜柱或镍金凸点，微凸点21尺寸范围为10～20μm，凸点22尺寸范围为60～70μm。至少两个芯片2通过微凸点21倒装在硅桥3的高密度布线层31上以构成硅桥互连结构，硅桥互连结构通过凸点22键合在第一重布线层41，硅桥3被容纳在第一钝化层43上的凹槽内，硅桥互连结构中硅桥3与凹槽的侧壁和底部存在间隙，至少两个芯片2的微凸点21和凸点22与硅桥3表面高密度布线层31和第一重布线层41存在键合空隙，在键合空隙和间隙填充底胶7。通过在第一钝化层43上利用光刻开口形成凹槽，使凹槽底部更平整，便于放置硅桥互连结构，工序简单，可靠性更高。第二重布线层42与基板1连接并将硅桥互连结构和玻璃中介层4固定在基板1上。在具体的实施例中，分别与硅桥互连结构和基板1连接的第一重布线层41和第二重布线层42上方的第一钝化层43和第二钝化层44分别设有第一开口和第二开口，凸点22与硅桥互连结构键合在第一开口处，第二开口上设有与基板1焊接的焊球8。芯片2和硅桥3之间采用C2C方式进行贴片互连，而后再与玻璃中介层4互连。相比于传统的需要将芯片放置在硅片后进行选择性刻蚀后再与转接板互连，选择性刻蚀的程度难把控，容易伤到芯片2的功能层，而本申请的实施例的芯片2和硅桥3采用C2C方法互连，工艺简单，同时芯片2不易受到损伤。
在本实施例中，以两个芯片2以及一个具有至少一层高密度金属布线层31的硅桥3为例，两个芯片2倒装互连到硅桥3上，两个芯片2的微凸点21和硅桥3相连，凸点22和玻璃中介层4上的第一重布线层41连接，玻璃中介层4下端设有第二重布线层42和焊球8，通过焊球8焊接在基板1上并实现芯片2与基板1的电连接。
在具体的实施例中，基板1可以是FPC基板(柔性印刷板，Flexible Flat Cable，简称FPC)也可以是PCB基板(刚性印刷板，Printed Circuit Board，简称PCB)。FPC基板是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高可靠性和较高曲绕性的印制电路板。这种电路板散热性好，既可弯曲、折叠、卷挠，又可以在三维空间随意移动和伸缩，可利用FPC基板缩小体积，实现轻量化、小型化、薄型化。若基板1为PCB基板，则可以在PCB基板上设置焊球与外部互连。硅桥互连结构和玻璃中介层4的周围设置有封装体5。封装体5包括封装盖51以及设置在硅桥互连结构周围的第一塑封层52，玻璃中介层4的第一钝化层43上设有第一塑封层52，并且第一塑封层52的表面与至少两个芯片2上远离玻璃中介层4一侧的表面平齐，使得至少两个芯片2上远离玻璃中介层4一侧的表面裸露出，有利于散热。封装盖41设有内凹的腔体，玻璃中介层4、硅桥互连结构和第一塑封层52被容纳在腔体内。封装盖41不仅能够实现电磁屏蔽，还可以起到控制翘曲的作用。
相对应地，参考图2a-2j，本申请的实施例还提出了一种基于上述的具有硅桥互连结构的2.5D封装结构的制作方法，包括以下步骤：
(1)参考图2a-2d，提供玻璃基板40，玻璃基板40具有相对的第一表面和第二表面，在玻璃基板40上制作贯穿第一表面和第二表面的金属通孔6，具体地，在玻璃基板40的第一表面上通过激光诱导和湿法刻蚀形成TGV盲孔401，TGV盲孔制备无需在玻璃基板40上进行光刻及干法刻蚀制程，直接通过激光设备对固定位置进行改性，湿法刻蚀即可形成TGV盲孔。在TGV盲孔401内采用电镀填充金属，例如铜等导电金属或化合物。玻璃材料本身为绝缘材料，无需在孔侧壁生长绝缘层材料，节约成本。TGV盲孔多形成为梯形孔，有利于溅射种子层，实现更好的覆盖和电镀。对玻璃基板40的第二表面进行减薄并裸露出金属以形成金属通孔6。在玻璃基板40的第一表面和第二表面上分别采用光刻和电镀工艺制作第一重布线层41和第二重布线层42，第一重布线层41和第二重布线层42的材料为铜等导电金属或化合物。在第一重布线层41和第二重布线层42上采用CVD等沉积工艺沉积PI或SiN等材料制作包覆住第一重布线层41和第二重布线层42的第一钝化层43和第二钝化层44，第一钝化层43和第二钝化层44分别刻蚀形成第一开口和第二开口，第一钝化层43上还刻蚀形成凹槽，该凹槽的深度为50～60μm，最终形成玻璃中介层4。
(2)参考图2e-2g，提供至少两个芯片2以及表面具有高密度布线层31的硅桥3，在芯片2上制作微凸点21和凸点22，通过微凸点21将至少两个芯片2倒装键合在硅桥3的高密度布线层31上，键合的方式采用热压键合，键合的温度范围为260～270℃，压力范围为5～7Mpa，最终形成硅桥互连结构。
(3)参考图2h-2j，通过凸点22将硅桥互连结构键合在第一重布线层41上，键合的方式采用热压键合，键合的温度范围为260～270℃，压力范围为5～7Mpa。键合后硅桥3被容纳在第一钝化层41上的凹槽内，硅桥3与第一钝化层41上的凹槽的侧壁和底部均存在间隙，凸点22与硅桥互连结构键合在第一开口处。
(4)参考图2i，在至少两个芯片2的微凸点21和凸点22与硅桥3表面高密度布线层31和第一重布线层41之间的键合空隙以及硅桥3与凹槽的侧壁和底部之间的间隙填充底胶7。在硅桥互连结构和玻璃中介层4的周围制作封装体5。具体地，在玻璃中介层4上制作覆盖硅桥互连结构的第一塑封层52，并对第一塑封层52进行减薄使得第一塑封层52的表面与至少两个芯片2上远离玻璃中介层4一侧的表面平齐。
(5)参考图2j，在玻璃中介层4的第二表面的第二重布线层42上电镀焊球8，具体地，将焊球8制作在玻璃中介层4的第二重布线层42的第二开口处。
(6)参考图1，提供基板1，基板1可以为PCB基板或FPC基板，通过第二重布线层42上的焊球8将硅桥互连结构和玻璃中介层4焊接在基板1上，焊球8的材料为锡球，焊接的方式采用回流焊。提供封装盖51，封装盖51设有内凹的腔体，将封装盖51固定在基板1上以使得玻璃中介层4、硅桥互连结构和第一塑封层52被容纳在腔体内，不仅能实现器件的电磁屏蔽，提高器件的性能，还可以起到控制翘曲的作用。
实施例二
本申请的实施例二与实施例一的区别在于，参考图3，封装体5’为设置在基板1上并且完全包覆住玻璃中介层4和硅桥互连结构的第二塑封层53。
相对应地，步骤4中在基板1上制作包覆住硅桥互连结构和玻璃中介层4的封装体，具体包括：在基板1上制作第二塑封层53，第二塑封层53完全包覆住玻璃中介层4和硅桥互连结构。采用不同的封装方式可以满足不同场景和应用环境所需求的器件的封装，提供形式更加多样的封装结构。
上述实施例仅用来进一步说明本发明的一种具有硅桥互连结构的2.5D封装结构及其制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (10)

1.一种具有硅桥互连结构的2.5D封装结构，其特征在于：包括基板、至少两个芯片、硅桥和玻璃中介层，所述玻璃中介层具有相对的第一表面和第二表面，所述玻璃中介层上设有贯穿所述第一表面和第二表面的金属通孔，所述玻璃中介层的第一表面和第二表面上分别设有与所述金属通孔连接的第一重布线层和第二重布线层以及包覆住所述第一重布线层和第二重布线层的第一钝化层和第二钝化层，所述第一钝化层上设有凹槽，所述至少两个芯片上设置有微凸点和凸点，所述硅桥的表面设有高密度布线层，所述硅桥被设置在所述凹槽内，所述硅桥与所述凹槽的侧壁和底部存在间隙，所述至少两个芯片的微凸点和凸点与所述硅桥表面高密度布线层和所述第一重布线层存在键合空隙，所述键合空隙和所述间隙填充底胶，所述至少两个芯片通过所述微凸点倒装在所述硅桥的所述高密度布线层上以构成硅桥互连结构，所述硅桥互连结构通过所述凸点键合在所述第一重布线层上，所述第二重布线层与所述基板连接，并将所述硅桥互连结构和玻璃中介层固定在所述基板上，所述硅桥互连结构和玻璃中介层周围设置有封装体。
2.根据权利要求1所述的具有硅桥互连结构的2.5D封装结构，其特征在于：所述微凸点或凸点为锡球、铜柱或镍金凸点，所述微凸点尺寸范围为10～20μm，所述凸点尺寸范围为60～70μm。
3.根据权利要求1所述的具有硅桥互连结构的2.5D封装结构，其特征在于：所述高密度布线层的线宽和/或线距上最小为0.4μm。
4.根据权利要求1所述的具有硅桥互连结构的2.5D封装结构，其特征在于：所述第一钝化层和第二钝化层的材料为聚酰亚胺或氮化硅，所述基板为PCB基板或FPC基板。
5.根据权利要求1所述的具有硅桥互连结构的2.5D封装结构，其特征在于：所述第一钝化层和第二钝化层分别设有第一开口和第二开口，所述凸点与所述第一重布线层键合在所述第一开口处，所述第二开口上设有与所述基板焊接的焊球。
6.根据权利要求1所述的具有硅桥互连结构的2.5D封装结构，其特征在于：所述封装体包括封装盖以及设置在所述硅桥互连结构周围的第一塑封层，所述第一塑封层的表面与所述至少两个芯片上远离玻璃中介层一侧的表面平齐，所述封装盖设有内凹的腔体，所述玻璃中介层、硅桥互连结构和第一塑封层被容纳在所述腔体内。
7.根据权利要求1所述的具有硅桥互连结构的2.5D封装结构，其特征在于：所述封装体为设置在所述基板上并且完全包覆住所述玻璃中介层和硅桥互连结构的第二塑封层。
8.一种基于权利要求1-7中任一项所述的具有硅桥互连结构的2.5D封装结构的制作方法，其特征在于：包括以下步骤：
1)提供玻璃基板，所述玻璃基板具有相对的第一表面和第二表面，在所述玻璃基板上制作贯穿所述第一表面和第二表面的金属通孔，在所述玻璃基板的第一表面和第二表面上分别制作与所述金属通孔连接的第一重布线层和第二重布线层以及包覆住所述第一重布线层和第二重布线层的第一钝化层和第二钝化层，以形成玻璃中介层；
2)提供至少两个芯片以及表面具有高密度布线层的硅桥，在所述芯片上制作微凸点和凸点，通过所述微凸点将所述至少两个芯片倒装键合在所述硅桥的高密度布线层上，以形成硅桥互连结构；
3)通过所述凸点将所述硅桥互连结构键合在所述第一重布线层上，键合后所述硅桥与所述凹槽的侧壁和底部存在间隙，所述至少两个芯片的微凸点和凸点与所述硅桥表面高密度布线层和所述第一重布线层存在键合空隙，在所述键合空隙和所述间隙填充底胶；
4)提供基板，在所述玻璃中介层的所述第二表面的所述第二重布线层上电镀焊球，通过所述第二重布线层上的焊球将所述硅桥互连结构和玻璃中介层焊接在所述基板上，并在所述硅桥互连结构和玻璃中介层周围制作封装体。
9.根据权利要求8所述的具有硅桥互连结构的2.5D封装结构的制作方法，其特征在于：所述步骤4中在所述硅桥互连结构和玻璃中介层周围制作封装体，具体包括：在所述玻璃中介层上制作覆盖所述硅桥互连结构的第一塑封层，并对所述第一塑封层进行减薄使得所述第一塑封层的表面与所述至少两个芯片上远离玻璃中介层一侧的表面平齐；提供封装盖，所述封装盖设有内凹的腔体，将所述封装盖固定在所述基板上以使得所述玻璃中介层、硅桥互连结构和第一塑封层被容纳在所述腔体内。
10.根据权利要求8所述的具有硅桥互连结构的2.5D封装结构的制作方法，其特征在于：所述步骤4中在所述硅桥互连结构和玻璃中介层周围制作封装体，具体包括：在所述基板上制作第二塑封层，所述第二塑封层完全包覆住所述玻璃中介层和硅桥互连结构。
CN202211655725.5A 2022-12-22 2022-12-22 具有硅桥互连结构的2.5d封装结构及其制作方法 Pending CN116130457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211655725.5A CN116130457A (zh) 2022-12-22 2022-12-22 具有硅桥互连结构的2.5d封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211655725.5A CN116130457A (zh) 2022-12-22 2022-12-22 具有硅桥互连结构的2.5d封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116130457A true CN116130457A (zh) 2023-05-16

Family

ID=86296614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211655725.5A Pending CN116130457A (zh) 2022-12-22 2022-12-22 具有硅桥互连结构的2.5d封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116130457A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116910A (zh) * 2023-10-24 2023-11-24 华进半导体封装先导技术研发中心有限公司 一种桥连封装结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116910A (zh) * 2023-10-24 2023-11-24 华进半导体封装先导技术研发中心有限公司 一种桥连封装结构及其形成方法
CN117116910B (zh) * 2023-10-24 2024-01-26 华进半导体封装先导技术研发中心有限公司 一种桥连封装结构及其形成方法

Similar Documents

Publication Publication Date Title
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
US20210384120A1 (en) Semiconductor packages and methods of forming same
US10964676B2 (en) Semiconductor structure and a method of making thereof
KR101414057B1 (ko) 매입 관통-비아 인터포저를 갖는 패키지 기판 및 그 제조 방법
US7759161B2 (en) Semiconductor device and method of manufacturing thereof
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
US10573615B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US20020074637A1 (en) Stacked flip chip assemblies
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
CN102543927A (zh) 嵌埋穿孔中介层的封装基板及其制造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN102820281A (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN116130457A (zh) 具有硅桥互连结构的2.5d封装结构及其制作方法
Jang et al. Advanced RDL interposer PKG technology for heterogeneous integration
CN115995455A (zh) 基于玻璃中介层和硅桥结构的2.5d封装结构及其制作方法
CN116646335A (zh) 一种封装互联结构、制备方法及电子系统
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN114743945A (zh) 带有Si与有机中介层的先进封装结构及其制造方法
CN111554676B (zh) 一种局部带宽增强的转接板封装结构及制作方法
TWI804411B (zh) 電子封裝件及其製法
US20220149007A1 (en) Chip packaging structure and method
CN116895636B (zh) 封装基板及其制法
KR20090041988A (ko) 칩 온 칩 반도체 소자의 제조방법
JP2024027090A (ja) 補強構造を含む半導体パッケージおよびその形成方法
TW202145460A (zh) 天線整合式封裝件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination