CN116646335A - 一种封装互联结构、制备方法及电子系统 - Google Patents

一种封装互联结构、制备方法及电子系统 Download PDF

Info

Publication number
CN116646335A
CN116646335A CN202310187286.8A CN202310187286A CN116646335A CN 116646335 A CN116646335 A CN 116646335A CN 202310187286 A CN202310187286 A CN 202310187286A CN 116646335 A CN116646335 A CN 116646335A
Authority
CN
China
Prior art keywords
chip
chip set
substrate
wafer
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310187286.8A
Other languages
English (en)
Inventor
王勇
林鹏荣
徐士猛
谢晓辰
黄颖卓
姜学明
郭亨通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202310187286.8A priority Critical patent/CN116646335A/zh
Priority to PCT/CN2023/080390 priority patent/WO2024178739A1/zh
Publication of CN116646335A publication Critical patent/CN116646335A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种封装互联结构、制备方法及电子系统，该结构包括基板、桥接芯片、中介层芯片集合和顶层芯片集合，其中基板内部开有槽体，桥接芯片嵌入槽体内，桥接芯片上层布有布线层实现中介层芯片组片间互联，中介层芯片集合上下层均有布线层，顶层芯片集合通过中介层芯片集合的上层布线实现片间互联，边缘与基板互联实现供电与信号传输；制备方法包括将中介层芯片重组，然后将桥接芯片与中介层芯片集合连接，随后模组倒装于基板上，最后将顶层芯片集合连接于中介层芯片组和基板上，本发明满足高性能、高集成、小型化产品封装需求，在增加封装集成度的同时，有效缩短片间信号互联，增强供电性能，从而满足产品性能提高。

Description

一种封装互联结构、制备方法及电子系统
技术领域
本发明涉及一种封装互联结构、制备方法及电子系统，属于半导体封装技术领域。
背景技术
依托摩尔定律发展的半导体制造工艺已逼近材料物理极限，芯片设计成本激增和良率下降难以满足高性能产品快速迭代。以2.5D/3D为代表的先进封装，是后摩尔时代实现集成电路高性能、高集成、小型化的有效途径。
转接板集成工艺采用全尺寸硅基转接板上集成全部功能芯片，通过转接板表面RDL实现片间高密度互连，再通过内部TSV和转接板下层C4凸点，实现与基板的电信号传输。
但该工艺存在三个问题：①转接板尺寸超过一定面积面临超过光照版尺寸和良率降低的问题，同时转接板一般厚度仅有100-150μm，大尺寸超薄转接板很容易在器件受到振动冲击、热循环过程开裂；②由于功能芯片需要通过转接板内部TSV向下引出信号和供电，增加了传输距离和电源网络通路，造成信号损耗严重；③转接板上层芯片一般通过注塑料方式进行晶圆重组，注塑料与硅基芯片/转接板的热膨胀系数差异较大，造成芯片翘曲增大，增大焊接难度，引发制程缺陷和良率损失，导致这种封装结构及制造工艺无法实现更多芯片堆叠或并排放置在全尺寸硅基转接板上实现更多功能和更高性能集成。
发明内容
本发明的目的在于克服现有技术存在的上述不足，提供一种封装互联结构、制备方法及电子系统，满足高密度、高性能、高集成、小型化产品封装需求，在增加封装集成度的同时，有效缩短片间信号互联，增强供电性能，从而满足产品性能提高。
本发明的上述目的主要是通过如下技术方案予以实现的：
一种封装互联结构，包括：
基板，表面开设至少一个槽体；
顶层芯片集合、中介层芯片集合和桥接芯片依次排布，均与基板实现互联；
桥接芯片，设置在所述陶瓷基板开设的槽体内，上表面设有第三金属布线层；
中介层芯片集合，上表面和下表面分别设有第一金属布线层和第二金属布线层；包括至少一个芯片组，芯片组的各芯片之间通过第二金属布线层和第三金属布线层实现片间互联；
顶层芯片集合，包括至少一个芯片组，芯片组的各芯片之间通过中介层芯片集合的第一金属布线层实现片间互联。
在上述封装互联结构中，所述顶层芯片集合、中介层芯片集合、桥接芯片与基板之间通过电互联介质实现电连接，所述电互联介质包括顶层芯片集合、中介层芯片集合、桥接芯片表面设置的凸起物。
在上述封装互联结构中，所述凸起物包括球形凸点或第一柱形凸点，所述顶层芯片集合通过第一柱形凸点与基板实现电连接，所述中介层芯片集合、桥接芯片通过球形凸点与基板实现电连接。
在上述封装互联结构中，所述顶层芯片集合通过表面设置的电互联介质与中介层芯片集合的第一金属布线层互联，实现芯片之间的电连接。
在上述封装互联结构中，所述电互联介质为球形凸点，所述顶层芯片集合靠近边缘处通过第一柱形凸点与基板实现电连接，边缘内部通过所述球形凸点与中介层芯片集合的第一金属布线层互联，实现芯片之间的电连接。
在上述封装互联结构中，所述中介层芯片集合的第二金属布线层表面靠近边缘处设置与基板实现电连接的球形凸点，边缘内部设置第二柱形凸点，第二柱形凸点与桥接芯片的第三金属布线层互联。
在上述封装互联结构中，所述第二柱形凸点为分节设计，当相邻两个第二柱形凸点之间的节距小于160μm时，第二柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为Ag、SnAg、SnAgCu或PbSn。
在上述封装互联结构中，所述球形凸点为锡基焊料凸点；所述第一柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为SnAg、SnAgCu或PbSn。
在上述封装互联结构中，所述中介层芯片集合满足以下至少一项：
芯片组由功能芯片通过注塑晶圆、玻璃晶圆或硅晶圆进行晶圆重构得到；
功能芯片之间的间隙为40μm-400μm，功能芯片的数量≥2。
在上述封装互联结构中，所述功能芯片满足以下任一项：
当晶圆重构采用注塑晶圆时，将功能芯片按晶圆布局要求粘附在胶膜上，再用注塑料填充功能芯片的间隙；
当晶圆重构采用玻璃晶圆或硅晶圆时，按照晶圆布局要求在玻璃晶圆或硅晶圆上开设芯片槽，再将功能芯片置于芯片槽内。
在上述封装互联结构中，所述中介层芯片集合包括两个或两个以上芯片组时，芯片组中对应的芯片之间进行叠放；和/或；所述顶层芯片集合包括两个或两个以上芯片组时，芯片组中对应的芯片之间进行叠放。
在上述封装互联结构中，所述基板与基板内嵌的桥接芯片以及中介层芯片集合、顶层芯片集合之间的间隙均填充胶。
在上述封装互联结构中，所述基板为陶瓷基板或塑料基板。
在上述封装互联结构中，所述中介层芯片集合有信号与供电需求时，桥接芯片内部可设有贯穿的硅通孔实现电气互联。
一种封装互联结构的制备方法，包括：
制备中介层芯片集合；
在所述中介层芯片集合表面以及桥接芯片表面制备电互联介质；
将所述中介层芯片集合与桥接芯片通过电互联介质连接；
将连接后的中介层芯片集合与桥接芯片通过电互联介质分别与基板连接，使桥接芯片位于基板表面开设的槽体内；
在顶层芯片集合表面制备电互联介质；
将顶层芯片集合通过电互联介质分别与基板和中介层芯片集合连接。
在上述制备方法中，所述制备中介层芯片集合包括，将功能芯片通过注塑晶圆、玻璃晶圆或硅晶圆进行晶圆重构得到芯片组，所述中介层芯片集合包括至少一个芯片组。
在上述制备方法中，所述功能芯片满足以下任一项：
当晶圆重构采用注塑晶圆时，将功能芯片按晶圆布局要求粘附在胶膜上，再用注塑料填充功能芯片的间隙；
当晶圆重构采用玻璃晶圆或硅晶圆时，按照晶圆布局要求在玻璃晶圆或硅晶圆上开设芯片槽，再将功能芯片置于芯片槽内。
在上述制备方法中，中介层芯片集合表面制备的电互联介质包括，中介层芯片集合表面靠近边缘处与基板实现电连接的球形凸点，以及，边缘内部与桥接芯片实现电连接的第二柱形凸点；和/或；桥接芯片表面制备的电互联介质包括，与基板实现电连接的球形凸点。
在上述制备方法中，顶层芯片集合表面制备电互联介质包括，顶层芯片集合表面靠近边缘处与基板实现电连接的第一柱形凸点，以及，边缘内部与中介层芯片集合实现电连接的球形凸点。
在上述制备方法中，所述球形凸点为锡基焊料凸点；所述第二柱形凸点为分节设计，当相邻两个第二柱形凸点之间的节距小于40μm时，第二柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为Ag、SnAg、SnAgCu或PbSn。
在上述制备方法中，所述球形凸点为锡基焊料凸点；所述第一柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为SnAg、SnAgCu或PbSn。
在上述制备方法中，所述中介层芯片集合两个表面分别设有第一金属布线层与第二金属布线层，和/或，桥接芯片其中一个表面设有第三金属布线层。
一种信息处理微系统，包含上述封装互联结构，所述封装互联结构包含多个功能芯片。所述功能芯片包括FPGA，CPU、GPU、HBM、存储器、AD、DA或射频芯片。
一种电子系统，包含上述信息处理微系统。
一种集成电路，采用上述制备方法进行功能芯片的封装。
本发明与现有技术相比具有如下有益效果：
(1)、本发明通过基板内嵌桥接芯片实现片间高密度互联，由于大幅度减小了转接板尺寸，可以有效减小封装体尺寸，极大提高了封装结构整体可靠性；并且通过基板内嵌桥接芯片和基板悬腔结构，可以实现功能芯片自由集成，极大提高集成度。
(2)、本发明中介层芯片组需要片间互联的部分通过基板内嵌桥接芯片实现，其他非片间互联区域可以直接与陶瓷基板互联，减小信号传输距离，同时不需要通过TSV降低了信号损耗，极大提升了电路供电与电性能。
(3)、本发明中介层芯片上下层均有金属布线层，满足中介层芯片组、顶层芯片组两层芯片的片间互联，有效提高封装结构利用率，提高三维集成度。
(4)、本发明封装立体互联结构较传统2.5D封装相比，在垂直方向实现更多芯片层数堆叠，极大提高芯片集成度，降低电路尺寸。
(5)、本发明封装立体互联结构较3D叠层封装相比，可以不需要功能芯片内部通孔TSV，极大降低芯片制造难度与成本。
(6)、本发明基板内嵌桥接芯片根据需要内部可以贯穿TSV通孔，也可以不需要通孔，仅上层金属布线层实现中介层芯片组片间互联，可根据不同产品需求灵活搭配，通用性强。
(7)、本发明中介层芯片组可采用玻璃晶圆或硅晶圆预置腔体重组有源芯片，可极大缓解热失配造成的应力集中问题，提高封装结构整体可靠性。
附图说明
图1为本发明提供的实施例中封装立体互联结构整体示意图；
图2为本发明提供的实施例中封装立体互联结构的中介层芯片组晶圆重构前示意图；
图3为本发明提供的实施例中封装立体互联结构的中介层芯片组晶圆重构后示意图；
图4为本发明提供的实施例中封装立体互联结构的桥接芯片与中介层芯片组组装后示意图；
图5为本发明提供的实施例中封装立体互联结构的桥接芯片与基板组装后示意图；
1-基板；2-桥接芯片；3-底层球形凸点；4-第三金属布线层；5、球形凸点；6-第一柱形凸点；8-中介层芯片集合；81-第一金属布线层；82-第二金属布线层；9-第二柱形凸点；10-顶层芯片集合。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
如图1所示为本发明提供的实施例中封装立体互联结构整体示意图，该立体互联结构包括陶瓷基板、顶层芯片集合、中介层芯片集合和桥接芯片。
陶瓷基板1表面开设至少一个槽体，即陶瓷基板1一侧至少设有一个悬腔，桥接芯片2位于悬腔内，一可选实施例中，悬腔较桥接芯片2四周尺寸宽2-4mm，悬腔的深度为桥接芯片2与底层球形凸点3高度之和，悬腔深度为50-300μm。
顶层芯片集合10、中介层芯片集合8和桥接芯片2依次排布，均与陶瓷基板1实现互联。桥接芯片2上表面设有第三金属布线层4，一可选实施例中，第三金属布线层4的介质层为聚酰亚胺有机层或SiO2/SiN无机层；金属布线宽度为0.2μm-20μm，布线层数为1-6层。
中介层芯片集合8包括至少一个芯片组，当包括两个或两个以上芯片组时，芯片组中对应的芯片之间进行叠放。芯片组由FPGA、CPU、HBM等功能芯片通过注塑晶圆、玻璃晶圆、硅晶圆进行重构。当晶圆重构采用注塑晶圆时，将功能芯片按晶圆布局图粘附在胶膜上，再用注塑料填充功能芯片的间隙。当晶圆重构采用玻璃晶圆或硅晶圆时，按照晶圆布局图在玻璃晶圆或硅晶圆上开设芯片槽，再将功能芯片置于芯片槽内。通过采用玻璃晶圆或硅晶圆预置腔体重组有源芯片，可极大缓解热失配造成的应力集中问题，提高封装结构整体可靠性。
如图2、3分别为本发明提供的实施例中封装立体互联结构的中介层芯片组晶圆重构前和重构后示意图。一可选实施例中，功能芯片间间隙为40μm-400μm，芯片数量≥2颗，功能芯片产生的翘曲更低，可靠性更好，有利于封装。中介层芯片集合的芯片组中各芯片之间通过第二金属布线层82和第三金属布线层4实现电连接。当中介层芯片集合8有信号与供电需求时，桥接芯片2内部可设有贯穿的硅通孔实现电气互联。本发明的基板内嵌桥接芯片根据需要内部可以贯穿TSV通孔，也可以不需要通孔，仅上层RDL实现中介层芯片组片间互联，可根据不同产品需求灵活搭配，通用性强。
中介层芯片集合8上表面和下表面分别设有第一金属布线层81和第二金属布线层82；芯片组的各芯片之间通过第二金属布线层82和第三金属布线层4实现电连接。如图1所示，中介层芯片集合8的第二金属布线层82下表面通过第二柱形凸点9和球形凸点分别与桥接芯片2和陶瓷基板1互联，球形凸点设置在第二金属布线层82表面靠近边缘处，第二柱形凸点9为分节设计，设置在边缘内部，第二柱形凸点9与桥接芯片2的第三金属布线层4连接。一可选实施例中，通过铜柱型C2微凸点(第二柱形凸点9)与桥接芯片2互联，通过焊球型C4凸点(球形凸点)与陶瓷基板1互联。本发明的中介层芯片集合上下层均有RDL布线层，满足中阶层芯片组、顶层芯片组两层芯片的片间互联，有效提高封装结构利用率，提高三维集成度。
本发明中介层芯片集合8需要片间互联的部分通过基板内嵌桥接芯片2实现，其他非片间互联区域可以直接与陶瓷基板1互联，减小信号传输距离，同时不需要通过TSV降低了信号损耗，极大提升了电路供电与电性能。
一可选实施例中，铜柱型C2微凸点从一端至另一端的焊料分别为Cu-X(即分节凸点分为两节，两节的焊料分别为Cu、X)、Cu-Ni-X(即分节凸点分为三节，三节的焊料分别为Cu、Ni、X)或Cu-Ni-Cu-X，其中X为Ag、SnAg、SnAgCu或PbSn的锡帽焊料。优选的，针对相邻两个铜柱型C2微凸点之间的节距小于160μm的铜柱型C2微凸点，当相邻节距≤40μm时，铜柱型C2微凸点9结构为Cu-Ag；40μm＜相邻节距≤80μm时，铜柱型C2微凸点9结构为Cu-Ni-Cu-PbSn；80μm＜相邻节距≤160μm时，铜柱型C2微凸点9结构为Cu-Ni-PbSn。该节距下，铜柱型C2微凸点的结构选择，其耐高温和温度变化温度能力更好，寿命更长，可靠性更好。
优选的，焊球型C4凸点，其焊料成分与铜柱型C2微凸点锡帽成分相同，其尺寸与底层球形凸点3相同。
桥接芯片2通过下表面的球形凸点，即底层球形凸点3与陶瓷基板1实现互联，使桥接芯片2嵌入陶瓷基板1悬腔内。一可选实施例中，底层球形凸点3为焊球型C4凸点，焊料成分优选SnAg、SnAgCu或PbSn的锡帽焊料。如图4所示为本发明提供的实施例中封装立体互联结构的桥接芯片与中介层芯片组组装后示意图，如图5所示为本发明提供的实施例中封装立体互联结构的桥接芯片与陶瓷基板组装后示意图。
通过基板内嵌桥接芯片和基板悬腔结构，可以实现功能芯片自由集成，极大提高集成度。此外，通过基板内嵌桥接芯片实现片间高密度互联，由于大幅度减小了转接板尺寸，可以有效减小封装体尺寸，极大提高了封装结构整体可靠性。
顶层芯片集合10，包括至少一个芯片组，芯片组的芯片之间通过中介层芯片集合8的第一金属布线层81实现电连接，芯片包括射频、高速转换器、电源管理芯片等功能芯片。顶层芯片集合10包括两个或两个以上芯片组时，芯片组中对应的芯片之间进行叠放。顶层芯片集合10的多颗功能芯片通过中介层芯片集合8上方第一金属布线层81实现片间信号传输，通过跨层凸点，即第一柱形凸点6与陶瓷基板1间实现信号输出与芯片供电。
如图1所示，顶层芯片集合10靠近边缘处通过第一柱形凸点6与陶瓷基板1实现电连接，边缘内部通过球形凸点与中介层芯片集合8的第一金属布线81层连接，实现芯片之间的电连接。
一可选实施例中，第一柱形凸点6为分节设计，从一端至另一端的焊料结构为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X铜柱型凸点，其中X为SnAg、SnAgCu或PbSn的锡帽焊料。特别地，跨层凸点所选焊料熔点必须低于铜柱型C2微凸点焊料熔点。
封装陶瓷基板1与桥接芯片2、中介层芯片集合8、顶层芯片集合10间隙均含有底部填充胶。
本发明提出的高密度封装立体互联结构，较传统2.5D封装相比，在垂直方向实现更多芯片层数堆叠，极大提高芯片集成度，降低电路尺寸。本发明提出的高密度陶瓷封装立体互联结构，较3D叠层封装相比，不需要功能芯片内部通孔TSV，极大降低芯片制造难度与成本。
本发明提供一种封装互联结构的制备方法，具体包括如下步骤：
一、制备中介层芯片集合8，将功能芯片通过注塑晶圆、玻璃晶圆或硅晶圆进行晶圆重构得到芯片组，中介层芯片集合8包括至少一个芯片组。当晶圆重构采用注塑晶圆时，将功能芯片按晶圆布局图粘附在胶膜上，再用注塑料填充功能芯片的间隙；当晶圆重构采用玻璃晶圆或硅晶圆时，按照晶圆布局图在玻璃晶圆或硅晶圆上开设芯片槽，再将功能芯片置于芯片槽内。并在中介层芯片集合8上下表面分别制备第一金属布线层81与第二金属布线层82。
晶圆重构方法，根据器件可靠性与集成芯片数量从低到高，可依次选用注塑晶圆、玻璃晶圆、硅晶圆。
二、在中介层芯片集合8表面以及桥接芯片2表面制备电互联介质，中介层芯片集合表面制备的电互联介质包括，中介层芯片集合8表面靠近边缘处与陶瓷基板1实现电连接的球形凸点，以及，边缘内部与桥接芯片2实现电连接的第二柱形凸点9。桥接芯片2表面制备的电互联介质包括，与陶瓷基板1实现电连接的底层球形凸点3。桥接芯片2表面制备第三金属布线层4。
三、将中介层芯片集合8与桥接芯片2通过电互联介质连接，即通过第二柱形凸点9实现互联。
四、将连接后的中介层芯片集合8与桥接芯片2组成的模组通过电互联介质分别与陶瓷基板1连接，均通过球形凸点倒装于陶瓷基板1上，使桥接芯片2位于陶瓷基板1表面开设的槽体内。
五、在顶层芯片集合10表面制备电互联介质，顶层芯片集合10表面制备电互联介质包括，顶层芯片集合10表面靠近边缘处与陶瓷基板1实现电连接的第一柱形凸点6，以及，边缘内部与中介层芯片集合8实现电连接的球形凸点。
六、将顶层芯片集合10通过电互联介质分别与陶瓷基板1和中介层芯片集合8连接，即通过第一柱形凸点6与陶瓷基板1实现互联，通过球形凸点与中介层芯片集合8上表面的第一金属布线层81实现互联。
底部填充胶的填充工艺步骤可在顶层芯片组焊接于中介层芯片组和陶瓷基板上之后完成整体填充，也可通过单倒装工艺后填充的分步填充方式。
本发明提供一种信息处理微系统，包含上述封装互联结构，其中多个功能芯片包括FPGA，CPU、GPU、HBM、存储器、AD、DA或射频芯片等。
本发明还提供一种包含上述信息处理微系统的电子系统，本发明还提供一种集成电路，采用上述制备方法完成功能芯片的封装。本发明封装互联结构适用于高性能计算产品、多功能微系统、SiP等集成电路产品等。
本发明提供的高密度陶瓷封装立体互联结构，包括依次设置的陶瓷基板、基板内嵌桥接芯片、中介层芯片组、顶层芯片组；基板内嵌桥接芯片的一侧布有金属布线层，基板内嵌桥接芯片的另一侧通过底层凸点与陶瓷基板互联；所述中介层芯片组，一侧有上层金属布线层、另一侧有下层金属布线层，下层金属布线层对中介层芯片组的功能芯片进行信号再排布，下层金属布线层通过凸点分别与基板内嵌桥接芯片一侧的金属布线层、陶瓷基板互联，中介层芯片组的芯片间通过基板内嵌桥接芯片一侧的金属布线层、下层金属布线层实现互联；顶层芯片组的功能芯片间通过中介层芯片组的上层金属布线实现片间互联，顶层芯片组的芯片边缘通过跨层凸点与陶瓷基板互联。
本发明的实施原理为：采用腔式陶瓷基板1、基板内嵌桥接芯片2以及上下层均带有RDL布线的中介层芯片组8，较传统2.5D封装相比，在垂直方向实现了更多芯片层数堆叠，极大提高芯片集成度，降低电路尺寸；较3D叠层封装相比，不需要功能芯片内部通孔TSV，极大降低芯片制造难度与成本。同时，由于大幅度减小了转接板尺寸，可以有效减小封装体尺寸，极大提高了封装结构整体可靠性。本发明的中阶层芯片组需要片间互联的部分通过基板内嵌桥接芯片2实现，其他非片间互联区域可以直接与陶瓷基板1互联，减小信号传输距离，同时不需要通过TSV降低了信号损耗，极大提升了电路供电与电性能。而中介层芯片组8可采用玻璃晶圆或硅晶圆预置腔体重组有源芯片，可极大缓解热失配造成的应力集中问题，提高封装结构整体可靠性。
实施例1
本实施例中，针对目前基于转接板的2.5D/3D封装可靠性差、集成度有限等问题，提出了一种高密度陶瓷封装立体互联结构及制造方法，参照图1，陶瓷封装立体互联结构包括依次设置的陶瓷基板1、桥接芯片2、中介层芯片组8、顶层芯片组10。
陶瓷基板1朝向基板内嵌桥接芯片2的一侧设有悬腔，基板内嵌桥接芯片2位于悬腔内。桥接芯片2朝向中介层芯片组8的一侧布有第三金属布线层4，中介层芯片组8的芯片间通过第三金属布线层4实现互联，桥接芯片2的另一侧通过底层凸点3与陶瓷基板1互联，中介层芯片组8有信号与供电需求时，内嵌桥接芯片内部设有贯穿的硅通孔实现中介层芯片组8与陶瓷基板1的电气互联。
中介层芯片组8为由多颗功能芯片重组为的芯片模组，中介层芯片组8由功能芯片通过注塑晶圆、玻璃晶圆、或硅晶圆进行重构得到，功能芯片间间隙为40μm-400μm，芯片数量≥2颗。中介层芯片组8的一侧有上层金属布线层81、另一侧有下层金属布线层82，下层金属布线层82通过铜柱型C2微凸点9与桥接芯片2互联、通过焊球型C4凸点5与陶瓷基板1互联。下层金属布线层82实现中介层芯片组8的芯片间的互联。相邻铜柱型C2微凸点9包括四节，相邻两个铜柱型C2微凸点9之间的节距为60μm，结构为Cu-Ni-Cu-PbSn。
顶层芯片组10的功能芯片间通过中介层芯片组8的上层第一金属布线层81实现片间互联，顶层芯片组10的芯片边缘通过跨层凸点6与陶瓷基板1互联实现芯片供电与信号传输。跨层凸点6(两节)为Cu-X铜柱型凸点，X为SnAg、SnAgCu或PbSn的锡帽焊料。跨层凸点6的焊料熔点必须低于铜柱型C2微凸点9的焊料熔点。
基板内嵌桥接芯片2一侧的金属布线层4、中介层芯片组8两侧的上层金属布线层81和下层金属布线层82的介质层均为聚酰亚胺有机层或SiO2/SiN无机层，金属布线宽度为10～15μm，布线层数为5层。
封装陶瓷基板1、基板内嵌桥接芯片2、中介层芯片组8、顶层芯片组10间隙均填充有底部填充胶。
具体的制备方法包括以下步骤：
第一步，取一个玻璃晶圆或硅基晶圆，按照中介层芯片组8的尺寸和布局图完成晶圆腔体制作，如图2所示。
腔体尺寸较功能芯片边缘四周预留30μm-50μm间隙；功能芯片间的间隙为300μm-400μm，以此保证功能芯片埋入精度。
第二步，将中介层功能芯片贴放于制作好的玻璃晶圆或硅基晶圆中，并在上下层制备RDL布线层(即上层金属布线层81和下层金属布线层82)，形成中介层芯片组8，并在下层金属布线层82上制备用于互联基板内嵌桥接芯片2的铜柱型C2微凸点9，如图3所示。
铜柱型C2微凸点9，相邻铜柱型C2微凸点9包括四节，相邻两个铜柱型C2微凸点9之间的节距为60μm，结构为Cu-Ni-Cu-PbSn。
第三步，根据封装设计需求，制作不带TSV通孔的基板内嵌桥接芯片2。
第四步，将基板内嵌桥接芯片2通过晶圆级C2W贴装工艺与中介层芯片组8焊接完成互联，然后制作中介层芯片朝向陶瓷基板1一侧的焊球型C4凸点5、和基板内嵌桥接芯片2朝向陶瓷基板1一侧的底层凸点3，如图4所示。
焊球型C4凸点5的焊料成分与铜柱型C2微凸点9锡帽成分相同，焊球型C4凸点5的尺寸与底层凸点3相同。
第五步，将基板内嵌桥接芯片2和中介层芯片组8形成的模组倒装于陶瓷基板1上，如图5所示。
第六步，顶层芯片集合10表面制备第一柱形凸点6和球形凸点。第一柱形凸点6包括两节，焊料结构为Cu-SnAg，球形凸点为焊球型C4凸点，焊料成分优选SnAg；将顶层芯片组10倒装于基板内嵌桥接芯片2和中介层芯片组8上通过焊接连接，完成最终封装。
底部填充工艺步骤可第六步完成后进行整体填充，也可在第五步结束后先完成一次填充，然后在第六步后完成二次填充的分步填充方式。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (26)

1.一种封装互联结构，其特征在于，包括：
基板，表面开设至少一个槽体；
顶层芯片集合、中介层芯片集合和桥接芯片依次排布，均与基板实现互联；
桥接芯片，设置在所述陶瓷基板开设的槽体内，上表面设有第三金属布线层；
中介层芯片集合，上表面和下表面分别设有第一金属布线层和第二金属布线层；包括至少一个芯片组，芯片组的各芯片之间通过第二金属布线层和第三金属布线层实现片间互联；
顶层芯片集合，包括至少一个芯片组，芯片组的各芯片之间通过中介层芯片集合的第一金属布线层实现片间互联。
2.根据权利要求1所述的一种封装互联结构，其特征在于，所述顶层芯片集合、中介层芯片集合、桥接芯片与基板之间通过电互联介质实现电连接，所述电互联介质包括顶层芯片集合、中介层芯片集合、桥接芯片表面设置的凸起物。
3.根据权利要求2所述的一种封装互联结构，其特征在于，所述凸起物包括球形凸点或第一柱形凸点，所述顶层芯片集合通过第一柱形凸点与基板实现电连接，所述中介层芯片集合、桥接芯片通过球形凸点与基板实现电连接。
4.根据权利要求1所述的一种封装互联结构，其特征在于，所述顶层芯片集合通过表面设置的电互联介质与中介层芯片集合的第一金属布线层互联，实现芯片之间的电连接。
5.根据权利要求4所述的一种封装互联结构，其特征在于，所述电互联介质为球形凸点，所述顶层芯片集合靠近边缘处通过第一柱形凸点与基板实现电连接，边缘内部通过所述球形凸点与中介层芯片集合的第一金属布线层互联，实现芯片之间的电连接。
6.根据权利要求3所述的一种封装互联结构，其特征在于，所述中介层芯片集合的第二金属布线层表面靠近边缘处设置与基板实现电连接的球形凸点，边缘内部设置第二柱形凸点，第二柱形凸点与桥接芯片的第三金属布线层互联。
7.根据权利要求6所述的一种封装互联结构，其特征在于，所述第二柱形凸点为分节设计，当相邻两个第二柱形凸点之间的节距小于160μm时，第二柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为Ag、SnAg、SnAgCu或PbSn。
8.根据权利要求3或5所述的一种封装互联结构，其特征在于，所述球形凸点为锡基焊料凸点；所述第一柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为SnAg、SnAgCu或PbSn。
9.根据权利要求1所述的一种封装互联结构，其特征在于，所述中介层芯片集合满足以下至少一项：
芯片组由功能芯片通过注塑晶圆、玻璃晶圆或硅晶圆进行晶圆重构得到；
功能芯片之间的间隙为40μm-400μm，功能芯片的数量≥2。
10.根据权利要求9所述的一种封装互联结构，其特征在于，所述功能芯片满足以下任一项：
当晶圆重构采用注塑晶圆时，将功能芯片按晶圆布局要求粘附在胶膜上，再用注塑料填充功能芯片的间隙；
当晶圆重构采用玻璃晶圆或硅晶圆时，按照晶圆布局要求在玻璃晶圆或硅晶圆上开设芯片槽，再将功能芯片置于芯片槽内。
11.根据权利要求1所述的一种封装互联结构，其特征在于，所述中介层芯片集合包括两个或两个以上芯片组时，芯片组中对应的芯片之间进行叠放；和/或；
所述顶层芯片集合包括两个或两个以上芯片组时，芯片组中对应的芯片之间进行叠放。
12.根据权利要求1所述的一种封装互联结构，其特征在于，所述基板与基板内嵌的桥接芯片以及中介层芯片集合、顶层芯片集合之间的间隙均填充胶。
13.根据权利要求1所述的一种封装互联结构，其特征在于，所述基板为陶瓷基板或塑料基板。
14.根据权利要求1所述的一种封装互联结构，其特征在于，所述中介层芯片集合有信号与供电需求时，桥接芯片内部可设有贯穿的硅通孔实现电气互联。
15.一种封装互联结构的制备方法，其特征在于，包括：
制备中介层芯片集合；
在所述中介层芯片集合表面以及桥接芯片表面制备电互联介质；
将所述中介层芯片集合与桥接芯片通过电互联介质连接；
将连接后的中介层芯片集合与桥接芯片通过电互联介质分别与基板连接，使桥接芯片位于基板表面开设的槽体内；
在顶层芯片集合表面制备电互联介质；
将顶层芯片集合通过电互联介质分别与基板和中介层芯片集合连接。
16.根据权利要求15所述的制备方法，其特征在于，所述制备中介层芯片集合包括，将功能芯片通过注塑晶圆、玻璃晶圆或硅晶圆进行晶圆重构得到芯片组，所述中介层芯片集合包括至少一个芯片组。
17.根据权利要求16所述的制备方法，其特征在于，所述功能芯片满足以下任一项：
当晶圆重构采用注塑晶圆时，将功能芯片按晶圆布局要求粘附在胶膜上，再用注塑料填充功能芯片的间隙；
当晶圆重构采用玻璃晶圆或硅晶圆时，按照晶圆布局要求在玻璃晶圆或硅晶圆上开设芯片槽，再将功能芯片置于芯片槽内。
18.根据权利要求15所述的制备方法，其特征在于，中介层芯片集合表面制备的电互联介质包括，中介层芯片集合表面靠近边缘处与基板实现电连接的球形凸点，以及，边缘内部与桥接芯片实现电连接的第二柱形凸点；和/或；
桥接芯片表面制备的电互联介质包括，与基板实现电连接的球形凸点。
19.根据权利要求15所述的制备方法，其特征在于，顶层芯片集合表面制备电互联介质包括，顶层芯片集合表面靠近边缘处与基板实现电连接的第一柱形凸点，以及，边缘内部与中介层芯片集合实现电连接的球形凸点。
20.根据权利要求18所述的制备方法，其特征在于，所述球形凸点为锡基焊料凸点；所述第二柱形凸点为分节设计，当相邻两个第二柱形凸点之间的节距小于40μm时，第二柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为Ag、SnAg、SnAgCu或PbSn。
21.根据权利要求19所述的制备方法，其特征在于，所述球形凸点为锡基焊料凸点；所述第一柱形凸点从一端至另一端的焊料分别为Cu-X、Cu-Ni-X或Cu-Ni-Cu-X，其中X为SnAg、SnAgCu或PbSn。
22.根据权利要求15所述的制备方法，其特征在于，所述中介层芯片集合两个表面分别设有第一金属布线层与第二金属布线层，和/或，桥接芯片其中一个表面设有第三金属布线层。
23.一种信息处理微系统，其特征在于，包含如权利要求1～14任一项所述的封装互联结构，所述封装互联结构包含多个功能芯片。
24.根据权利要求23所述的信息处理微系统，其特征在于，所述功能芯片包括FPGA，CPU、GPU、HBM、存储器、AD、DA或射频芯片。
25.一种电子系统，其特征在于，包含如权利要求23～24所述的信息处理微系统。
26.一种集成电路，其特征在于，采用如权利要求15～22任一项所述的制备方法进行功能芯片的封装。
CN202310187286.8A 2023-03-02 2023-03-02 一种封装互联结构、制备方法及电子系统 Pending CN116646335A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310187286.8A CN116646335A (zh) 2023-03-02 2023-03-02 一种封装互联结构、制备方法及电子系统
PCT/CN2023/080390 WO2024178739A1 (zh) 2023-03-02 2023-03-09 一种封装互联结构、制备方法及电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310187286.8A CN116646335A (zh) 2023-03-02 2023-03-02 一种封装互联结构、制备方法及电子系统

Publications (1)

Publication Number Publication Date
CN116646335A true CN116646335A (zh) 2023-08-25

Family

ID=87614127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310187286.8A Pending CN116646335A (zh) 2023-03-02 2023-03-02 一种封装互联结构、制备方法及电子系统

Country Status (2)

Country Link
CN (1) CN116646335A (zh)
WO (1) WO2024178739A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117056279A (zh) * 2023-10-12 2023-11-14 之江实验室 可重构电路、可重构芯粒间互联的装置及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098542B1 (en) * 2003-11-07 2006-08-29 Xilinx, Inc. Multi-chip configuration to connect flip-chips to flip-chips
US10950550B2 (en) * 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices
CN111769098B (zh) * 2020-07-09 2022-04-08 中国科学院微电子研究所 一种实现多个芯片集成的封装结构及封装方法
EP4224529A4 (en) * 2020-10-28 2024-03-06 Huawei Technologies Co., Ltd. MULTI-CHIP PACKAGING STRUCTURE, MANUFACTURING METHOD AND ELECTRONIC DEVICE
CN113555350A (zh) * 2021-07-06 2021-10-26 芯原微电子(南京)有限公司 互连的多个倒装芯片堆叠的封装结构及其制备方法
CN115513182A (zh) * 2022-09-23 2022-12-23 上海美维科技有限公司 一种半导体封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117056279A (zh) * 2023-10-12 2023-11-14 之江实验室 可重构电路、可重构芯粒间互联的装置及其方法
CN117056279B (zh) * 2023-10-12 2024-01-26 之江实验室 可重构电路、可重构芯粒间互联的装置及其方法

Also Published As

Publication number Publication date
WO2024178739A1 (zh) 2024-09-06

Similar Documents

Publication Publication Date Title
CN104517930A (zh) 半导体封装
US20140042607A1 (en) Microbump seal
TWI544599B (zh) 封裝結構之製法
TW202029439A (zh) 具有高佈線密度補片的半導體封裝
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
KR20140130395A (ko) 반도체 디바이스 제조 방법
CN108140632B (zh) 一种芯片
US11810862B2 (en) Electronic package and manufacturing method thereof
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
CN114220775A (zh) 半导体装置封装以及形成半导体装置封装的方法
KR20060107938A (ko) 상보형 패키지 쌍 유닛과 멀티패키지 모듈 및 그 제작 방법
CN115527972A (zh) 高密度互联三维集成器件封装结构及其制造方法
CN116646335A (zh) 一种封装互联结构、制备方法及电子系统
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
TWI797701B (zh) 半導體裝置及其製造方法
CN115547843A (zh) 高密度互连转接板、封装结构及其制作方法
CN115966563A (zh) 电子装置
CN114823589A (zh) 芯片组及其制造方法
US20220149007A1 (en) Chip packaging structure and method
TW202139396A (zh) 雙晶粒半導體封裝結構及其製備方法
KR20090044496A (ko) 스택 패키지
TWI575691B (zh) 柱頂互連（ｐｔｉ）之半導體封裝構造
TWI810754B (zh) 封裝件及其形成方法
TWI782803B (zh) 封裝件及形成封裝件的方法
TWI792982B (zh) 封裝結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination