CN113555350A - 互连的多个倒装芯片堆叠的封装结构及其制备方法 - Google Patents

互连的多个倒装芯片堆叠的封装结构及其制备方法 Download PDF

Info

Publication number
CN113555350A
CN113555350A CN202110763020.4A CN202110763020A CN113555350A CN 113555350 A CN113555350 A CN 113555350A CN 202110763020 A CN202110763020 A CN 202110763020A CN 113555350 A CN113555350 A CN 113555350A
Authority
CN
China
Prior art keywords
layer
flip
adapter plate
flip chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110763020.4A
Other languages
English (en)
Inventor
郑清毅
陈银龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Microelectronics Nanjing Co ltd
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
VeriSilicon Microelectronics Nanjing Co Ltd
Original Assignee
Xinyuan Microelectronics Nanjing Co ltd
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyuan Microelectronics Nanjing Co ltd, VeriSilicon Microelectronics Shanghai Co Ltd, VeriSilicon Microelectronics Chengdu Co Ltd filed Critical Xinyuan Microelectronics Nanjing Co ltd
Priority to CN202110763020.4A priority Critical patent/CN113555350A/zh
Publication of CN113555350A publication Critical patent/CN113555350A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种互连的多个倒装芯片堆叠的封装结构及其制备方法，该封装结构包括：重新布线层；沿垂直方向堆叠于重新布线层上表面的倒装芯片堆叠结构；倒装芯片堆叠结构包括N层倒装芯片及N‑1层转接板，N≥2；其中，第一层倒装芯片与第一层转接板焊接在重新布线层上，第M层转接板焊接在第M‑1层转接板上，第M层倒装芯片叠置在第M‑1层倒装芯片上及第M‑1层转接板上，且与第M‑1层倒装芯片非电性连接，与第M‑1层转接板电性连接，N≥M≥2；封装层。该封装结构将现有技术中倒装芯片以水平排布方式封装的封装结构改变为沿垂直排布方式封装的三维封装结构，有效减小了多个倒装芯片堆叠封装的面积利用率，缩小封装体的尺寸，利于产品的小型化。

Description

互连的多个倒装芯片堆叠的封装结构及其制备方法
技术领域
本发明属于半导体封装技术领域，特别是涉及一种互连的多个倒装芯片堆叠的封装结构及其制备方法。
背景技术
随着电子产品多功能化、高性能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展，同时对半导体集成电路的封装也提出了朝着轻薄短小高性能的方向发展，且要求封装能够进行高密度互连，能够把多个不同材质芯片和不同工艺节点的芯片封装在一个封装体中。
重新布线层(RDL)可对芯片的焊盘的焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。对于高I/O芯片封装结构而言，需要多层RDL金属线。然而，在有限的外形形状及封装尺寸下，RDL金属线的线宽及线间距越小意味着可以得到越多的供电轨道。
目前，通过使用RDL技术可用更小的微凸块间距(10微米～50微米)和更细线宽及线距(1微米～5微米)进行芯片间的互连。如图1所示，各个倒装芯片10通过微凸块11与RDL12连接，然后通过RDL12走线进行互连，需要引出封装的信号和供电电源通过RDL12连接到焊球13，由于都是倒装形式的芯片，芯片必须并排的放置，不能堆叠，这样不利于封装结构面积的缩小。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种互连的多个倒装芯片堆叠的封装结构及其制备方法，用于解决现有技术中倒装形式的芯片在封装过程中，由于必须并排的放置，不能堆叠，导致封装结构的面积较大等的问题。
为实现上述目的及其他相关目的，本发明提供一种互连的多个倒装芯片堆叠的封装结构，所述封装结构包括：
重新布线层，设置于底层；
倒装芯片堆叠结构，沿垂直方向堆叠于所述重新布线层的上表面；所述倒装芯片堆叠结构包括N层倒装芯片及N-1层转接板，N≥2；其中，第一层倒装芯片与第一层转接板焊接在所述重新布线层上，第M层转接板焊接在第M-1层转接板上，第M层倒装芯片叠置在第M-1层倒装芯片上及所述第M-1层转接板上，且与所述第M-1层倒装芯片非电性连接，与所述第M-1层转接板电性连接，N≥M≥2；
封装层，包覆所述倒装芯片堆叠结构。
可选地，所述第一层倒装芯片的数量为一片，所述第M层倒装芯片的数量为两片以上。
可选地，所述第M层倒装芯片与所述第M-1层转接板之间、所述第一层倒装芯片与所述重新布线层之间、所述第一层转接板与所述重新布线层之间及所述第M层转接板与所述第M-1层转接板之间均通过金属微凸块实现电连接。
可选地，所述第M层倒装芯片通过芯片粘合剂叠置在所述第M-1层倒装芯片，所述芯片粘合剂的材料包括聚酰亚胺或添加银颗粒或二氧化硅颗粒的环氧树脂。
可选地，所述重新布线层的下表面设置有金属焊球；所述金属焊球包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属焊球包括金属柱，以及形成于所述金属柱上的焊球。
可选地，所述重新布线层包括介质层及金属布线层，所述介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合；所述封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
本发明还提供一种互连的多个倒装芯片堆叠的封装结构的制备方法，该制备方法可用于制备上述互连的多个倒装芯片堆叠的封装结构，所述制备方法包括以下步骤：
制备重新布线层及转接板；
于所述重新布线层的上表面沿垂直方向堆叠倒装芯片堆叠结构，所述倒装芯片堆叠结构包括N层倒装芯片及N-1层转接板，N≥2，包括：将第一层倒装芯片与第一层转接板焊接在所述重新布线层上；将第M层转接板焊接在第M-1层转接板上，其中N≥M≥2；将第M层倒装芯片叠置在第M-1层倒装芯片上及所述第M-1层转接板上，且与所述第M-1层倒装芯片非电性连接，与所述第M-1层转接板电性连接；
采用封装层封装所述倒装芯片堆叠结构。
可选地，所述重新布线层通过分离层形成于支撑基底上，且所述重新布线层的上表面形成有焊盘。
可选地，形成所述封装层后还包括步骤：去除所述分离层及所述支撑基底；于所述重新布线层的下表面设置金属焊球；将上述结构切单形成单个的封装结构。
可选地，制备所述转接板的步骤包括：提供晶圆载体或平板载体；于所述载体上制备所需的转接板；去除所述载体，并于所述转接板的一面形成金属微凸块，另一面形成焊盘；将上述结构切单形成单个的转接板。
如上所述，本发明的互连的多个倒装芯片堆叠的封装结构及其制备方法，通过将上层倒装芯片的部分以非电性连接的方式堆叠在下层倒装芯片上，其余部分以电性连接的方式通过转接板与重新布线层连接，从而使所有倒装芯片直接或间接通过转接板与重新布线层电连接，实现所有倒装芯片通过重新布线层进行互连，将现有技术中倒装芯片以水平排布方式封装的封装结构改变为沿垂直排布方式封装的三维封装结构，有效减小了多个倒装芯片堆叠封装的面积利用率，缩小封装体的尺寸，利于产品的小型化。
附图说明
图1显示为现有技术中互连的多个倒装芯片堆叠的封装结构示意图。
图2显示为本发明实施例一的互连的多个倒装芯片堆叠的封装结构示意图，其中，倒装芯片堆叠结构包括两层倒装芯片。
图3显示为本发明实施例一的互连的多个倒装芯片堆叠的封装结构示意图，其中，倒装芯片堆叠结构包括三层倒装芯片。
图4显示为本发明实施例一的互连的多个倒装芯片堆叠的封装结构示意图，其中，倒装芯片堆叠结构包括两层倒装芯片，且第二层倒装芯片的数量为两片以上。
图5显示为本发明实施例一的互连的多个倒装芯片堆叠的封装结构中倒装芯片堆叠结构的第M层与第M-1层之间位置关系的俯视图。
图6显示为本发明实施例二的互连的多个倒装芯片堆叠的封装结构的制备方法的流程示意图。
图7至图13显示为本发明实施例二的互连的多个倒装芯片堆叠的封装结构的制备方法中各步骤所呈现的结构示意图，其中，以倒装芯片堆叠结构包括两层倒装芯片为例。
元件标号说明
10 倒装芯片
11 微凸块
12 RDL
13 焊球
20 倒装芯片堆叠结构
21 倒装芯片
210 第一层倒装芯片
211 第M层倒装芯片
212 第M-1层倒装芯片
213 第M-2层倒装芯片
22 转接板
220 第一层转接板
221 第M层转接板
222 第M-1层转接板
30 重新布线层
300 介质层
301 金属布线层
302 分离层
303 支撑基底
31 封装层
32 金属微凸块
33 金属焊球
34 焊盘
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
实施例一
如图2至图5所示，本实施例提供一种互连的多个倒装芯片堆叠的封装结构，所述封装结构包括：
重新布线层30，设置于底层；
倒装芯片堆叠结构20，沿垂直方向堆叠于所述重新布线层30的上表面；所述倒装芯片堆叠结构20包括N层倒装芯片21及N-1层转接板22，N≥2；其中，第一层倒装芯片210与第一层转接板220焊接在所述重新布线层30上，第M层转接板221焊接在第M-1层转接板222上，第M层倒装芯片211叠置在第M-1层倒装芯片212上及所述第M-1层转接板222上，且与所述第M-1层倒装芯片212非电性连接，与所述第M-1层转接板222电性连接，N≥M≥2；
封装层31，包覆所述倒装芯片堆叠结构20。
本实施例的互连的多个倒装芯片堆叠的封装结构，通过将上层倒装芯片的部分以非电性连接的方式堆叠在下层倒装芯片上，其余部分以电性连接的方式通过转接板与重新布线层连接，从而使所有倒装芯片直接或间接通过转接板与重新布线层电连接，实现所有倒装芯片通过重新布线层进行互连，将现有技术中倒装芯片以水平排布方式封装的封装结构改变为沿垂直排布方式封装的三维封装结构，有效减小了多个倒装芯片堆叠封装的面积利用率，缩小封装体的尺寸，利于产品的小型化。
如图2及图3所示，作为示例，所述倒装芯片堆叠结构20中可根据实际需要设置倒装芯片21的层数，如图2中设置有两层倒装芯片21，图3中设置有三层倒装芯片21，但也不限于此，还可以为四层、五层甚至更多层。
如图4及图5所示，作为示例，所述第一层倒装芯片210的数量为一片，所述第M层倒装芯片211的数量为两片以上，如图5中所示，所述第M层倒装芯片211的数量为6片，但也不限于此，具体根据实际需要进行设置。
如图3、图7及图13所示，作为示例，所述第M层倒装芯片211与所述第M-1层转接板222之间、所述第一层倒装芯片210与所述重新布线层30之间、所述第一层转接板220与所述重新布线层30之间及所述第M层转接板221与所述第M-1层转接板222之间均通过金属微凸块32实现电连接。
作为示例，所述第M层倒装芯片211通过芯片粘合剂叠置在所述第M-1层倒装芯片212上，所述芯片粘合剂的材料可以选择现有常规的芯片粘合材料，例如可以为聚酰亚胺或添加银颗粒或二氧化硅颗粒的环氧树脂。
如图2所示，作为示例，所述重新布线层30的下表面设置有金属焊球33。通过所述金属焊球33实现整个封装结构内部电信号与外部结构之间的信号传递。所述金属焊球33包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属焊球33包括金属柱，以及形成于所述金属柱上的焊球。
如图8所示，作为示例，所述重新布线层30包括介质层300及金属布线层301，所述介质层300的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层301的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。这里需要说明的是，所述介质层300及所述金属布线层301的材料、层数及分布形貌，可根据倒装芯片的具体情况进行设置，在此不作限制。
如图2及图3所示，作为示例，所述封装层31的材料可以选择现有常规的半导体封装材料，例如可以选择为包括聚酰亚胺、硅胶及环氧树脂中的一种的封装材料。
实施例二
如图6至图13所示，本实施例提供一种互连的多个倒装芯片堆叠的封装结构的制备方法，上述实施例一所述的互连的多个倒装芯片堆叠的封装结构可以采用本制备方法制得，但也不限于此，其所能达到的有益效果可请参见实施例一，在此不再赘述。
具体地，如图6所示，所述制备方法包括以下步骤：
S1，制备重新布线层及转接板；
S2，于所述重新布线层的上表面沿垂直方向堆叠倒装芯片堆叠结构，所述倒装芯片堆叠结构包括N层倒装芯片及N-1层转接板，N≥2，包括：将第一层倒装芯片与第一层转接板焊接在所述重新布线层上；将第M层转接板焊接在第M-1层转接板上，其中N≥M≥2；将第M层倒装芯片叠置在第M-1层倒装芯片上及所述第M-1层转接板上，且与所述第M-1层倒装芯片非电性连接，与所述第M-1层转接板电性连接；
S3，采用封装层封装所述重新布线层及所述倒装芯片堆叠结构。
为便于理解，下面以所述倒装芯片堆叠结构中的倒装芯片为两层(即第一层倒装芯片及第二层倒装芯片)，转接板为一层(即第一层转接板)，也即是N＝2，为例对本实施例的制备方法进行详细阐述。
如图7及图8所示，首先进行步骤S1，制备重新布线层30及第一层转接板220。
这里需要说明的是，当所述倒装芯片堆叠结构20为更多层时，则需要根据具体的连接方式制备各层所需的转接板，例如除第一层转接板220之外的第M层转接板221及第M-1层转接板222等，每层转接板的结构根据实际电路连接情况需要进行设计，在此不作限制。另外，所述重新布线层30与所述第一层转接板220的制备顺序互不影响，即两者可以同时进行制备，也可以先后完成，在此不作限制，具体根据实际情况进行设定。
如图7所示，作为示例，制备所述第一层转接板220的步骤包括：首先提供晶圆载体或平板载体；然后于所述载体上制备所需的转接板；接着去除所述载体，并于所述转接板的一面形成金属微凸块32(本实施例中为下表面)，另一面形成焊盘34(本实施例中为上表面)；最后将上述结构切单形成单个的转接板。作为示例，所述焊盘34的材料可以选择包括金属铝，为铝焊盘。制备所述焊盘34时，为了提高焊盘34的电学性能及与倒装芯片的粘接性能等，还可在所述焊盘34下形成粘接层，在所述焊盘34上形成抗反射层。
如图8所示，作为示例，制备所述重新布线层30的步骤包括：首先提供支撑基底303，于所述支撑基底303上形成分离层302；然后于所述分离层302上形成所述重新布线层30，所述重新布线层30的上表面形成有焊盘34。所述支撑基底303可以选择包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种，在本实施例中，所述支撑基底303选用为玻璃基底，所述玻璃基底成本较低，容易在其表面形成分离层302，且能降低后续的剥离工艺的难度；所述分离层302可以选择包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基底303表面，然后采用紫外固化或热固化工艺使其固化成型，在本实施例中，所述聚合物层包括LTHC光热转换层，后续在剥离所述支撑基底303时，可以基于激光对LTHC光热转换层进行加热，以使所述倒装芯片堆叠结构20及所述支撑基底303自所述LTHC光热转换层处相互分离。
如图9及图10所示，然后进行步骤S2，于所述重新布线层30的上表面沿垂直方向堆叠倒装芯片堆叠结构20，所述倒装芯片堆叠结构20包括两层倒装芯片21及第一层转接板220，包括：如图9所示，先将第一层倒装芯片210与第一层转接板220焊接在所述重新布线层30上；如图10所示，然后将第二层倒装芯片213叠置在第一层倒装芯片210上及所述第一层转接板220上，且与所述第一层倒装芯片210非电性连接，与所述第一层转接板220电性连接。
如图11所示，最后进行步骤S3，采用封装层31封装所述倒装芯片堆叠结构20。
作为示例，采用封装层31封装所述倒装芯片堆叠结构20的方法包括圧缩成形、传递模塑成型、液封成型、真空层压及旋涂中的一种。所述封装层31的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。较佳地，在形成所述封装层31后，可采用研磨或者抛光的方法作用于所述封装层31的上表面，以提供表面平整的封装层，提高产品质量。
如图12及图13所示，作为示例，形成所述封装层31后还包括以下步骤：去除所述分离层302及所述支撑基底303(如图12所示)；于所述重新布线层30的下表面设置金属焊球33(如图13所示)；最后将上述结构切单形成单个的封装结构。本实施例中选择所述金属焊球33为金锡焊球，其制作步骤包括：首先于所述重新布线层30下表面形成金锡层，然后采用高温回流工艺使所述金锡层回流成球状，降温后形成金锡焊球；或者采用植球工艺形成金锡焊球。
综上所述，本发明提供一种互连的多个倒装芯片堆叠的封装结构及其制备方法，通过将上层倒装芯片的部分以非电性连接的方式堆叠在下层倒装芯片上，其余部分以电性连接的方式通过转接板与重新布线层连接，从而使所有倒装芯片直接或间接通过转接板与重新布线层电连接，实现所有倒装芯片通过重新布线层进行互连，将现有技术中倒装芯片以水平排布方式封装的封装结构改变为沿垂直排布方式封装的三维封装结构，有效减小了多个倒装芯片堆叠封装的面积利用率，缩小封装体的尺寸，利于产品的小型化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种互连的多个倒装芯片堆叠的封装结构，其特征在于，所述封装结构包括：
重新布线层，设置于底层；
倒装芯片堆叠结构，沿垂直方向堆叠于所述重新布线层的上表面；所述倒装芯片堆叠结构包括N层倒装芯片及N-1层转接板，N≥2；其中，第一层倒装芯片与第一层转接板焊接在所述重新布线层上，第M层转接板焊接在第M-1层转接板上，第M层倒装芯片叠置在第M-1层倒装芯片上及所述第M-1层转接板上，且与所述第M-1层倒装芯片非电性连接，与所述第M-1层转接板电性连接，N≥M≥2；
封装层，包覆所述倒装芯片堆叠结构。
2.根据权利要求1所述的互连的多个倒装芯片堆叠的封装结构，其特征在于：所述第一层倒装芯片的数量为一片，所述第M层倒装芯片的数量为两片以上。
3.根据权利要求1所述的互连的多个倒装芯片堆叠的封装结构，其特征在于：所述第M层倒装芯片与所述第M-1层转接板之间、所述第一层倒装芯片与所述重新布线层之间、所述第一层转接板与所述重新布线层之间及所述第M层转接板与所述第M-1层转接板之间均通过金属微凸块实现电连接。
4.根据权利要求1所述的多个倒装芯片堆叠的封装结构，其特征在于：所述第M层倒装芯片通过芯片粘合剂叠置在所述第M-1层倒装芯片，所述芯片粘合剂的材料包括聚酰亚胺或添加银颗粒或二氧化硅颗粒的环氧树脂。
5.根据权利要求1所述的多个倒装芯片堆叠的封装结构，其特征在于：所述重新布线层的下表面设置有金属焊球；所述金属焊球包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属焊球包括金属柱，以及形成于所述金属柱上的焊球。
6.根据权利要求1所述的多个倒装芯片堆叠的封装结构，其特征在于：所述重新布线层包括介质层及金属布线层，所述介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合；所述封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
7.一种互连的多个倒装芯片堆叠的封装结构的制备方法，其特征在于，所述制备方法包括以下步骤：
制备重新布线层及转接板；
于所述重新布线层的上表面沿垂直方向堆叠倒装芯片堆叠结构，所述倒装芯片堆叠结构包括N层倒装芯片及N-1层转接板，N≥2，包括：将第一层倒装芯片与第一层转接板焊接在所述重新布线层上；将第M层转接板焊接在第M-1层转接板上，其中N≥M≥2；将第M层倒装芯片叠置在第M-1层倒装芯片上及所述第M-1层转接板上，且与所述第M-1层倒装芯片非电性连接，与所述第M-1层转接板电性连接；
采用封装层封装所述倒装芯片堆叠结构。
8.根据权利要求7所述的互连的多个倒装芯片堆叠的封装结构的制备方法，其特征在于：所述重新布线层通过分离层形成于支撑基底上，且所述重新布线层的上表面形成有焊盘。
9.根据权利要求8所述的互连的多个倒装芯片堆叠的封装结构的制备方法，其特征在于，形成所述封装层后还包括步骤：去除所述分离层及所述支撑基底；于所述重新布线层的下表面设置金属焊球；将上述结构切单形成单个的封装结构。
10.根据权利要求7所述的互连的多个倒装芯片堆叠的封装结构的制备方法，其特征在于，制备所述转接板的步骤包括：提供晶圆载体或平板载体；于所述载体上制备所需的转接板；去除所述载体，并于所述转接板的一面形成金属微凸块，另一面形成焊盘；将上述结构切单形成单个的转接板。
CN202110763020.4A 2021-07-06 2021-07-06 互连的多个倒装芯片堆叠的封装结构及其制备方法 Pending CN113555350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110763020.4A CN113555350A (zh) 2021-07-06 2021-07-06 互连的多个倒装芯片堆叠的封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110763020.4A CN113555350A (zh) 2021-07-06 2021-07-06 互连的多个倒装芯片堆叠的封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113555350A true CN113555350A (zh) 2021-10-26

Family

ID=78102759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110763020.4A Pending CN113555350A (zh) 2021-07-06 2021-07-06 互连的多个倒装芯片堆叠的封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113555350A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024178739A1 (zh) * 2023-03-02 2024-09-06 北京微电子技术研究所 一种封装互联结构、制备方法及电子系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024178739A1 (zh) * 2023-03-02 2024-09-06 北京微电子技术研究所 一种封装互联结构、制备方法及电子系统

Similar Documents

Publication Publication Date Title
US11476125B2 (en) Multi-die package with bridge layer
US20240250067A1 (en) Multi-die package structures including redistribution layers
US11114357B2 (en) Methods and apparatus for package with interposers
CN111952274B (zh) 电子封装件及其制法
US20150179561A1 (en) Methods and Apparatus for Package with Interposers
CN112038330B (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
US10985101B2 (en) Semiconductor package and manufacturing method thereof
CN212084995U (zh) 晶圆级封装结构
CN211480019U (zh) 扇出型系统级封装结构
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
US20230038892A1 (en) Structures to increase substrate routing density and methods of forming the same
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN114975416A (zh) 三维扇出型内存封装结构及其封装方法
CN107123631B (zh) 电子封装件及其半导体基板与制法
US20230335526A1 (en) High-density-interconnection packaging structure and method for preparing same
CN113555350A (zh) 互连的多个倒装芯片堆叠的封装结构及其制备方法
WO2024066466A1 (zh) 集成电路封装结构及制备方法
CN219716852U (zh) 一种堆叠式芯片封装结构
CN210640243U (zh) 超高密度多芯片模组的三维扇出型封装结构
CN114188226A (zh) 扇出型封装结构及封装方法
CN215869383U (zh) 互连的多个倒装芯片堆叠的封装结构
CN110660752A (zh) 半导体装置封装体及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination