CN117056279A - 可重构电路、可重构芯粒间互联的装置及其方法 - Google Patents

可重构电路、可重构芯粒间互联的装置及其方法 Download PDF

Info

Publication number
CN117056279A
CN117056279A CN202311320181.1A CN202311320181A CN117056279A CN 117056279 A CN117056279 A CN 117056279A CN 202311320181 A CN202311320181 A CN 202311320181A CN 117056279 A CN117056279 A CN 117056279A
Authority
CN
China
Prior art keywords
micro
bump
module
reconfigurable
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311320181.1A
Other languages
English (en)
Other versions
CN117056279B (zh
Inventor
杨弢
毛旷
汤昭荣
潘秋红
王郁杰
王颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202311320181.1A priority Critical patent/CN117056279B/zh
Publication of CN117056279A publication Critical patent/CN117056279A/zh
Application granted granted Critical
Publication of CN117056279B publication Critical patent/CN117056279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种可重构电路、可重构芯粒间互联的装置及其方法。该可重构电路包括可重构互联模块及控制模块，可重构互联模块用于与一个微凸点组对应连接，微凸点组包括多个微凸点。可重构互联模块包括多个可重构的开关单元。每一个开关单元具有控制端、输入端及输出端，开关单元的控制端连接到控制模块，开关单元的输入端用于接收来自功能模块或测试模块的接口信号，开关单元的输出端用于连接微凸点组中的一个微凸点。控制模块用于接收外部的控制数据，并根据控制数据来控制可重构互联模块中多个开关单元的通断以选择合适的微凸点连通。在开关单元闭合时，与开关单元连接的对应微凸点连通，接口信号可通过开关单元的输入端传递到微凸点。

Description

可重构电路、可重构芯粒间互联的装置及其方法
技术领域
本申请涉及芯片及芯粒技术领域，尤其涉及一种可重构电路、可重构芯粒间互联的装置及其方法。
背景技术
当摩尔定律不再被视为进步的主要驱动力时，专用硬件设计被广泛认为是持续提高芯片性能和功率效率的最有前途的方法之一。然而，创建自定义硬件需要对开发资源进行巨大投资。首先，每个设计的非经常性工程（NRE，Non-Recurring Engineering）成本非常高。例如，一套用于新设计的16nm（纳米）掩模可能要花费近数百万万美元。对于大型芯片，这些成本可以有效摊销，但对于小型芯片设计来说，这些成本很快就变得令人望而却步。其次，创建自定义芯片通常需要在单个单片芯片中集成通用逻辑和自定义的、特定于应用程序的逻辑。尽管一些软IP组件可以在许多定制芯片中重复使用，这节省了设计时间，但在制造过程中没有相关的规模经济，因为每个芯片仍然是单片制造的，因此成本仍然很高。
对构建可以在各种特定应用程序设计中重用的系统组件已经开始解决这些问题。一些工作针对NRE成本，提出了从大规模生产的芯片上的通用功能单元阵列组成特定应用硬件的架构。也有专注于制造成本，提出了将芯片制成小块的系统，称为“小芯片”或者“芯粒（chiplet）”，将其以2.5D的方式连接到一个提供电源、时钟等并提供芯粒间数据布线的中介层。这种封装中系统（SiP）概念可以实现这样的解决方案，即许多不同设计中使用的资源是以高容量（因此，以较低的单位成本）制造的，并与中介层（interposer）上的芯粒专用定制逻辑集成。与其为每个新芯片设计和构建一个大型单片芯片的高昂成本，不如只设计和构建较小的定制逻辑，从而节省时间和金钱。而且给定SiP中的芯粒甚至不需要在相同的技术节点上制造，这可以实现成本/性能的进一步优化。
因此，可重构中介层技术成为一种选择，可重构中介层在基板上提供了芯粒间互联的通道，甚至有专门的路由功能模块，能够将多个芯粒连接起来。
图1揭示了一种中介层与芯粒之间的连接示意图。如图1所示，四颗芯粒211、212、213、214通过微凸点（ubump）101与中介层（interposer）210相连接。然而，微凸点（ubump）连接由于工艺等限制往往会出现短路或者断路等故障。
SiPterposer用基于由长而直的数据轨道组成的简单内部布线模式的通用、全无源中介层来构建。每个轨道由大量平行导线组成，这些导线横跨中介层的整个宽度，但既不直接相互连接，也不直接连接到任何其他轨道中的导线。微凸点以规则的间隔连接到每根导线，一组微凸点组成一个簇。芯粒可以跨越并连接到同一轨道或不同轨道上的一个或多个簇。总的来说，这一个无源中介层的方案，通过熔丝技术实现可重构功能，但是这种可重构是一次性的，需要在生产之前就确定需要熔断点的位置，并在制造过程中实现线路熔断以达到重构线路的目的。
发明内容
本申请的目的在于提供一种可重构电路、可重构芯粒间互联的装置及其方法，能够解决芯粒之间的连接问题，并且，能够进行多次重构。
本申请的一个方面提供一种可重构电路，应用于芯粒与中介层之间的互联。所述可重构电路包括可重构互联模块及控制模块，所述可重构互联模块用于与一个微凸点组对应连接，所述微凸点组包括多个微凸点，其中，所述可重构互联模块包括多个可重构的开关单元，每一个所述开关单元具有控制端、输入端及输出端，每一个所述开关单元的控制端连接到所述控制模块，每一个所述开关单元的输入端用于接收来自功能模块或测试模块的接口信号，每一个所述开关单元的输出端用于连接所述微凸点组中的一个微凸点；及所述控制模块用于接收外部的控制数据，并根据所述控制数据来控制所述可重构互联模块中多个所述开关单元的通断以选择合适的微凸点连通。其中，在所述开关单元闭合时，与所述开关单元连接的对应微凸点连通，所述接口信号可通过所述开关单元的输入端传递到所述微凸点。
进一步地，所述控制模块包括非易失存储模块、非易失存储管理模块及寄存器组模块，其中，所述非易失存储模块用于存储控制数据；所述非易失存储管理模块用于接收外部写入的所述控制数据并将所述控制数据写入所述非易失存储模块中，并在系统上电后，用于将所述非易失存储模块中的所述控制数据读出，分配给所述寄存器组模块；及所述寄存器组模块包括多个寄存器，分别用于控制所述可重构互联模块中的多个所述开关单元的通断。
进一步地，所述非易失存储管理模块的内部包括计时管理模块，所述计时管理模块用于在测试阶段进行计时，当检测到操作超时时，所述计时管理模块用于通知所述非易失存储管理模块调整所述寄存器组模块中相关寄存器的设置，以调整所述可重构互联模块中对应的开关单元的通断。
进一步地，所述开关单元包括与门、或门及由NMOS管和PMOS管构成的传输门，其中，所述或门的第二输入端取反后连接到所述与门的第一输入端并连接至所述开关单元的所述控制端，所述与门的第二输入端与所述或门的第一输入端均连接至所述开关单元的所述输入端，所述与门的输出端连接所述NMOS管的栅极，所述或门的输出端连接所述PMOS管的栅极，所述NMOS管的漏极和所述PMOS管的漏极均连接至所述开关单元的所述输出端，所述NMOS管的源极接地，所述PMOS管的源极连接电源。
本申请的另一个方面提供一种可重构芯粒间互联的装置。所述装置包括中介层，在中介层侧设置如上所述的可重构电路，所述中介层具有多个第一微凸点组，每一个所述第一微凸点组包括多个第一微凸点，所述多个第一微凸点组中的至少一个第一微凸点组用于与一个芯粒连接；设置于中介层侧的所述可重构电路包括多个所述可重构互联模块，中介层侧的每一个所述可重构互联模块与所述中介层上的一个所述第一微凸点组对应连接。
进一步地，所述中介层包括中介层内部功能模块、测试模块及一个或多个二选一选择模块，所述中介层内部功能模块及所述测试模块通过一个或多个所述二选一选择模块连接到每一个所述可重构互联模块中的多个所述开关单元的输入端。
进一步地，在芯粒侧也设置所述可重构电路，所述芯粒侧具有多个第二微凸点组，每一个所述第二微凸点组包括多个第二微凸点，所述多个第二微凸点组中的至少一个第二微凸点组用于与一个芯粒连接；设置于芯粒侧的所述可重构电路包括多个所述可重构互联模块，芯粒侧的每一个所述可重构互联模块与所述芯粒侧上的一个所述第二微凸点组对应连接。
本申请的另一个方面提供一种可重构芯粒间互联的方法。所述方法包括：将中介层上的中介层内部功能模块及测试模块通过一个或多个二选一选择模块连接到中介层侧的可重构电路，并通过中介层侧的可重构电路连接到所述中介层上的第一微凸点组，所述第一微凸点组包括多个第一微凸点，所述多个第一微凸点中的至少部分第一微凸点作为备份第一微凸点；将芯粒侧的芯粒功能模块及测试模块通过二选一选择模块连接到芯粒侧的可重构电路，并通过芯粒侧的可重构电路连接到芯粒侧的第二微凸点组，所述第二微凸点组包括多个第二微凸点，所述多个第二微凸点中的至少部分第二微凸点作为备份第二微凸点其中，所述中介层侧的可重构电路和所述芯粒侧的可重构电路均包括如上所述的可重构电路；将芯粒侧的所述第二微凸点组中的多个第二微凸点与所述中介层上的所述第一微凸点组中的多个第一微凸点对应连接；对所述第一微凸点与所述第二微凸点组成的通路进行测试；在检测到某一第一微凸点的通路存在故障时，则通过中介层侧的所述可重构电路中的控制模块控制其备份第一微凸点对应的开关单元闭合以选择所述备份第一微凸点的通路与芯粒侧连接；通过芯粒侧的所述可重构电路中的控制模块控制与该第一微凸点对接的第二微凸点的备份第二微凸点对应的开关单元闭合以选择所述备份第二微凸点的通路分别与所述备份第一微凸点与芯粒连接。
进一步地，所述控制模块包括非易失存储管理模块及寄存器组模块，其中，在检测到某一第一微凸点的通路存在故障时，则中介层侧的所述非易失存储管理模块将调整所述寄存器组模块中相关寄存器的设置，以控制该第一微凸点的备份第一微凸点对应的开关单元闭合；芯粒层侧的所述非易失存储管理模块将调整所述寄存器组模块中相关寄存器的设置，以控制其备份第二微凸点对应的开关单元闭合。
进一步地，所述非易失存储管理模块包括计时管理模块，在对中介层侧的第一微凸点进行测试时，所述方法包括：在中介层侧，通过所述二选一选择模块将所述测试模块的接口信号接入到中介层侧的可重构电路；控制所述寄存器组模块中的与芯粒和中介层之间的配置发射信号和配置接收信号相关的寄存器的设置以选择所述第一微凸点中的用于所述配置发射信号和所述配置接收信号传输的主第一微凸点通路打开，其对应的备份第一微凸点通路关闭；在芯粒侧，控制所述寄存器组模块中的与所述配置发射信号和所述配置接收信号相关的寄存器的设置以选择所述第二微凸点中的用于所述配置发射信号和所述配置接收信号传输的主第二微凸点通路打开，其对应的备份第二微凸点通路关闭；在中介层侧，当在预设时间内接收到来自芯粒的有效信息时，则确定芯粒与中介层之间的所述配置发射信号和所述配置接收信号间的通路正常，所述测试模块的接口信号可通过所述第一微凸点和所述第二微凸点传输至所述芯粒，以对芯粒内部进行控制与测试；利用所述测试模块的接口信号对中介层上的其他第一微凸点进行测试。
进一步地，所述方法还包括：在中介层侧，当未在预设时间内接收到来自芯粒的有效信息时，则确定芯粒与中介层之间的配置发射信号和配置接收信号间的通路异常，所述非易失存储管理模块将调整所述寄存器组模块中与所述配置发射信号和所述配置接收信号相关的寄存器的设置，以将所述配置发射信号和所述配置接收信号从原本对应的第一微凸点的通路调整至其备份第一微凸点的通路，控制所述备份第一微凸点对应的开关单元闭合；在芯粒层侧，所述非易失存储管理模块中的所述计时管理模块在微凸点测试模式下自动开始计时，当未在预设时间内接收到来自中介层的取消计时信息时，则所述计时管理模块将通知所述非易失存储管理模块调整所述寄存器组模块中与所述配置发射信号和所述配置接收信号相关的寄存器的设置，以将所述配置发射信号和所述配置接收信号从原本对应的第二微凸点的通路调整至其备份第二微凸点的通路，控制所述备份第二微凸点对应的开关单元闭合。
进一步地，所述方法还包括：在测试结束时，在中介层侧，将重构控制结果写入其所述非易失存储模块；在芯粒侧，将重构控制结果写入其所述非易失存储模块。
进一步地，所述方法还包括：在正常工作模式时，在中介层侧上电后由其所述非易失存储管理模块从所述非易失存储模块中读取所述重构控制结果，并写入其所述寄存器组；芯粒侧由其所述非易失存储管理模块从所述非易失存储模块中读取所述重构控制结果，并写入其所述寄存器组，以实现芯粒和中介层之间的正常通信。
进一步地，所述方法还包括：在版图阶段对中介层侧或芯粒侧的微凸点区域进行分区，以确定中介层侧的所述第一微凸点组和芯粒侧的所述第二微凸点组的数量；确定每个微凸点分区的备份微凸点的数量和位置，其中，在中介层侧，每一个所述第一微凸点组中所包括的第一微凸点的数量等于该微凸点分区内所包含的第一微凸点的数量及其备份第一微凸点的数量之和；在芯粒侧，每一个所述第二微凸点组中所包括的第二微凸点的数量等于该微凸点分区内所包含的第二微凸点的数量及其备份第二微凸点的数量之和。
进一步地，所述分区的数量根据微凸点的总数量和工艺故障率确定，每一个所述分区的备份微凸点的数量和位置根据工艺故障率及该分区内的微凸点数量来确定。
本申请一个或多个实施例的可重构电路、可重构芯粒间互联的装置及其方法能够根据实际情况更改微凸点（ubump）通路的连接方式，从而可以解决芯粒之间的连接问题，并且，能够进行多次重构。
附图说明
图1为一种中介层与芯粒之间的连接示意图。
图2为本申请一个实施例的在中介层侧设置可重构电路的结构示意图。
图3为图2所示的可重构互联模块的一个具体示例的结构示意图。
图4为本申请一个实施例的在芯粒侧设置可重构电路的结构示意图。
图5为本申请一个实施例的可重构芯粒间互联的装置的结构示意图。
图6为本申请一个实施例的可重构芯粒间互联的方法的流程图。
图7为本申请一个实施例的预先对中介层侧/芯粒侧的微凸点进行规划的流程图。
图8为本申请另一个实施例的可重构芯粒间互联的装置的示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。在本申请的说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请提供了一种可重构电路，能够根据实际情况更改微凸点（ubump）通路的连接方式，从而可以解决芯粒之间的连接问题，并且，能够进行多次重构。
本申请的可重构电路可应用于芯粒与中介层之间的互联。本申请一个实施例的可重构电路包括可重构互联模块及控制模块。可重构互联模块可以用来与一个微凸点组对应连接，一个微凸点组中可以包括多个微凸点。
可重构互联模块包括多个可重构的开关单元。每一个开关单元具有控制端、输入端及输出端。每一个开关单元的控制端连接到控制模块，每一个开关单元的输入端用于接收来自功能模块或测试模块的接口信号，每一个开关单元的输出端用于连接微凸点组中的一个微凸点。
控制模块可以用来接收外部的控制数据，并根据控制数据来控制可重构互联模块中多个开关单元的通断以选择合适的微凸点连通。
其中，在开关单元闭合时，与开关单元连接的对应微凸点连通，接口信号可通过开关单元的输入端传递到微凸点。
在一些实施例中，本申请的控制模块包括非易失存储模块、非易失存储管理模块及寄存器组模块。其中，非易失存储模块可以用来存储控制数据。
非易失存储管理模块可以用来接收外部写入的控制数据并将控制数据写入非易失存储模块中，并在系统上电后，用于将非易失存储模块中的控制数据读出，分配给寄存器组模块。
寄存器组模块包括多个寄存器，可以分别用来控制可重构互联模块中的多个开关单元的通断。
在一些实施例中，非易失存储管理模块的内部包括计时管理模块（未图示），计时管理模块用于在测试阶段进行计时，当检测到操作超时时，计时管理模块用于通知非易失存储管理模块调整寄存器组模块中相关寄存器的设置，以调整可重构互联模块中对应的开关单元的通断。
在一些实施例中，例如可以参照图3所示，开关单元包括与门、或门及由NMOS管和PMOS管构成的传输门。其中，或门的第二输入端取反后连接到与门的第一输入端并连接至开关单元的控制端，与门的第二输入端与或门的第一输入端均连接至开关单元的输入端，与门的输出端连接NMOS管的栅极，或门的输出端连接PMOS管的栅极，NMOS管的漏极和PMOS管的漏极均连接至开关单元的输出端，NMOS管的源极接地，PMOS管的源极连接电源。
本申请还提供了一种可重构芯粒间互联的装置。该可重构芯粒间互联的装置包括中介层210，在中介层侧设置如上所述的可重构电路。
图2揭示了本申请一个实施例的在中介层侧设置可重构电路的结构示意图。如图2所示，中介层210具有多个第一微凸点组316（在图2中仅示出两个第一微凸点组316_0和316_1。每一个第一微凸点组316包括多个第一微凸点，多个第一微凸点组316中的至少一个第一微凸点组316用于与一个芯粒400连接。设置于中介层侧的可重构电路包括多个可重构互联模块313及控制模块。中介层侧的每一个可重构互联模块313与中介层210上的一个第一微凸点组316对应连接。控制模块例如可以包括非易失存储模块310、非易失存储管理模块311及寄存器组模块312，寄存器组模块312中包括多个寄存器。
非易失存储模块310负责存储控制数据。非易失存储管理模块311负责接收外部写入的控制数据并将控制数据写入非易失存储模块310中，并在系统上电后，负责将非易失存储模块310中的控制数据读出，分配给寄存器组模块312。
非易失存储管理模块311的内部还可以包括计时管理模块，计时管理模块负责在测试阶段进行计时。当检测到操作超时时，计时管理模块可以通知中介层侧非易失存储管理模块311调整寄存器组模块312中相关寄存器的设置，以调整中介层侧可重构互联模块313中对应的开关单元313_0（如图3所示）的通断，从而改变中介层侧的特定微凸点通路的连接。
寄存器组模块312中的多个寄存器分别用来负责控制可重构互联模块313中的多个开关单元313_0的通断以选择合适的微凸点连通。默认寄存器组模块312内的寄存器都有复位值，上电后可以根据非易失存储模块310提供的控制数据，设置对应寄存器的值为1或者为0。
可重构互联模块313负责连接芯片的物理引脚与内部的电路。图3揭示了图2所示的可重构互联模块313的一个具体示例的结构示意图。如图3所示，可重构互联模块313包括多个可重构的开关单元313_0，每一个开关单元313_0具有控制端、输入端及输出端，每一个开关单元313_0的控制端连接到图2所示的寄存器组模块312中的一个寄存器，寄存器组模块312中的寄存器可控制开关单元313_0的通断来选择合适的第一微凸点616_0、616_1、…、616_n、616_0_0、616_0_1等等与芯粒相连接。每一个开关单元313_0的输入端用于接收来自中介层内部功能模块315或测试模块314的接口信号，每一个开关单元313_0的输出端用于连接中介层210的第一微凸点组316中的一个第一微凸点，例如616_0、616_1、…、616_n、616_0_0、616_0_1。
中介层210包括中介层内部功能模块315、测试模块314及一个或多个二选一选择模块515_0、515_1、…、515_n。中介层内部功能模块315及测试模块314可以通过一个或多个二选一选择模块515_0、515_1、…、515_n连接到一个可重构互联模块313中的多个开关单元313_0的输入端。外部测试信号可以通过测试模块314接入到可重构互联模块313，并通过控制寄存器组模块312的设置来配合完成对微凸点通路的连通性测试。中介层内部功能模块315主要包括连线模块和路由控制模块，中介层内部功能模块315中的接口信号可通过可重构互联模块313及第一微凸点组316与其它芯粒通信。例如，中介层内部功能模块315与其它芯粒可通过一组一定位宽的数据线、一组时钟信号以及一组控制信号等进行通信。
中介层210通常可以提供两种芯粒间互联模式，一种为被动模式，即在中介层210上提供互联线将两个或多个芯粒连接起来；另一种为主动模式，即在中介层210上提供路由控制模块将两个或多个芯粒连接起来，路由控制模块可根据需求将来自某芯粒的数据包转发至其他芯粒。
每一个第一微凸点组316都包括多个第一微凸点，每一个第一微凸点组316可以与一个芯粒建立连接，也可有多个第一微凸点组316与一个芯粒连接。中介层210可以与多个芯粒封装在一起，因此，中介层210上也有多个第一微凸点组316分别与不同的芯粒连接。
图4揭示了本申请一个实施例的在芯粒侧设置可重构电路的结构示意图。如图4所示，芯粒侧具有多个第二微凸点组416，每一个第二微凸点组416包括多个第二微凸点，多个第二微凸点组416中的至少一个第二微凸点组416用于与一个芯粒400连接。芯粒侧具有芯粒功能模块414，用来实现芯粒400的主要功能。芯粒侧还可以具有测试模块（未图示）。芯粒功能模块414及测试模块也可以通过二选一选择模块连接到芯粒侧的可重构电路。设置于芯粒侧的可重构电路包括多个可重构互联模块413及控制模块。芯粒侧的每一个可重构互联模块413与芯粒侧上的一个第二微凸点组416对应连接。类似地，控制模块例如可以包括非易失存储模块410、非易失存储管理模块411及寄存器组模块412，寄存器组模块412中包括多个寄存器。
非易失存储管理模块411的内部还可以包括计时管理模块（未图示），计时管理模块负责在测试阶段进行计时。当检测到操作超时时，计时管理模块可以通知芯粒侧非易失存储管理模块411调整寄存器组模块412中相关寄存器的设置，以调整芯粒侧可重构互联模块413中对应的开关单元的通断，从而改变芯粒侧的特定微凸点通路的连接。
图5揭示了本申请一个实施例的可重构芯粒间互联的装置的结构示意图。如图5所示，中介层210与芯粒400_1通过中介层侧的第一微凸点组316_0和芯粒侧的第二微凸点组416连接，同理，中介层210也可以与其他芯粒通过微凸点连接（例如通过第一微凸点组316_1与芯粒400_2连接）。
中阶层210上的可重构电路包括多个可重构互联模块，例如可重构互联模块313_1和313_2，可重构互联模块313_1和313_2可以分别通过第一微凸点组316_0和316_1分别与芯粒400_1和400_2连接。寄存器组模块312可以分别对可重构互联模块313_1和313_2进行控制。可重构互联模块313_1和313_2可以接收测试模块314的测试信号。
在芯粒接口中设置芯粒400和中介层210之间的配置发射信号RCFG_TX和配置接收信号RCFG_RX，用于测试时通信。在中介层210中的非易失存储管理模块311中设置计时管理模块，在微凸点测试模式下，上电后计时管理模块在测试模块314开始通过配置发射信号RCFG_TX和配置接收信号RCFG_RX对芯粒400_1、400_2进行管理控制。
本申请通过提供一种灵活的可重构电路，可以根据实际情况更改微凸点通路的连接方式，从而能够有效解决芯粒之间的连接问题，并且，可以进行多次重构。
本申请还提供了一种可重构芯粒间互联的方法。图6揭示了本申请一个实施例的可重构芯粒间互联的方法的流程图。如图6所示，本申请一个实施例的可重构芯粒间互联的方法可以包括步骤S11至步骤S16。
在步骤S11中，将中介层210上的中介层内部功能模块315及测试模块314通过一个或多个二选一选择模块515连接到中介层侧的可重构电路，并通过中介层侧的可重构电路连接到中介层210上的第一微凸点组316。其中，中介层侧的可重构电路包括如上各个实施例所述的可重构电路。第一微凸点组316包括多个第一微凸点，多个第一微凸点中的至少部分第一微凸点作为备份第一微凸点。
在步骤S12中，将芯粒侧的芯粒功能模块414及测试模块通过二选一选择模块连接到芯粒侧的可重构电路，并通过芯粒侧的可重构电路连接到芯粒侧的第二微凸点组416。其中，芯粒侧的可重构电路包括如上各个实施例所述的可重构电路。第二微凸点组416包括多个第二微凸点，多个第二微凸点中的至少部分第二微凸点作为备份第二微凸点。
在步骤S11和步骤S12中，可以按信号完整性要求及信号优先级将中介层侧和芯粒侧各自的接口信号分别连接至各侧的各个微凸点。
在步骤S13中，将芯粒侧的第二微凸点组416中的多个第二微凸点与中介层210上的第一微凸点组316中的多个第一微凸点对应连接。
在步骤S14中，对第一微凸点与第二微凸点组成的通路进行测试。
在步骤S15中，在检测到某一第一微凸点的通路存在故障时，则通过中介层侧的可重构电路中的控制模块控制其备份第一微凸点对应的开关单元313_0闭合以选择备份第一微凸点的通路与芯粒侧连接。
在步骤S16中，通过芯粒侧的可重构电路中的控制模块控制与该第一微凸点对接的第二微凸点的备份第二微凸点对应的开关单元闭合以选择备份第二微凸点的通路分别与备份第一微凸点与芯粒连接。
在一些实施例中，本申请的可重构芯粒间互联的方法还可以包括预先对微凸点进行规划，具体可以包括步骤S21和步骤S22。
在步骤S21中，在版图阶段对中介层侧/芯粒侧的微凸点区域进行分区，以确定中介层侧的第一微凸点组316和芯粒侧的第二微凸点组416的数量。
可以根据微凸点区域的长度L和宽度W，将微凸点区域划分成长度和宽度分别相同的子区域。分区的数量H根据微凸点的总数量N和工艺故障率e确定，例如以下公式所示：
，
其中，k为划分系数。
在步骤S22中，确定每个微凸点分区的备份微凸点的数量和位置。
每一个分区所包含的备份微凸点的数量和位置可以根据工艺故障率及该分区内的微凸点数量来确定。处理过程从微凸点数量最多的区域开始处理，直至最后一个微凸点完成。备份微凸点位置根据接口规范约束可以在该区域内，也可以在该区域外。
图7揭示了本申请一个实施例的预先对中介层侧/芯粒侧的微凸点进行规划的流程图。如图7所示，在步骤S31中，可以将中介层侧/芯粒侧的微凸点区域分成大小相等的H块子区域。在步骤S32中，统计每个子区域中微凸点的个数。在步骤S33中，选取当前所剩余子区域中微凸点数量最多的子区域。在步骤S34中，计算该子区域的备份微凸点的数量和位置。在步骤S35中，判断是否所有子区域都完成计算。如果判断的结果为否，则返回到步骤S33。如果判断的结果为是，则进入到步骤S36中。在步骤S36中，完成备份微凸点的计算，在电路中对中介层侧/芯粒侧的微凸点进行可重构线路连接。
其中，在中介层侧，每一个第一微凸点组316中所包括的第一微凸点的数量等于该微凸点分区内所包含的第一微凸点的数量及其备份第一微凸点的数量之和；在芯粒侧，每一个第二微凸点组416中所包括的第二微凸点的数量等于该微凸点分区内所包含的第二微凸点的数量及其备份第二微凸点的数量之和。
在一些实施例中，控制模块可以包括非易失存储管理模块及寄存器组模块。其中，在检测到某一第一微凸点的通路存在故障时，则中介层侧的非易失存储管理模块311将调整寄存器组模块312中相关寄存器的设置，以控制该第一微凸点的备份第一微凸点对应的开关单元313_0闭合；芯粒侧的非易失存储管理模块411将调整寄存器组模块412中相关寄存器的设置，以控制其备份第二微凸点对应的开关单元闭合。
在一些实施例中，非易失存储管理模块包括计时管理模块。在对中介层侧的第一微凸点进行测试时，本申请的可重构芯粒间互联的方法还可以包括：在中介层侧，通过二选一选择模块将测试模块314的测试信号接入到中介层侧的可重构电路；控制寄存器组模块312中的与芯粒400和中介层210之间的配置发射信号RCFG_TX和配置接收信号RCFG_RX相关的寄存器的设置以选择第一微凸点中的用于配置发射信号RCFG_RX和配置接收信号RCFG_RX传输的主第一微凸点通路打开，其对应的备份第一微凸点通路关闭；在芯粒侧，控制寄存器组模块412中的与配置发射信号RCFG_TX和配置接收信号RCFG_RX相关的寄存器的设置以选择第二微凸点中的用于配置发射信号RCFG_TX和配置接收信号RCFG_RX传输的主第二微凸点通路打开，其对应的备份第二微凸点通路关闭；在中介层侧，当在预设时间内接收到来自芯粒400的有效信息时，则确定芯粒400与中介层210之间的配置发射信号RCFG_TX和配置接收信号RCFG_RX间的通路正常，测试模块314的测试信号可通过第一微凸点和第二微凸点传输至芯粒400，以对芯粒400内部进行控制与测试；利用测试模块314的测试信号对中介层210上的其他第一微凸点进行测试。
在一些实施例中，本申请的可重构芯粒间互联的方法还可以包括：在中介层侧，当未在预设时间T内接收到来自芯粒400的有效信息时，则确定芯粒400与中介层210之间的配置发射信号RCFG_TX和配置接收信号RCFG_RX间的通路异常，非易失存储管理模块311将调整寄存器组模块312中与配置发射信号RCFG_TX和配置接收信号RCFG_RX相关的寄存器的设置，以将配置发射信号RCFG_TX和配置接收信号RCFG_RX从原本对应的第一微凸点的通路调整至其备份第一微凸点的通路，控制备份第一微凸点对应的开关单元313_0闭合；在芯粒层侧，非易失存储管理模块411中的计时管理模块在微凸点测试模式下自动开始计时，当未在预设时间T内接收到来自中介层210的取消计时信息时，则计时管理模块将通知非易失存储管理模块411调整寄存器组模块3412中与配置发射信号RCFG_TX和配置接收信号RCFG_RX相关的寄存器的设置，以将配置发射信号RCFG_TX和配置接收信号RCFG_RX从原本对应的第二微凸点的通路调整至其备份第二微凸点的通路，控制备份第二微凸点对应的开关单元闭合。
图8揭示了本申请另一个实施例的可重构芯粒间互联的装置的示意图。图8中的测试模块314和中阶层内部功能模块315可以有多个接口信号通过可重构互联模块313与其它芯粒连接，可重构互联模块313内有多个开关单元，图8中只显示了两个开关单元。
下面将结合图8来详细描述本申请是如何实现中阶层与芯粒间的重构的。
如图3所示，中介层侧在微凸点测试模式下，通过选择模块515_0选择测试模块314接入可重构互联模块313。控制寄存器组模块312中与RCFG_TX和RCFG_RX相关的寄存器选择主微凸点通路打开，即控制或门510_0、与门511_0、PMOS管512_0和NMOS管513_0为通路状态，测试信号从516_0输入可以通过第一微凸点316_0和第二微凸点416_0进入芯粒；而控制或门510_1输出为高，与门511_1输出为低，进而关闭PMOS管512_1和NMOS管513_1，即备选通路关闭。同理，在芯粒侧寄存器组模块412中与RCFG_TX和RCFG_RX相关的寄存器默认也选择主微凸点通路打开，即控制或门510_2、与门511_2、PMOS管512_2和NMOS管513_2为通路状态；控制或门510_3输出为高，与门511_3输出为低，PMOS管512_3和NMOS管513_3为关闭状态。
如果RCFG_TX和RCFG_RX线路正常，则测试信号可以正确修改非易失存储管理模块中的计时管理模块结束计时，并可通过非易失存储管理模块411正确读写寄存器组模块信息并将结果返回，则可以确认芯粒与中介层之间的RCFG_TX和RCFG_RX间的通信正常，外部测试信号可以通过这个线路对芯粒内部进行控制与测试。
在中介层侧，当未在预设时间T内接收到来自芯粒的有效信息时，非易失存储管理模块将设置控制寄存器组模块312与RCFG_TX和RCFG_RX相关的寄存器，进而调整可重构互联模块313中对应的开关单元，即控制或门510_0输出为高和与门511_0输出为低，进而PMOS管512_0和NMOS管513_0为关闭状态；而控制或门510_1、与门511_1为通路状态，进而PMOS管512_1和NMOS管513_1为通路状态；测试信号从516_0输入可以通过第一微凸点316_1和第二微凸点416_1进入芯粒，即将RCFG_TX和RCFG_RX切换至备份线路。同时，在芯粒侧，在非易失存储管理模块411中设置的计时管理模块在微凸点测试模式下上电后自动开始计时，当未在预设时间T内接收到来自中介层的取消计时信息时，非易失存储管理模块411将设置寄存器组模块412中与RCFG_TX和RCFG_RX相关的寄存器也修改为备份微凸点通路打开，即控制或门510_2为高和与门511_2为低，进而PMOS管512_2和NMOS管513_2为关闭状态；控制或门510_3、与门511_3、PMOS管512_3和NMOS管513_3为通路状态。外部测试信号重新通过测试模块314和第一微凸点316_1、第二微凸点416_1进入芯粒中。如果备份线路RCFG_TX和RCFG_RX线路正常，则测试信号可以正确修改非易失存储管理模块中的计时管理模块结束计时，并可通过非易失存储管理模块正确读写寄存器组模块信息并将结果返回，则可以确认芯粒与中介层之间的备份线路RCFG_TX和RCFG_RX的通信正常。
可通过测试信号调整非易失存储模块中RCFG_TX和RCFG_RX线路选择默认值，将备份线路选为默认值。如果备份线路RCFG_TX和RCFG_RX线路不正常，则无法对芯粒进行可重构配置，如果该芯片通过了后续的其余微凸点信号的测试，则将标记该芯片为功能受限的芯片；如果在后续的其余微凸点信号没有通过测试，则标记该芯片为废片。
利用测试信号对其余微凸点通路进行测试，当需要测试某一微凸点通路时，在中介层侧，非易失存储管理模块将设置寄存器组模块312与被测线路相关的寄存器，进而调整可重构互联模块313中对应的开关单元，即控制相应的或门510_0和与门511_0为通路状态，进而PMOS管512_0和NMOS管513_0为通路状态而相应的备份线路中的或门510_1输出为高，与门511_1输出为低，进而PMOS管512_1和NMOS管513_1为关断状态；根据测试结果选择调整可重构互联模块中的微凸点通路，达到重构通路的目的。
在芯粒侧，中介层通过可重构控制信号通路RCFG_TX和RCFG_RX向芯粒配置可重构信息，用于选择需要测试的微凸点通路。当设置完成后再发起测试。通过测试模块314发送测试信号，并接收及检查测试结果。
在一些实施例中，本申请的可重构芯粒间互联的方法还包括：在测试结束时，在中介层侧，将重构控制结果写入其非易失存储模块310；在芯粒侧，将重构控制结果写入其非易失存储模块410。
当然，也可以在每次上电时通过配置发射信号RCFG_TX和配置接收信号的通道进行配置。
在一些实施例中，本申请的可重构芯粒间互联的方法还包括：在正常工作模式时，在中介层侧上电后由其非易失存储管理模块311从非易失存储模块310中读取重构控制结果，并写入其寄存器组模组312中；芯粒侧由其非易失存储管理模块411从非易失存储模块410中读取重构控制结果，并写入其寄存器组模组412中，实现对微凸点通路的控制后，芯粒和中介层之间可以正常通信。
本申请的可重构芯粒间互联的方法提升了中介层与芯粒间信号传输的可靠性，降低了废片的可能，降低整体成本。
以上对本申请实施例所提供的可重构电路、可重构芯粒间互联的装置及其方法进行了详细的介绍。本文中应用了具体个例对本申请实施例的可重构电路、可重构芯粒间互联的装置及其方法进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想，并不用以限制本申请。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的精神和原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也均应落入本申请所附权利要求书的保护范围内。

Claims (15)

1.一种可重构电路，应用于芯粒与中介层之间的互联，其特征在于，包括可重构互联模块及控制模块，所述可重构互联模块用于与一个微凸点组对应连接，所述微凸点组包括多个微凸点，其中，
所述可重构互联模块包括多个可重构的开关单元，每一个所述开关单元具有控制端、输入端及输出端，每一个所述开关单元的控制端连接到所述控制模块，每一个所述开关单元的输入端用于接收来自功能模块或测试模块的接口信号，每一个所述开关单元的输出端用于连接所述微凸点组中的一个微凸点；及
所述控制模块用于接收外部的控制数据，并根据所述控制数据来控制所述可重构互联模块中多个所述开关单元的通断以选择合适的微凸点连通，
其中，在所述开关单元闭合时，与所述开关单元连接的对应微凸点连通，所述接口信号可通过所述开关单元的输入端传递到所述微凸点。
2.如权利要求1所述的可重构电路，其特征在于，所述控制模块包括非易失存储模块、非易失存储管理模块及寄存器组模块，其中，
所述非易失存储模块用于存储控制数据；
所述非易失存储管理模块用于接收外部写入的所述控制数据并将所述控制数据写入所述非易失存储模块中，并在系统上电后，用于将所述非易失存储模块中的所述控制数据读出，分配给所述寄存器组模块；及
所述寄存器组模块包括多个寄存器，分别用于控制所述可重构互联模块中的多个所述开关单元的通断。
3.如权利要求2所述的可重构电路，其特征在于，所述非易失存储管理模块的内部包括计时管理模块，所述计时管理模块用于在测试阶段进行计时，当检测到操作超时时，所述计时管理模块用于通知所述非易失存储管理模块调整所述寄存器组模块中相关寄存器的设置，以调整所述可重构互联模块中对应的开关单元的通断。
4.如权利要求1所述的可重构电路，其特征在于，所述开关单元包括与门、或门及由NMOS管和PMOS管构成的传输门，其中，所述或门的第二输入端取反后连接到所述与门的第一输入端并连接至所述开关单元的所述控制端，所述与门的第二输入端与所述或门的第一输入端均连接至所述开关单元的所述输入端，所述与门的输出端连接所述NMOS管的栅极，所述或门的输出端连接所述PMOS管的栅极，所述NMOS管的漏极和所述PMOS管的漏极均连接至所述开关单元的所述输出端，所述NMOS管的源极接地，所述PMOS管的源极连接电源。
5.一种可重构芯粒间互联的装置，其特征在于，包括中介层，在中介层侧设置如权利要求1至4中任一项所述的可重构电路，所述中介层具有多个第一微凸点组，每一个所述第一微凸点组包括多个第一微凸点，所述多个第一微凸点组中的至少一个第一微凸点组用于与一个芯粒连接；设置于中介层侧的所述可重构电路包括多个所述可重构互联模块，中介层侧的每一个所述可重构互联模块与所述中介层上的一个所述第一微凸点组对应连接。
6.如权利要求5所述的装置，其特征在于，所述中介层包括中介层内部功能模块、测试模块及一个或多个二选一选择模块，所述中介层内部功能模块及所述测试模块通过一个或多个所述二选一选择模块连接到每一个所述可重构互联模块中的多个所述开关单元的输入端。
7.如权利要求6所述的装置，其特征在于，在芯粒侧也设置所述可重构电路，所述芯粒侧具有多个第二微凸点组，每一个所述第二微凸点组包括多个第二微凸点，所述多个第二微凸点组中的至少一个第二微凸点组用于与一个芯粒连接；设置于芯粒侧的所述可重构电路包括多个所述可重构互联模块，芯粒侧的每一个所述可重构互联模块与所述芯粒侧上的一个所述第二微凸点组对应连接。
8.一种可重构芯粒间互联的方法，其特征在于，包括：
将中介层上的中介层内部功能模块及测试模块通过一个或多个二选一选择模块连接到中介层侧的可重构电路，并通过中介层侧的可重构电路连接到所述中介层上的第一微凸点组，所述第一微凸点组包括多个第一微凸点，所述多个第一微凸点中的至少部分第一微凸点作为备份第一微凸点；
将芯粒侧的芯粒功能模块及测试模块通过二选一选择模块连接到芯粒侧的可重构电路，并通过芯粒侧的可重构电路连接到芯粒侧的第二微凸点组，所述第二微凸点组包括多个第二微凸点，所述多个第二微凸点中的至少部分第二微凸点作为备份第二微凸点其中，所述中介层侧的可重构电路和所述芯粒侧的可重构电路均包括如权利要求1所述的可重构电路；
将芯粒侧的所述第二微凸点组中的多个第二微凸点与所述中介层上的所述第一微凸点组中的多个第一微凸点对应连接；
对所述第一微凸点与所述第二微凸点组成的通路进行测试；
在检测到某一第一微凸点的通路存在故障时，则通过中介层侧的所述可重构电路中的控制模块控制其备份第一微凸点对应的开关单元闭合以选择所述备份第一微凸点的通路与芯粒侧连接；
通过芯粒侧的所述可重构电路中的控制模块控制与该第一微凸点对接的第二微凸点的备份第二微凸点对应的开关单元闭合以选择所述备份第二微凸点的通路分别与所述备份第一微凸点与芯粒连接。
9.如权利要求8所述的方法，其特征在于，所述控制模块包括非易失存储管理模块及寄存器组模块，其中，
在检测到某一第一微凸点的通路存在故障时，则中介层侧的所述非易失存储管理模块将调整所述寄存器组模块中相关寄存器的设置，以控制该第一微凸点的备份第一微凸点对应的开关单元闭合；
芯粒层侧的所述非易失存储管理模块将调整所述寄存器组模块中相关寄存器的设置，以控制其备份第二微凸点对应的开关单元闭合。
10.如权利要求9所述的方法，其特征在于，所述非易失存储管理模块包括计时管理模块，在对中介层侧的第一微凸点进行测试时，所述方法包括：
在中介层侧，通过所述二选一选择模块将所述测试模块的接口信号接入到中介层侧的可重构电路；控制所述寄存器组模块中的与芯粒和中介层之间的配置发射信号和配置接收信号相关的寄存器的设置以选择所述第一微凸点中的用于所述配置发射信号和所述配置接收信号传输的主第一微凸点通路打开，其对应的备份第一微凸点通路关闭；
在芯粒侧，控制所述寄存器组模块中的与所述配置发射信号和所述配置接收信号相关的寄存器的设置以选择所述第二微凸点中的用于所述配置发射信号和所述配置接收信号传输的主第二微凸点通路打开，其对应的备份第二微凸点通路关闭；
在中介层侧，当在预设时间内接收到来自芯粒的有效信息时，则确定芯粒与中介层之间的所述配置发射信号和所述配置接收信号间的通路正常，所述测试模块的接口信号可通过所述第一微凸点和所述第二微凸点传输至所述芯粒，以对芯粒内部进行控制与测试；
利用所述测试模块的接口信号对中介层上的其他第一微凸点进行测试。
11.如权利要求10所述的方法，其特征在于，所述方法还包括：
在中介层侧，当未在预设时间内接收到来自芯粒的有效信息时，则确定芯粒与中介层之间的配置发射信号和配置接收信号间的通路异常，所述非易失存储管理模块将调整所述寄存器组模块中与所述配置发射信号和所述配置接收信号相关的寄存器的设置，以将所述配置发射信号和所述配置接收信号从原本对应的第一微凸点的通路调整至其备份第一微凸点的通路，控制所述备份第一微凸点对应的开关单元闭合；
在芯粒层侧，所述非易失存储管理模块中的所述计时管理模块在微凸点测试模式下自动开始计时，当未在预设时间内接收到来自中介层的取消计时信息时，则所述计时管理模块将通知所述非易失存储管理模块调整所述寄存器组模块中与所述配置发射信号和所述配置接收信号相关的寄存器的设置，以将所述配置发射信号和所述配置接收信号从原本对应的第二微凸点的通路调整至其备份第二微凸点的通路，控制所述备份第二微凸点对应的开关单元闭合。
12.如权利要求11所述的方法，其特征在于，所述控制模块包括非易失存储模块，所述方法还包括：
在测试结束时，在中介层侧，将重构控制结果写入其所述非易失存储模块；在芯粒侧，将重构控制结果写入其所述非易失存储模块。
13.如权利要求12所述的方法，其特征在于，还包括：
在正常工作模式时，在中介层侧上电后由其所述非易失存储管理模块从所述非易失存储模块中读取所述重构控制结果，并写入其所述寄存器组；芯粒侧由其所述非易失存储管理模块从所述非易失存储模块中读取所述重构控制结果，并写入其所述寄存器组，以实现芯粒和中介层之间的正常通信。
14.如权利要求8所述的方法，其特征在于，还包括：
在版图阶段对中介层侧或芯粒侧的微凸点区域进行分区，以确定中介层侧的所述第一微凸点组和芯粒侧的所述第二微凸点组的数量；
确定每个微凸点分区的备份微凸点的数量和位置，其中，在中介层侧，每一个所述第一微凸点组中所包括的第一微凸点的数量等于该微凸点分区内所包含的第一微凸点的数量及其备份第一微凸点的数量之和；在芯粒侧，每一个所述第二微凸点组中所包括的第二微凸点的数量等于该微凸点分区内所包含的第二微凸点的数量及其备份第二微凸点的数量之和。
15.如权利要求14所述的方法，其特征在于，所述分区的数量根据微凸点的总数量和工艺故障率确定，每一个所述分区的备份微凸点的数量和位置根据工艺故障率及该分区内的微凸点数量来确定。
CN202311320181.1A 2023-10-12 2023-10-12 可重构电路、可重构芯粒间互联的装置及其方法 Active CN117056279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311320181.1A CN117056279B (zh) 2023-10-12 2023-10-12 可重构电路、可重构芯粒间互联的装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311320181.1A CN117056279B (zh) 2023-10-12 2023-10-12 可重构电路、可重构芯粒间互联的装置及其方法

Publications (2)

Publication Number Publication Date
CN117056279A true CN117056279A (zh) 2023-11-14
CN117056279B CN117056279B (zh) 2024-01-26

Family

ID=88654044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311320181.1A Active CN117056279B (zh) 2023-10-12 2023-10-12 可重构电路、可重构芯粒间互联的装置及其方法

Country Status (1)

Country Link
CN (1) CN117056279B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339268A (zh) * 2011-04-19 2012-02-01 北京大学深圳研究生院 一种可重构路径算子
JP2013065870A (ja) * 2012-11-12 2013-04-11 Hitachi Ltd 半導体装置
US20130139015A1 (en) * 2011-11-30 2013-05-30 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-ic devices
CN103297223A (zh) * 2013-05-07 2013-09-11 北京航空航天大学 基于动态可重构的自恢复容错aes结构及其加密方法
CN105912501A (zh) * 2016-05-06 2016-08-31 东南大学—无锡集成电路技术研究所 一种基于大规模粗粒度可重构处理器的sm4-128加密算法实现方法及系统
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
CN111737941A (zh) * 2020-05-07 2020-10-02 中山大学 一种可配置、可重构的逻辑计算系统、芯片及控制方法
CN115020266A (zh) * 2022-08-04 2022-09-06 南京邮电大学 一种2．5D Chiplet绑定后测试电路
CN115036303A (zh) * 2022-06-20 2022-09-09 西安微电子技术研究所 一种基于tsv一次集成和ltcc二次集成的计算微系统
CN116260760A (zh) * 2022-12-15 2023-06-13 之江实验室 一种在多芯粒互连网络中基于流量感知的拓扑重构方法
CN116646335A (zh) * 2023-03-02 2023-08-25 北京时代民芯科技有限公司 一种封装互联结构、制备方法及电子系统
CN116859226A (zh) * 2023-09-04 2023-10-10 中国电子科技集团公司第五十八研究所 一种面向2.5d双芯粒互连封装系统的测试电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339268A (zh) * 2011-04-19 2012-02-01 北京大学深圳研究生院 一种可重构路径算子
US20130139015A1 (en) * 2011-11-30 2013-05-30 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-ic devices
JP2013065870A (ja) * 2012-11-12 2013-04-11 Hitachi Ltd 半導体装置
CN103297223A (zh) * 2013-05-07 2013-09-11 北京航空航天大学 基于动态可重构的自恢复容错aes结构及其加密方法
CN105912501A (zh) * 2016-05-06 2016-08-31 东南大学—无锡集成电路技术研究所 一种基于大规模粗粒度可重构处理器的sm4-128加密算法实现方法及系统
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
CN111737941A (zh) * 2020-05-07 2020-10-02 中山大学 一种可配置、可重构的逻辑计算系统、芯片及控制方法
CN115036303A (zh) * 2022-06-20 2022-09-09 西安微电子技术研究所 一种基于tsv一次集成和ltcc二次集成的计算微系统
CN115020266A (zh) * 2022-08-04 2022-09-06 南京邮电大学 一种2．5D Chiplet绑定后测试电路
CN116260760A (zh) * 2022-12-15 2023-06-13 之江实验室 一种在多芯粒互连网络中基于流量感知的拓扑重构方法
CN116646335A (zh) * 2023-03-02 2023-08-25 北京时代民芯科技有限公司 一种封装互联结构、制备方法及电子系统
CN116859226A (zh) * 2023-09-04 2023-10-10 中国电子科技集团公司第五十八研究所 一种面向2.5d双芯粒互连封装系统的测试电路

Also Published As

Publication number Publication date
CN117056279B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
CN104064556B (zh) 可编程中介层电路系统
US6329839B1 (en) Method and apparatus for universal program controlled bus architecture
US6624658B2 (en) Method and apparatus for universal program controlled bus architecture
US7550994B1 (en) Programmable logic device with on-chip nonvolatile user memory
US7215139B2 (en) Upgradeable and reconfigurable programmable logic device
US7796446B2 (en) Memory dies for flexible use and method for configuring memory dies
US6404224B1 (en) Chain-connected shift register and programmable logic circuit whose logic function is changeable in real time
EP2384545B1 (en) Method and apparatus for memory control with a programmable device
AU593281B2 (en) Semi-conductor integrated circuit/systems
Sidhu et al. A self-reconfigurable gate array architecture
CN117056279B (zh) 可重构电路、可重构芯粒间互联的装置及其方法
JP5549897B2 (ja) マルチポート・メモリおよびその動作
US20120250445A1 (en) Semiconductor apparatus
US7350177B2 (en) Configurable logic and memory devices
US20130051110A1 (en) Semiconductor apparatus
CN105122227A (zh) 用于nand存储器系统的高性能系统拓补
US6621294B2 (en) Pad system for an integrated circuit or device
US10148270B2 (en) Switchable power islands having configurably on routing paths
US20230342327A1 (en) System on chip architecture, interposer, fpga and method of design
US20080189480A1 (en) Memory configured on a common substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant