TW202145460A

TW202145460A - 天線整合式封裝件及其製造方法

Info

Publication number: TW202145460A
Application number: TW109116879A
Authority: TW
Inventors: 陳明志; 張惟喬; 林俊德; 藍源富; 徐宏欣
Original assignee: 力成科技股份有限公司
Priority date: 2020-05-21
Filing date: 2020-05-21
Publication date: 2021-12-01

Abstract

一種天線整合式封裝件，其包括線路基板及晶片結構。線路基板包括核心層、線路結構、天線結構及導電端子。核心層具有第一表面及相對於其的第二表面。線路結構位於第一表面上且具有多個線路層。天線結構位於第二表面上且具有多個天線層。部分的多個天線層與部分的多個線路層電性耦合。導電端子配置於第一表面上且電性連接於部分的多個線路層。晶片結構包括晶片及重佈線路。晶片具有主動面。重佈線路位於晶片的主動面上。晶片藉由重佈線路電性連接於線路結構。一種天線整合式封裝件的製造方法亦被提出。

Description

天線整合式封裝件及其製造方法

本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種天線整合式封裝件及其製造方法。

近年來，符合市場需求的電子設備以及製造技術的提升正在蓬勃地發展。考量到通信（communication）以及消費（consumer）等3C電子產品的便攜性以及其不斷成長的需求，傳統的單晶片封裝結構已逐漸不符合市場的需求。也就是說，於產品設計之時，必須考慮到輕、薄、短、小、緊密度、高密度、低成本及將多種元件加以整合（integrated），已成為封裝市場的主流策略。

本發明提供一種天線整合式封裝件及其製造方法，可以具有較佳的品質或較小的厚度或體積。

本發明的天線整合式封裝件包括線路基板以及晶片結構。線路基板包括核心層、線路結構、天線結構以及導電端子。核心層具有第一表面及相對於第一表面的第二表面。線路結構位於核心層的第一表面上且具有多個線路層。天線結構位於核心層的第二表面上且具有多個天線層。部分的多個天線層與部分的多個線路層電性耦合。導電端子配置於核心層的第一表面上且電性連接於部分的多個線路層。晶片結構包括晶片以及重佈線路。晶片具有主動面。重佈線路位於晶片的主動面上。晶片藉由重佈線路電性連接於線路結構。

本發明的天線整合式封裝結構的製造方法包括以下步驟。提供線路基板。線路基板包括核心層、線路結構、天線結構以及導電端子。核心層具有第一表面及相對於第一表面的第二表面。線路結構位於核心層的第一表面上且具有多個線路層。天線結構位於核心層的第二表面上且具有多個天線層。部分的多個天線層與部分的多個線路層電性耦合。導電端子配置於核心層的第一表面上且電性連接於部分的多個線路層。提供晶片結構。晶片結構包括晶片以及重佈線路。晶片具有主動面。重佈線路位於晶片的主動面上。將晶片結構與線路基板相接合，且使晶片藉由重佈線路電性連接於線路結構。

基於上述，天線整合式封裝件可以具有較佳的品質或較小的厚度或體積。

本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。另外，為求清楚表示，於圖式中可能省略繪示了部分的膜層或構件。

除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

在圖式或對應的說明中，各個構件可以是一體的構件，也可以是將多個構件加以組裝或組合而可被視為一個構件。

圖1A至圖1D是依照本發明的第一實施例的一種天線整合式封裝件的部分製造方法的部分剖視示意圖。

請參照圖1A，提供晶片結構70。晶片結構70包括晶片171以及重佈線路172。晶片171可以包括基材及位於基材一側的元件區（未繪示）。元件區內具有對應的元件（如：主動元件、被動元件及/或對應的連線）。元件區所位於的基材的表面可以被稱為主動面171a。重佈線路172可以位於主動面171a上。在一般晶片設計中，晶片171的元件區內的元件可以藉由對應的後段金屬內連線（Back End of Line Interconnect；BEOL Interconnect）電性連接於重佈線路172中對應的線路。

在本實施例中，晶片171可以通訊晶片或具有通訊模組（Communication Module）的晶片。

在本實施例中，晶片結構70可以更包括模封層180。模封層180例如可以包括模封材料（molding compound），但本發明不限於此。模封層180可以側向覆蓋晶片171的側面171c。

在本實施例中，模封層180可以暴露出晶片171的背面171b（即，相對於主動面171a的表面），但本發明不限於此。

在本實施例中，重佈線路172於一虛擬面上的垂直投影範圍大於晶片171於前述虛擬面上的垂直投影範圍。前述虛擬面可以是平行於主動面171a或背面171b的虛擬平面。在一實施例中，重佈線路172可以被稱為扇出重佈線路（fan-out redistribution circuit），但本發明不限於此。

另外，重佈線路172的線路佈局（layout）方式可以依據設計上的需求而加以調整，於本發明並不加以限制。

在本實施例中，晶片結構70可以更包括連接端子173。連接端子173可以包括導電柱（conductive pillar）、焊球（solder ball）、導電凸塊（conductive bump）、具有其他形式或形狀的導電連接件或上述之組合，但本發明不限於此。連接端子173位於重佈線路172上，且連接端子173可以電性連接於重佈線路172中對應的線路。

在本實施例中，連接端子173可以凸出於重佈線路172中最外層的絕緣層172d，但本發明不限於此。

另外，連接端子173的數量或配置方式可以依據設計上的需求而加以調整，於本發明並不加以限制。

請參照圖1B，提供線路基板10。線路基板10包括核心層111、線路結構20、天線結構40以及導電端子169。核心層111具有第一表面111a及相對於第一表面111a的第二表面111b。線路結構20位於核心層111的第一表面111a上且具有多個線路層120。天線結構40位於核心層111的第二表面111b上且具有多個天線層140。導電端子169配置於核心層111的第一表面111a上。

在本實施例中，線路結構20具有多個線路層120、多個絕緣層130以及導通孔129。絕緣層130位於線路層120之間。導通孔129可以貫穿絕緣層130，以使不同的線路層120中對應的線路可以電性連接。在一實施例中，導通孔129及位於其上（及，遠離核心層111的方向上）的線路層120基本上可以是相同的膜層。

在本實施例中，天線結構40且具有多個天線層140、多個絕緣層150以及導通孔149。絕緣層150位於天線層140之間。導通孔149可以貫穿絕緣層150，以使不同的天線層140可以電性連接。在一實施例中，導通孔149及位於其上（及，遠離核心層111的方向上）的天線層140基本上可以是相同的膜層。

天線結構40中的天線層140與線路結構20中的線路層120電性耦合。舉例而言，天線結構40中的底天線層141（即，最接近核心層111的天線層140）可以與線路結構20中的底線路層121（即，最接近核心層111的線路層120）電性耦合（electrical coupling）。

在本實施例中，線路基板10可以更包括導通孔112。導通孔112可以貫穿核心層111，且底天線層141中對應的天線可以與底線路層121中對應的線路電性連接。

在本實施例中，導通孔112可以是實心的導通孔，但本發明不限於此。在一實施例中，導通孔112可以是空心的導通孔。在一實施例中，導通孔112可以是具有絕緣核心材的導通孔。

在本實施例中，導通孔112的側壁112c可以基本上垂直於第一表面111a及/或第二表面111b，但本發明不限於此。

在本實施例中，核心層111的材質可以包括環氧樹脂、玻璃纖維或玻纖環氧樹脂，線路層120及/或天線層140可以是由金屬或合金所組成，但本發明不限於此。

在一實施例中，線路基板10的線路結構20及天線結構40可以藉由增層法（build up）所形成。舉例而言，可以在核心層111的第一表面111a及第二表面111b上，藉由多次的鍍覆及圖案化步驟，以形成線路結構20的多個線路層120及天線結構40的多個天線層140。在一實施例中，藉由上述的方式，可以使多個線路層120的層數相同於多個天線層140的層數。以圖1B為例，線路層120的層數與天線層140的層數皆為三層。

在本實施例中，線路基板10可以更包括第一保護層161。第一保護層161可以覆蓋於線路結構20上，且第一保護層161可以暴露出線路結構20中部分的頂線路層123（即，最遠離核心層111的線路層120）。在一實施例中，第一保護層161可以是防焊層，但本發明不限於此。

在本實施例中，線路基板10可以更包括第二保護層162。第二保護層162可以覆蓋於天線結構40上。在一實施例中，第二保護層162可以是硬塗層（hard coating layer），但本發明不限於此。

導電端子169電性連接於部分的線路層120。舉例而言，線路結構20中的頂線路層123中對應的線路可以電性連接於對應的導電端子169。導電端子169可以包括焊球、具有其他形式或形狀的導電連接件或上述之組合，但本發明不限於此。另外，導電端子169的數量或配置方式可以依據設計上的需求而加以調整，於本發明並不加以限制。

請參照圖1A至圖1C，將晶片結構70與線路基板10相接合，且使晶片結構70的晶片171藉由其重佈線路172電性連接於線路結構20。舉例而言，晶片結構70的連接端子173可以部分地嵌入線路結構20，而可以接觸頂線路層123中對應的部分，以使晶片結構70的晶片171藉由其重佈線路172中對應的線路及對應的連接端子173以與線路結構20中對應的線路電性連接。

在本實施例中，晶片結構70可以是以其晶片171的主動面171a面向線路基板10的方式與其線路結構20相接合。舉例而言，晶片結構70可以藉由覆晶接合（flip chip）的方式與線路基板10相接合。

在一實施例中，在將晶片結構70與線路基板10相接合之前，可以對晶片結構70進行檢查或測試，以確認預被結合的晶片結構70可以為已知合格晶片。舉例而言，在將晶片結構70與線路基板10相接合之前，可以對晶片結構70進行電性測試（如：斷短路測試（Open/Short test；O/S test））、外觀檢查（如：自動光學辨識（Auto Optical Inspection；AOI））或其他適宜的檢查或測試步驟。如此一來，可以確認預被結合的晶片結構70具有良好的功能，而可以提升天線整合式封裝件100（標示於圖1D）的良率。

在一實施例中，在將晶片結構70與線路基板10相接合之前，可以對線路基板10進行檢查或測試，以確認預被結合的線路基板10可以為已知合格線路基板。舉例而言，在將晶片結構70與線路基板10相接合之前，可以對線路基板10進行電性測試（如：斷短路測試）、外觀檢查（如：自動光學辨識）或其他適宜的檢查或測試步驟。如此一來，可以確認預被結合的線路基板10具有良好的功能，而可以提升天線整合式封裝件100（標示於圖1D）的良率。

請參照圖1C至圖1D，在本實施例中，在將晶片結構70與線路基板10相接合之後，可以形成覆蓋線路基板10及晶片結構70的填充層190。填充層190例如是毛細填充膠（Capillary Underfill；CUF）或其他適宜的填充材料，於本發明並不加以限制。

在本實施例中，部分的填充層190可以位於晶片結構70與線路基板10之間。位於晶片結構70與線路基板10之間的部分填充層190可以側向覆蓋連接端子173。舉例而言，位於晶片結構70與線路基板10之間的部分填充層190可以覆蓋連接端子173的側壁173c。

經過上述製程後即可大致上完成本實施例之天線整合式封裝件100的製作。

請參照圖1D至圖1F，其中圖1E可以是圖1D中區域R1的放大示意圖，圖1F可以是圖1D中區域R2的放大示意圖。天線整合式封裝件100包括線路基板10以及晶片結構70。線路基板10包括核心層111、線路結構20、天線結構40以及導電端子169。核心層111具有第一表面111a及相對於第一表面111a的第二表面111b。線路結構20位於核心層111的第一表面111a上且具有多個線路層120。天線結構40位於核心層111的第二表面111b上且具有多個天線層140。部分的天線層140與部分的線路層120電性耦合。導電端子169配置於核心層111的第一表面111a上且電性連接於部分的線路層120。晶片結構70包括晶片171以及重佈線路172。晶片171具有主動面171a。重佈線路172位於晶片171的主動面171a上。晶片171藉由重佈線路172電性連接於線路結構20。

在本實施例中，線路結構20中的底線路層121具有線路底面121b及相對於線路底面121b的線路頂面121a。線路頂面121a位於第一表面111a上，且線路底面121b基本上與第一表面111a共面。

在本實施例中，天線結構40中的底天線層141具有天線底面141b及相對於天線底面141b的天線頂面141a。天線頂面141a位於第二表面111b上，且天線底面141b基本上與第二表面111b共面。

在本實施例中，由多個天線層140所構成的天線結構40在進行傳送/接收訊號時，可能可以具有較佳的訊號品質。

在本實施例中，在核心層111的第二表面111b上可以僅具有天線結構40。如此一來，可能可以降低欲傳送/接收的訊號與其他電子訊號之間的干擾，而可以提升訊號的品質。

在本實施例中，部分的線路層120可以包括接地線路（ground circuit）或接地線路貼片（ground patch）。前述的接地線路（ground circuit）或接地線路貼片可以浮動接地（floating ground）或物理性接地（physical ground）。如此一來，藉由線路層120的接地線路或接地線路貼片，可能可以降低晶片結構70與其他電子訊號之間的干擾，而可以提升訊號的品質。

在本實施例中，藉由晶片結構70的重佈線路172，可以降低線路基板10的線路結構20的層數（即，線路層120的層數）或簡化線路結構20中線路層120的線路佈局。如此一來，可能可以降低天線整合式封裝件100的厚度或體積。

圖2A至圖2B是依照本發明的第二實施例的天線整合式封裝件的部分製造方法的部分剖視示意圖。本實施例中的天線整合式封裝件200的製造方法與第一實施例的天線整合式封裝件100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。

請參照圖2A，提供晶片結構70’。晶片結構70’包括晶片171以及重佈線路272。重佈線路272可以位於晶片171的主動面171a上。在一般晶片171設計中，晶片171的元件區（未繪示）內的元件可以藉由對應的後段金屬內連線（Back End of Line Interconnect；BEOL Interconnect）電性連接於重佈線路272中對應的線路。

在本實施例中，重佈線路272於一虛擬面上的垂直投影範圍基本上等於或小於晶片171於前述虛擬面上的垂直投影範圍。前述虛擬面可以是平行於主動面171a或背面171b的虛擬平面。在一實施例中，重佈線路272可以被稱為扇入重佈線路（fan-in redistribution circuit），但本發明不限於此。

另外，重佈線路272的線路佈局方式可以依據設計上的需求而加以調整，於本發明並不加以限制。

在本實施例中，晶片結構70’可以更包括連接端子173。連接端子173位於重佈線路272上，且連接端子173可以電性連接於重佈線路272中對應的線路。

在本實施例中，連接端子173可以凸出於重佈線路272中最外層的絕緣層272d，但本發明不限於此。

請參照圖2A至圖2B，類似於圖1A至圖1D所繪示的步驟，可以將晶片結構70’與線路基板10（如：圖1B所繪示的線路基板10）相接合，以構成本實施例的天線整合式封裝件200。天線整合式封裝件200包括線路基板10以及晶片結構70’。晶片結構70’包括晶片171以及重佈線路272。重佈線路272位於晶片171的主動面171a上。晶片171藉由重佈線路272電性連接於線路結構20。

綜上所述，本發明的天線整合式封裝件可以具有較佳的品質或較小的厚度或體積。

100、200:天線整合式封裝件 10:線路基板 111:核心層 111a:第一表面 111b:第二表面 112:導通孔 112c:側壁 20:線路結構 120:線路層 121:底線路層 121b:線路底面 121a:線路頂面 123:頂線路層 129:導通孔 130:絕緣層 40:天線結構 140:天線層 141:底天線層 141b:天線底面 141a:天線頂面 149:導通孔 150:絕緣層 161:第一保護層 162:第二保護層 169:導電端子 70、70’:晶片結構 171:晶片 171a:主動面 171c:側面 171b:背面 172、272:重佈線路 172d、272d:最外層的絕緣層 173:連接端子 173c:側壁 180:模封層 190:填充層 R1、R2:區域

圖1A至圖1D是依照本發明的第一實施例的一種天線整合式封裝件的部分製造方法的部分剖視示意圖。圖1E是依照本發明的第一實施例的一種天線整合式封裝件的部分剖視示意圖。圖1F是依照本發明的第一實施例的一種天線整合式封裝件的部分剖視示意圖。圖2A至圖2B是依照本發明的第二實施例的一種天線整合式封裝件的部分製造方法的部分剖視示意圖。

100:天線整合式封裝件

10:線路基板

111:核心層

111a:第一表面

111b:第二表面

20:線路結構

40:天線結構

169:導電端子

70:晶片結構

171:晶片

R1、R2:區域

Claims

一種天線整合式封裝件，包括：線路基板，包括：核心層，具有第一表面及相對於所述第一表面的第二表面；線路結構，位於所述核心層的所述第一表面上且具有多個線路層；天線結構，位於所述核心層的所述第二表面上且具有多個天線層，其中部分的所述多個天線層與部分的所述多個線路層電性耦合；以及導電端子，配置於所述核心層的所述第一表面上且電性連接於部分的所述多個線路層；以及晶片結構，包括：晶片，具有主動面；以及重佈線路，位於所述晶片的所述主動面上，且所述晶片藉由所述重佈線路電性連接於所述線路結構。
如請求項1所述的天線整合式封裝件，其中所述重佈線路於所述第一表面上的垂直投影範圍大於所述晶片於所述第一表面上的垂直投影範圍。
如請求項1所述的天線整合式封裝件，其中所述重佈線路於所述第一表面上的垂直投影範圍小於或等於所述晶片於所述第一表面上的垂直投影範圍。
如請求項1所述的天線整合式封裝件，其中所述線路基板更包括：導通孔，貫穿所述核心層，且所述多個天線層藉由所述導通孔與所述多個線路層對應的一部分電性連接。
如請求項1所述的天線整合式封裝件，其中所述多個線路層的層數相同於所述多個天線層的層數。
如請求項1所述的天線整合式封裝件，其中：所述多個線路層包括底線路層，所述底線路層具有線路底面及相對於所述線路底面的線路頂面，所述線路頂面位於所述第一表面上，且所述線路底面基本上與所述第一表面共面；或所述多個天線層包括底天線層，所述底天線層具有天線底面及相對於所述天線底面的天線頂面，所述天線頂面位於所述第二表面上，且所述天線底面基本上與所述第二表面共面。
如請求項6所述的天線整合式封裝件，其中：所述多個線路層包括底線路層，所述底線路層具有線路底面及相對於所述線路底面的線路頂面，所述線路頂面位於所述第一表面上，且所述線路底面基本上與所述第一表面共面；且所述多個天線層包括底天線層，所述底天線層具有天線底面及相對於所述天線底面的天線頂面，所述天線頂面位於所述第二表面上，且所述天線底面基本上與所述第二表面共面。
如請求項1所述的天線整合式封裝件，更包括：填充層，覆蓋所述線路基板及所述晶片結構，其中所述晶片結構更包括：連接端子，位於所述重佈線路上，所述重佈線路藉由所述連接端子電性連接於所述線路結構，且所述填充層側向覆蓋所述連接端子。
一種天線整合式封裝件的製造方法，包括：提供線路基板，其包括：核心層，具有第一表面及相對於所述第一表面的第二表面；線路結構，位於所述核心層的所述第一表面上且具有多個線路層；天線結構，位於所述核心層的所述第二表面上且具有多個天線層，其中部分的所述多個天線層與部分的所述多個線路層電性耦合；以及導電端子，配置於所述核心層的所述第一表面上且電性連接於部分的所述多個線路層；提供晶片結構，其包括：晶片，具有主動面；以及重佈線路，位於所述晶片的所述主動面上；以及將所述晶片結構與所述線路基板相接合，且使所述晶片藉由所述重佈線路電性連接於所述線路結構。
如請求項9所述的天線整合式封裝件的製造方法，其中所述晶片結構藉由覆晶接合的方式與所述線路基板相接合。