TW202403989A - 半導體封裝及其形成方法 - Google Patents

半導體封裝及其形成方法 Download PDF

Info

Publication number
TW202403989A
TW202403989A TW112105330A TW112105330A TW202403989A TW 202403989 A TW202403989 A TW 202403989A TW 112105330 A TW112105330 A TW 112105330A TW 112105330 A TW112105330 A TW 112105330A TW 202403989 A TW202403989 A TW 202403989A
Authority
TW
Taiwan
Prior art keywords
heat dissipation
integrated circuit
dissipation structure
die
interposer
Prior art date
Application number
TW112105330A
Other languages
English (en)
Inventor
郭鴻毅
余振華
余國寵
謝政傑
李忠儒
盧思維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202403989A publication Critical patent/TW202403989A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在實施例中，一種封裝包括：中介層；第一積體電路裝置，貼合至中介層，其中第一積體電路裝置包括晶粒及散熱結構，所述晶粒具有面朝中介層的主動表面及與主動表面相對的非主動表面，所述散熱結構貼合至晶粒的非主動表面且包括自散熱結構的第一表面凹陷的多個通道，散熱結構的第一表面背朝晶粒；以及包封體，設置於中介層上且在側向上圍繞晶粒及散熱結構，其中包封體的頂表面與散熱結構的頂表面共面。

Description

具有改善的散熱效率的封裝及其形成方法
由於各種電子組件（例如，電晶體、二極體、電阻器、電容器等）的積體密度的不斷提高，半導體行業已經歷快速發展。在很大程度上，積體密度的提高源於最小特徵大小（minimum feature size）的不斷減小，此使得能夠將更多的組件整合至給定的面積中。隨著對日益縮小的電子裝置的需求的增長，出現了對更小且更具創造性的半導體晶粒封裝技術的需求。
以下揭露內容提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於……之下（beneath）」、「位於……下方（below）」、「下部的（lower）」、「位於……上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
根據各種實施例，形成一種包括貼合至中介層的積體電路裝置的封裝。所述積體電路裝置可包括位於積體電路晶粒之上的散熱結構。所述散熱結構可包括自所述散熱結構的頂表面凹陷的多個微通道，所述多個微通道可使得冷卻流體能夠流通，且因此可有效地散失由封裝中的積體電路晶粒及/或其他積體電路裝置產生的熱量。封裝的散熱效率可得以提高。
圖1示出積體電路晶粒50的剖視圖。在隨後的處理中將對一或多個積體電路晶粒50進行封裝以形成積體電路封裝。每一積體電路晶粒50可為邏輯晶粒（例如，中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、微控制器等）、記憶體晶粒（例如，動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、靜態隨機存取記憶體（static random access memory，SRAM）晶粒等）、電源管理晶粒（例如，電源管理積體電路（power management integrated circuit，PMIC）晶粒）、射頻（radio frequency，RF）晶粒、介面晶粒、感測器晶粒、微機電系統（micro-electro-mechanical-system，MEMS）晶粒、訊號處理晶粒（例如，數位訊號處理（digital signal processing，DSP）晶粒）、前端晶粒（例如，類比前端（analog front-end，AFE）晶粒）、應用積體電路（application-specific integrated circuit，ASIC）、類似晶粒或其組合（例如，系統晶片（system-on-a-chip，SoC）晶粒）。積體電路晶粒50可形成於晶圓中，所述晶圓可包括不同的晶粒區，在後續步驟中對所述晶粒區進行單體化以形成多個積體電路晶粒50。積體電路晶粒50包括半導體基底52、內連線結構54、晶粒連接件56及介電層58（若存在）。
半導體基底52可為經摻雜或未經摻雜的矽基底、或者絕緣體上半導體（semiconductor-on-insulator，SOI）基底的主動層。半導體基底52可包含：其他半導體材料，例如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽-鍺、砷磷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或砷磷化鎵銦；或其組合。亦可使用例如多層式基底（multi-layered substrate）或梯度基底（gradient substrate）等其他基底。半導體基底52具有主動表面（例如，圖1中面朝下的表面）及非主動表面（例如，圖1中面朝上的表面）。裝置位於半導體基底52的主動表面處。所述裝置可為主動裝置（例如，電晶體、二極體等）及/或被動裝置（例如，電容器、電阻器等）。非主動表面可不存在裝置。
內連線結構54位於半導體基底52的主動表面上，且用於對半導體基底52的裝置進行電性連接以形成積體電路。內連線結構54可包括一或多個介電層及位於介電層中的相應的一或多個金屬化層。用於介電層的可接受的介電材料包括：氧化物，例如氧化矽或氧化鋁；氮化物，例如氮化矽；碳化物，例如碳化矽；類似材料；或其組合，例如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽或類似材料。亦可使用例如聚合物（例如，聚苯並噁唑（polybenzoxazole，PBO）、聚醯亞胺、苯並環丁烯（benzocyclobuten，BCB）系聚合物）或類似材料等其他介電材料。金屬化層可包括導通孔及/或導電線以對半導體基底52的裝置進行內連。金屬化層可由導電材料（例如，金屬（例如，銅、鈷、鋁、金）、其組合或類似材料）形成。內連線結構54可藉由鑲嵌製程（例如，單鑲嵌製程、雙鑲嵌製程或類似製程）形成。
晶粒連接件56位於積體電路晶粒50的前側50F處。晶粒連接件56可為進行外部連接的導電柱、接墊或類似組件。晶粒連接件56位於內連線結構54中及/或內連線結構54上。舉例而言，晶粒連接件56可為內連線結構54的上部金屬化層的一部分。晶粒連接件56可由金屬（例如，銅、鋁或類似材料）形成且可藉由例如鍍覆或類似製程形成。
介電層58可選地設置於積體電路晶粒50的前側50F處。介電層58位於內連線結構54中及/或內連線結構54上。舉例而言，介電層58可為內連線結構54的上部介電層。介電層58在側向上包封晶粒連接件56。介電層58可為氧化物、氮化物、碳化物、聚合物、類似材料或其組合。介電層58可例如藉由旋轉塗佈、疊層、化學氣相沉積（chemical vapor deposition，CVD）或類似製程形成。最初，介電層58可掩埋晶粒連接件56，使得介電層58的頂表面位於晶粒連接件56的頂表面上方。在積體電路晶粒50的形成期間，晶粒連接件56由介電層58暴露出。暴露出晶粒連接件56可移除晶粒連接件56上可能存在的任何焊料區。可將移除製程應用於各種層以移除晶粒連接件56之上的過量材料。移除製程可為平坦化製程，例如化學機械拋光（chemical mechanical polish，CMP）、回蝕、其組合或類似製程。在平坦化製程之後，晶粒連接件56的頂表面與介電層58的頂表面共面（在製程變化範圍內），且在積體電路晶粒50的前側50F處被暴露出。
圖2A及圖2B分別是根據一些實施例的第一積體電路裝置80A的剖視圖及平面圖。第一積體電路裝置80A可包括貼合至積體電路晶粒50（參見例如圖1）的散熱結構60。在一些實施例中，散熱結構60包括塊狀基底62且可不包括金屬化層、主動裝置或非主動裝置或類似裝置。塊狀基底62可由具有高導熱率（thermal conductivity）的材料（例如，矽、相似於半導體基底52的半導體材料或類似材料）形成。散熱結構60亦可被稱為虛設晶粒或熱增強（thermal enhancement）晶粒。
在一些實施例中，散熱結構60亦包括嵌入於塊狀基底62中的多個條帶64。所述多個條帶64可沿著縱向方向（例如，進出圖2A中所示的剖視圖的平面的方向）延伸且自塊狀基底62的頂表面被暴露出。條帶64可具有與塊狀基底62的頂表面共面的頂表面。條帶64可形成為規則的圖案，例如平面圖中的矩形條帶重複圖案。舉例而言，相鄰條帶64可具有介於20微米至700微米的範圍內的節距P。在一些實施例中，條帶64中的每一者具有介於30微米至100微米的範圍內的寬度W及介於50微米至600微米的高度H 1。高度H 1對寬度W的比率可介於1至15的範圍內。在一些實施例中，條帶64具有相對於塊狀基底62的頂表面實質上垂直或傾斜的直的側壁。在一些實施例中，條帶64包含聚合物材料（例如，環氧樹脂、聚丙烯酸酯、聚醯亞胺或其組合）、或者可適合藉由蝕刻製程自塊狀基底62上移除的任何材料。如以下將更詳細地論述般，將會移除條帶64的材料以形成使得用於散熱的冷卻流體能夠流通的通道。出於例示目的示出條帶的規則圖案，且亦可使用規則或不規則的其他圖案。
散熱結構60可藉由直接接合或黏合層貼合至積體電路晶粒50。舉例而言，在其中散熱結構60藉由直接接合貼合至積體電路晶粒50的一些實施例中，散熱結構60的底表面直接接合至積體電路晶粒50的非主動表面。在此種實施例中，可在散熱結構60的塊狀基底62及積體電路晶粒50的半導體基底52中的一者或兩者上形成接合膜66（例如，氧化矽層）以有助於接合製程。在其中散熱結構60藉由黏合層貼合至積體電路晶粒50的實施例中，接合膜66可為熱介面材料。熱介面材料可為聚合材料、焊料膏（solder paste）、銦焊料膏或類似材料。
圖3至圖5示出根據一些實施例的形成針對圖2A所闡述的結構的示例性流程。圖3中示出具有多個溝渠68的空白晶圓60A。空白晶圓60A可包括塊狀基底62A，塊狀基底62A是如針對圖1所闡述的半導體基底52的晶圓形式且在隨後的處理中將被單體化成如圖2A中所示的多個塊狀基底62。所述多個溝渠68可形成於塊狀基底62A中。在一些實施例中，溝渠68可具有與條帶64相同的圖案（例如，具有寬度W及節距P），且可具有與條帶64的高度H 1相同的深度。溝渠68的形成可包括：在塊狀基底62A的頂表面上形成經圖案化罩幕（未示出）（例如，包括溝渠68的圖案的硬罩幕），且根據經圖案化罩幕的圖案對塊狀基底62A進行蝕刻。蝕刻製程可包括乾式蝕刻，例如反應離子蝕刻（reactive ion etching，RIE）或類似製程。在形成溝渠68之後，可藉由任何可接受的可移除製程（例如，濕式蝕刻或乾式蝕刻）來移除經圖案化罩幕。
在圖4中，根據一些實施例，對溝渠68進行填充以在塊狀基底62A中形成多個條帶64。在一些實施例中，條帶64是藉由化學氣相沉積（chemical vapor deposition，CVD）、旋轉塗佈、疊層或類似製程形成。條帶64的成形材料可對溝渠68進行填充，且可在塊狀基底62A的頂表面之上具有過量部分（未示出）。可實行平坦化製程（例如，化學機械拋光（CMP）或機械研磨）以移除條帶64的材料的位於塊狀基底62A的頂表面之上的過量部分，留下嵌入於塊狀基底62A中且自塊狀基底62A的頂表面暴露出的條帶64。在一些實施例中，空白晶圓60A的厚度可藉由自空白晶圓60A的底表面對其進行研磨來進行調整。
在圖5中，形成或提供包括多個積體電路晶粒50的晶圓50A，並將包括條帶64的空白晶圓60A貼合至晶圓50A。在一些實施例中，空白晶圓60A的塊狀基底62A藉由晶圓對晶圓接合（wafer-to-wafer bonding）而接合至晶圓50A。舉例而言，塊狀基底62A的底表面可貼合至晶圓50A的非主動表面（例如，半導體基底52的非主動表面）。晶圓對晶圓接合可使用直接接合或使用例如如上所論述的接合膜66的黏合來實行。儘管本文未詳細示出，但應理解，亦可藉由其他合適的技術來實施晶圓對晶圓接合。
圖5進一步示出沿著切割道69對空白晶圓60A、接合膜66及晶圓50A進行單體化以形成各別的接合晶粒結構（例如，圖2A中所示的第一積體電路裝置80A）。圖5示出單個切割道69以形成兩個第一積體電路裝置80A是出於例示目的，而實施例可包括任意數目的切割道以形成更多的各別結構（例如，圖2A中所示的那些結構）。
圖6至圖17A是根據一些實施例的製造包括第一積體電路裝置80A（參見圖2A）的積體電路封裝100的中間階段的剖視圖。首先參考圖6，圖6示出中介層70。中介層70可為晶圓，且可使用晶圓上晶片（chip-on-wafer，CoW）技術將多個第一積體電路裝置80A貼合至中介層70，且之後對其進行單體化以形成各別的封裝。亦應理解，本揭露中所示出的實施例亦可應用於三維積體電路（Three-Dimensional Integrated Circuit，3DIC）封裝。
在圖6中，獲得或形成中介層70。在一些實施例中，中介層70包括基底72、內連線結構74及穿孔76。基底72可為體半導體基底、絕緣體上半導體（SOI）基底、多層式半導體基底或類似基底。基底72可包含：半導體材料，例如矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽-鍺、砷磷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或砷磷化鎵銦；或其組合。亦可使用例如多層式基底或梯度基底等其他基底。基底72可為經摻雜的或未經摻雜的。在一些實施例中，儘管中介層可包括形成於基底72的前表面（例如，圖3中面朝上的表面）中及/或所述表面上的被動裝置，但基底72中不包括主動裝置。
內連線結構74位於基底72的前表面之上，且用於對基底72的裝置（若存在）及/或貼合至中介層70的裝置進行電性連接。內連線結構74可包括一或多個介電層及位於所述介電層中的相應金屬化層。用於介電層的可接受的介電材料包括：氧化物，例如氧化矽或氧化鋁；氮化物，例如氮化矽；碳化物，例如碳化矽；類似材料；或其組合，例如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽或類似材料。亦可使用例如聚合物（例如，聚苯並噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）系聚合物）或類似材料等其他介電材料。金屬化層可包括導通孔及/或導電線，以將任意裝置內連於一起及/或內連至外部裝置。金屬化層可由導電材料（例如，金屬（例如，銅、鈷、鋁、金）、其組合或類似材料）形成。內連線結構74可藉由鑲嵌製程（例如，單鑲嵌製程、雙鑲嵌製程或類似製程）形成。
在一些實施例中，晶粒連接件及介電層（未單獨示出）位於中介層70的前側70F處。具體而言，中介層70可包括與針對圖1所闡述的積體電路晶粒50的晶粒連接件及介電層相似的晶粒連接件及介電層。舉例而言，晶粒連接件及介電層可為內連線結構74的上部金屬化層的一部分。
穿孔76延伸至內連線結構74及/或基底72中。穿孔76電性連接至內連線結構74的金屬化層。作為形成穿孔76的實例，可藉由例如蝕刻、銑削（milling）、雷射技術、其組合及/或類似方法在內連線結構74及/或基底72中形成凹槽。可例如藉由利用氧化技術在凹槽中形成薄的介電材料。可例如藉由CVD、原子層沉積（atomic layer deposition，ALD）、物理氣相沉積（physical vapor deposition，PVD）、熱氧化、其組合、及/或類似製程在開口中共形地沉積薄的阻障層。阻障層可由氧化物、氮化物、碳化物、其組合或類似材料形成。可在阻障層之上及開口中沉積導電材料。導電材料可藉由電化學鍍覆製程、CVD、ALD、PVD、其組合及/或類似製程來形成。導電材料的實例為銅、鎢、鋁、銀、金、其組合及/或類似材料。可藉由例如CMP自內連線結構74的表面或基底72的表面移除過量的導電材料及阻障層。阻障層的剩餘部分及導電材料的剩餘部分形成穿孔76。
圖7示出貼合至中介層70的第一積體電路裝置80A及第二積體電路裝置80B，其中第二積體電路裝置80B與第一積體電路裝置80A統稱為積體電路裝置80。第二積體電路裝置80B可為記憶體晶粒、記憶體晶粒的堆疊、積體電路晶粒（與針對圖1所闡述的積體電路晶粒50相似）、或積體電路晶粒堆疊或類似裝置。第一積體電路裝置80A可具有與第二積體電路裝置80B不同的功能。舉例而言，第一積體電路裝置80A可為邏輯裝置，例如中央處理單元（CPU）、圖形處理單元（GPU）、系統晶片（SoC）、微控制器、專用積體電路（ASIC）或類似裝置。第二積體電路裝置80B可為記憶體裝置，例如動態隨機存取記憶體（DRAM）裝置、靜態隨機存取記憶體（SRAM）裝置、混合記憶體立方（hybrid memory cube，HMC）模組、高頻寬記憶體（high bandwidth memory，HBM）模組或類似裝置。第一積體電路裝置80A與第二積體電路裝置80B可以相同技術節點的製程形成，或者可以不同技術節點的製程形成。舉例而言，第一積體電路裝置80A可具有較第二積體電路裝置80B更先進的製程節點。
在圖7中，積體電路裝置80利用焊料接合（例如，經由導電連接件82）貼合至中介層70。可使用例如取放工具（pick-and-place tool）將積體電路裝置80放置於內連線結構74上。導電連接件82可由可迴焊的導電材料（例如，焊料）形成，且可更包括其他導電材料，例如銅、鋁、金、鎳、銀、鈀、錫、鉛、類似材料或其組合。在一些實施例中，藉由最初透過例如蒸鍍、電鍍、印刷、焊料轉移、植球或類似方法等方法形成焊料層來形成導電連接件82。一旦已在中介層70上形成焊料層，便可實行迴焊，以便將導電連接件82造型成所期望的凸塊形狀。將積體電路裝置80貼合至中介層70可包括將積體電路裝置80放置於中介層70上且對導電連接件82進行迴焊。導電連接件82在中介層70與積體電路裝置80的對應晶粒連接件之間形成接頭（joint），將中介層70電性連接至積體電路裝置80。
可在導電連接件82周圍形成底部填充膠84，且底部填充膠84位於中介層70與積體電路裝置80之間。底部填充膠84可減小應力並保護因導電連接件82的迴焊而產生的接頭。底部填充膠84可由底部填充膠材料（例如，環氧樹脂或類似材料）形成。可在積體電路裝置80貼合至中介層70之後藉由毛細流動製程（capillary flow process）形成底部填充膠84，或者可在積體電路裝置80貼合至中介層70之前藉由合適的沉積方法形成底部填充膠84。可以液體形式或半液體形式施加底部填充膠84，且然後隨後將其固化。端視第一積體電路裝置80A與第二積體電路裝置80B之間的距離而定，底部填充膠84可具有各種高度。在所示的實施例中，底部填充膠84可具有大於積體電路晶粒50的高度，且與第一積體電路裝置80A的散熱結構60的側壁接觸。在一些實施例中，底部填充膠84的頂表面高於條帶64的底表面。在圖中未示出的一些實施例中，底部填充膠84具有與散熱結構60的頂表面齊平的頂表面。
在圖8中，在中介層70及中介層70上的各種組件之上形成包封體90。在形成之後，包封體90對積體電路裝置80及底部填充膠84進行包封。包封體90可為模製化合物（其可為聚合物、樹脂、環氧樹脂或類似材料）、以及基礎材料中的填料粒子。填料粒子可為由SiO 2、Al 2O 3或類似物形成的介電粒子，且可具有球形形狀。此外，球形填料粒子可具有多種不同的直徑。包封體90可藉由壓縮模製（compression molding）、轉移模製（transfer molding）或類似製程來施加，且形成於中介層70之上以使得散熱結構60及積體電路裝置80被掩埋或覆蓋。可以液體或半液體形式施加包封體90，且然後隨後將其固化。
在圖9中，對包封體90進行薄化以暴露出第一積體電路裝置80A。在一些實施例中，亦可如圖9中所示地暴露出第二積體電路裝置80B。具體而言，薄化會移除包封體90的覆蓋第一積體電路裝置80A的散熱結構60的頂表面的部分，藉此暴露出散熱結構60。在一些實施例中，薄化亦包括移除第二積體電路裝置80B的一部分及/或第一積體電路裝置80A的散熱結構60（包括條帶64）的一部分。在薄化製程之後，第一積體電路裝置80A的散熱結構60的頂表面與包封體90的頂表面共面（在製程變化範圍內）。此外，第二積體電路裝置80B中的一或多者的頂表面亦可與第一積體電路裝置80A的散熱結構60的頂表面及包封體90的頂表面共面（在製程變化範圍內）。在一些實施例中，條帶64的高度H 2介於自40微米至590微米的範圍內。在薄化之後，高度H 2對寬度W的比率可為自1至15。在一些實施例中，高度H 2對散熱結構60的總厚度H 3（在薄化製程之後）的比率介於自0.1至0.77的範圍內。厚度H 3可介於自400微米至775微米的範圍內。薄化製程可為研磨製程、化學機械拋光（CMP）、回蝕、其組合或類似製程。
在圖10中，可在載體基底96或其他合適的支撐結構上放置中間結構以進行後續處理。舉例而言，載體基底96可經由釋放層98貼合至第一積體電路裝置80A、第二積體電路裝置80B及包封體90。在一些實施例中，載體基底96是例如具有晶圓形狀或面板形狀或類似形狀的體半導體基底或玻璃基底等基底。釋放層98可由聚合物系材料形成，其可在處理之後與載體基底96一起自所述結構移除。在一些實施例中，釋放層98為當受熱時失去其黏合性質的環氧樹脂系熱釋放材料，例如光熱轉換（light-to-heat-conversion，LTHC）釋放塗層。
在圖11中，對中介層70進行薄化以暴露出穿孔76。穿孔76的暴露可藉由薄化製程（例如，研磨製程、化學機械拋光（CMP）、回蝕、其組合或類似製程）來完成。在所示出的實施例中，實行凹陷製程以使基底72的後表面凹陷，使得穿孔76在中介層70的後側70B處突出。凹陷製程可為例如合適的回蝕製程、化學機械拋光（CMP）或類似製程。在一些實施例中，用於暴露出穿孔76的薄化製程包括CMP，且穿孔76由於在CMP或單獨的凹陷蝕刻製程期間發生的中凹（dishing）而在中介層70的後側70B處突出。在基底72的後表面上可選地形成絕緣層102，絕緣層102環繞穿孔76的突出部分。在一些實施例中，絕緣層102由含矽絕緣體（例如，氮化矽、氧化矽、氮氧化矽或類似材料）形成，且可藉由合適的沉積方法（例如，旋轉塗佈、CVD、電漿增強CVD（plasma-enhanced CVD，PECVD）、高密度電漿CVD （high-density plasma CVD，HDP-CVD）或類似製程）形成。最初，絕緣層102可掩埋穿孔76。可對各種層應用移除製程以移除穿孔76之上的過量材料。移除製程可為平坦化製程，例如化學機械拋光（CMP）、回蝕、其組合或類似製程。在平坦化之後，穿孔76的被暴露出的表面與絕緣層102的被暴露出的表面共面（在製程變化範圍內），且在中介層70的後側70B處暴露出。在另一實施例中，會省略絕緣層102，且基底72的被暴露出的表面與穿孔76的被暴露出的表面共面（在製程變化範圍內）。
可在穿孔76的被暴露出的表面及絕緣層102（或基底72（當省略絕緣層102時））的被暴露出的表面上形成凸塊下金屬（under bump metallurgy，UBM）104。作為形成UBM 104的實例，在穿孔76的被暴露出的表面及絕緣層102（若存在）的被暴露出的表面或基底72的被暴露出的表面之上形成晶種層（未單獨示出）。在一些實施例中，晶種層是金屬層，其可為單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於鈦層之上的銅層。可使用例如PVD或類似製程形成晶種層。然後在晶種層上形成光阻並進行圖案化。可藉由旋轉塗佈或類似製程形成光阻，且可將所述光阻暴露於光以進行圖案化。光阻的圖案對應於UBM 104。所述圖案化會形成穿過光阻的開口以暴露出晶種層。然後在光阻的開口中及晶種層的被暴露出的部分上形成導電材料。可藉由鍍覆（例如，電鍍（electroplating）或無電鍍覆（electroless plating））或者類似製程形成導電材料。所述導電材料可包括金屬，例如銅、鈦、鎢、鋁或類似材料。然後，移除光阻及晶種層的上面未形成導電材料的部分。可藉由例如使用氧電漿或類似材料的可接受的灰化製程（ashing process）或剝除製程（stripping process）來移除光阻。一旦光阻被移除，便例如藉由使用可接受的蝕刻製程來移除晶種層的被暴露出的部分。晶種層的剩餘部分及導電材料的剩餘部分形成UBM 104。
此外，在UBM 104上形成導電連接件106。導電連接件106可為球柵陣列（ball grid array，BGA）連接件、焊料球、金屬柱、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、微凸塊、無電鍍鎳鈀浸金技術（electroless nickel-electroless palladium-immersion gold technique，ENEPIG）形成的凸塊或類似組件。導電連接件106可由可迴焊的導電材料（例如，焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合）形成。在一些實施例中，藉由最初透過蒸鍍、電鍍、印刷、焊料轉移、植球或類似製程形成焊料層來形成導電連接件106。一旦已在所述結構上形成焊料層，便可實行迴焊，以便將所述材料造型成所期望的凸塊形狀。在一些實施例中，導電連接件106包括藉由濺鍍、印刷、電鍍、無電鍍覆、CVD或類似製程形成的金屬柱（例如銅柱）。金屬柱可不含焊料，且具有實質上垂直的側壁。在一些實施例中，在金屬柱的頂部上形成金屬頂蓋層（metal cap layer）。金屬頂蓋層可包含鎳、錫、錫-鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、類似材料或其組合，且可藉由鍍覆製程來形成。
在圖12中，在載體基底120或其他合適的支撐結構上放置中間結構以進行後續處理。舉例而言，載體基底120可經由釋放層122而貼合至導電連接件106及中介層70的後側70B。舉例而言，釋放層122可具有大於導電連接件106的厚度，以避免導電連接件106觸及載體基底120，此可能會減少對導電連接件106的損壞。釋放層122可具有與釋放層98相似的材料，例如當受熱時會失去其黏合性質的熱釋放材料，例如LTHC釋放塗層。在一些實施例中，載體基底120為具有晶圓形狀或面板形狀或類似形狀的體半導體基底或玻璃基底。
在圖13中，實行載體剝離製程以將載體基底96（參見圖12）自第一積體電路裝置80A、第二積體電路裝置80B及包封體90分離（剝離），藉此暴露出嵌入於散熱結構60中的條帶64。剝離包括自載體基底96的頂側投射光（例如，雷射光或紫外（ultraviolet，UV）光）以對釋放層98進行局部加熱。藉此，釋放層98可在光的局部分佈的熱量下分解，且可移除載體基底96，而中介層70的後側70B上的釋放層122可不會受影響。
在圖14中，根據一些實施例，移除嵌入於散熱結構60中的條帶64，藉此在第一積體電路裝置80A的散熱結構60中形成微通道126。在一些實施例中，微通道126具有與條帶64的形狀對應的形狀，例如具有寬度W、節距P及高度H 2。在一些實施例中，使用合適的酸性蝕刻溶液或鹼性蝕刻溶液藉由濕式蝕刻來移除條帶64。如以下將更詳細地論述般，微通道126可使得冷卻流體（例如水、碳氟化合物或其他合適的冷卻劑）能夠流通，且冷卻流體可有效地將積體電路封裝100中由第一積體電路裝置80A及/或其他裝置所產生的熱量傳遞出去。
在圖15中，實行載體剝離以將載體基底120（參見圖14）自中介層70的後側70B分離（剝離）。剝離包括對光（例如，雷射光或紫外光）進行投射以對釋放層122進行加熱。因此，釋放層122可在光的加熱下分解，且可移除載體基底120。
可以晶圓級實行以上所論述的製程，其中中介層70為晶圓大小，且實行單體化製程。舉例而言，可將中間結構放置於膠帶（未示出）上，且藉由沿著切割道區進行剖切來實行單體化製程以形成如圖15中所示的結構。單體化製程可包括鋸切（sawing）、切塊（dicing）或類似製程。舉例而言，單體化製程可包括對絕緣層102、包封體90、內連線結構74及基底72進行鋸切。單體化製程將晶圓大小的中介層70單體化成單獨的封裝。作為單體化製程的結果，中介層70的外側壁與包封體90的外側壁在側向上毗連（在製程變化範圍內）。
在圖16中，使用導電連接件106將圖15中所獲得的單體化封裝中的一或多者貼合至基底150。基底150可為中介層、核心基底、無核心基底、印刷電路板（printed circuit board，PCB）、封裝基底或類似組件。基底150可包括主動裝置及/或被動裝置（未單獨示出）。裝置（例如，電晶體、電容器、電阻器、其組合及類似裝置）可用於產生系統設計的結構需求及功能需求。所述裝置可利用任何合適的方法形成。
基底150亦可包括金屬化層及通孔（未單獨示出）以及位於金屬化層及通孔之上的接合接墊152。導電連接件106可包括進行迴焊以將UBM 104貼合至接合接墊152的焊料。導電連接件106將中介層70的內連線結構74的金屬化層電性連接至基底150（包括基底150中的金屬化層）。因此，基底150電性連接至積體電路裝置80。在一些實施例中，被動裝置（例如，表面安裝裝置（surface mount device，SMD）（未單獨示出））可在安裝至基底150上之前貼合至中介層70的後側70B（例如，接合至UBM 104）。在此種實施例中，被動裝置可與導電連接件106接合至基底150的同一表面。
在一些實施例中，在中介層70與基底150之間形成底部填充膠156，底部填充膠156環繞導電連接件106及UBM 104。可在對基底150進行貼合之後藉由毛細流動製程形成底部填充膠156，或者可在對基底150進行貼合之前藉由合適的沉積方法形成底部填充膠156。底部填充膠156可為自基底150延伸至中介層70（例如，絕緣層102）的連續材料。
出於例示目的示出了上述製造製程，然而製造製程並非僅限於此。根據一些實施例，亦可實施合適的結構變化及/或製程變化。舉例而言，可在對中介層70進行薄化之前（參見圖10）移除條帶64。在一些實施例中，如圖9中所示，在對包封體90進行薄化以暴露出條帶64之後，可實行條帶64的移除以形成微通道126（例如，藉由如圖14中所示的移除製程）。接下來，參考圖17，可將載體基底96貼合至包封體90及散熱結構60，並藉由釋放層98對微通道126進行密封。然後，除可省略圖12及圖14中所示的製程（由於條帶64已被移除）以外，可實行與圖11至圖16中所示的製程相似的製程。如此一來，可得到與圖16中所示的結構相似的結構。釋放層98的一些殘留物可能會落入微通道126中，且可藉由在任何製造階段進行合適的清潔製程或者藉由流經微通道126的冷卻流體來移除所述殘留物。
圖18A及圖18B分別示出根據一些實施例的積體電路封裝100的中間結構的剖視圖及平面圖，其中圖18A是沿著圖18B中所示的截面X-X’的剖視圖。如圖18A中所示，使用黏合劑162將散熱環160貼合至基底150。散熱環160可在側向上環繞積體電路裝置80及包封體90。接下來，使用黏合劑166將蓋164貼合至第二積體電路裝置80B（若被暴露出）、包封體90及/或散熱環160。舉例而言，如圖18A中所示，黏合劑166設置於散熱環160、第二積體電路裝置80B及包封體90的相鄰於第二積體電路裝置80B的部分上。出於例示目的，黏合劑166被示出為不延伸至第一積體電路裝置80A的散熱結構60，且使得包封體90的相鄰於第一積體電路裝置80A的一部分被暴露出。在一些實施例中，黏合劑166可完全地覆蓋包封體90或者在散熱結構60的一部分之上延伸。如此一來，散熱結構60中的微通道126可能仍會被暴露出且並未由黏合劑166進行密封。
蓋164覆蓋散熱結構60且包括入口/出口開口164A。蓋164與黏合劑166、包封體90及散熱結構60的塊狀基底62一起在入口/出口開口164A之間形成空腔170，且流體可在散熱結構60之上流經所述空腔。在一些實施例中，冷卻流體可流經入口/出口開口164A中的一者，流入至空腔170及微通道126中，並經由入口/出口開口164A中的另一者流出。入口/出口開口164A可設置於能夠連接至空腔170的任何位置處且可具有任何合適的數量及形狀。舉例而言，圖18B示出入口/出口開口164A的實例。入口/出口開口164A可相鄰於微通道126設置且連接至空腔170。入口/出口開口164A、空腔170及微通道126可統稱為散熱路徑172。
冷卻流體可為水、碳氟化合物、氯碳化合物、乙二醇、丙二醇、其組合或其他合適的冷卻材料。在一些實施例中，當積體電路封裝100正在運作時，冷卻流體可連續地流經散熱路徑172（包括流經散熱結構60中的微通道126），使得由第一積體電路裝置80A產生的熱量可藉由流動的冷卻流體有效地傳遞出去。由第二積體電路裝置80B產生的熱量藉由黏合劑166、蓋164及散熱環160進行傳遞且經由基底150散失出去。由於蓋164及黏合劑166可與空腔170接觸，因此由第二積體電路裝置80B產生的熱量的至少一部分亦可藉由冷卻流體傳遞出去。
在一些實施例中，黏合劑162與黏合劑166由相同的材料形成。在一些實施例中，黏合劑162的材料不同於黏合劑166的材料。舉例而言，黏合劑166可具有較黏合劑162更佳的密封性質以防止/減少冷卻流體的洩漏。在一些實施例中，散熱環160及蓋164可由以下材料製成：金屬或金屬合金，例如鋁、銅、鎳、鈷、其合金或其組合；或者其他材料，例如碳化矽、氮化鋁、石墨及類似材料。在一些實施例中，散熱環160是與蓋164相同的材料。
圖19示出根據一些實施例的積體電路封裝200的中間結構的剖視圖。積體電路封裝200可包括與積體電路封裝100相似的特徵，其中相同的參考編號指代相同的元件。如圖19中所示，根據一些實施例，積體電路封裝200不具有散熱環，且蓋264藉由黏合劑266直接貼合至第二積體電路裝置80B及包封體90。出於例示目的，黏合劑266被示出為不延伸至第一積體電路裝置80A的散熱結構60，且使得包封體90的相鄰於第一積體電路裝置80A的一部分被暴露出。在一些實施例中，黏合劑266完全覆蓋包封體90或者在散熱結構60的一部分之上延伸。在一些實施例中，黏合劑266由與黏合劑166相似的材料形成。在一些實施例中，儘管亦可使用及涵蓋其他寬度，然而蓋264具有與包封體90相同的寬度。在所示出的實施例中，儘管由第二積體電路裝置80B產生的熱量無法經由散熱環散失至基底150，然而所述熱量可經由蓋264及流經散熱路徑172的冷卻流體傳遞出去，且獲得緊湊的積體電路封裝。
圖20A及圖20B分別示出積體電路封裝300的中間結構的剖視圖及平面圖，其中圖20A是沿著圖20B中所示的截面Y-Y’的剖視圖。在圖20B中，以虛線示出微通道126。積體電路封裝300可包括與積體電路封裝100相似的特徵，其中相同的參考編號指代相同的元件。如圖20A中所示，黏合劑366設置於散熱環160上，且蓋164與第一積體電路裝置80A的散熱結構60、第二積體電路裝置80B及包封體90接觸。如此一來，蓋164可設置於微通道126的頂部之上。蓋164可與第一積體電路裝置80A的散熱結構60接觸且至少部分地對微通道126進行密封。冷卻流體可經入口/出口開口164B中的一者流入至微通道126中，且經由入口/出口開口164B中的另一者流出。參考圖20B，入口/出口開口164B可延伸穿過多個微通道126以使得冷卻流體能夠流經所有微通道126。應理解，圖20B中的兩個矩形的入口/出口開口164B僅是用於例示目的，且亦可使用及涵蓋任何數量、位置及形狀的入口/出口開口164B。由於第二積體電路裝置80B可與蓋164直接接觸，因此自第二積體電路裝置80B至蓋164的熱傳導效率可得到提高，但並非僅限於此。
根據一些實施例，提供一種包括貼合至中介層的積體電路裝置的封裝及其形成方法。在一些實施例中，積體電路裝置包括貼合至積體電路晶粒的非主動表面的散熱結構。散熱結構可包括可使得冷卻流體可流通的自散熱結構的頂表面凹陷的多個微通道。因此，由封裝中的積體電路裝置及/或其他積體電路裝置產生的熱量可經由可連續流經微通道的冷卻流體傳遞出去。封裝的散熱效率可得以提高。
在實施例中，一種封裝包括：中介層；第一積體電路裝置，貼合至中介層，其中第一積體電路裝置包括晶粒及散熱結構，所述晶粒具有面朝中介層的主動表面及與主動表面相對的非主動表面，所述散熱結構貼合至晶粒的非主動表面且包括自散熱結構的第一表面凹陷的多個通道，散熱結構的第一表面背朝晶粒；以及包封體，設置於中介層上且在側向上圍繞晶粒及散熱結構，其中包封體的頂表面與散熱結構的頂表面共面。在實施例中，所述封裝更包括夾置於晶粒與散熱結構之間的氧化物層。在實施例中，晶粒與散熱結構具有相同的寬度。在實施例中，所述封裝更包括第二積體電路裝置，所述第二積體電路裝置貼合至中介層且相鄰於第一積體電路裝置設置，其中第二積體電路裝置在側向上被包封體環繞且具有與包封體的頂表面共面的頂表面。在實施例中，所述封裝更包括蓋，所述蓋使用黏合劑貼合至包封體，其中蓋在散熱結構中的通道的部分之上延伸。在實施例中，蓋包括延伸穿過蓋的第一開口及第二開口，其中蓋、黏合劑及散熱結構形成自第一開口延伸至第二開口的空腔。在實施例中，蓋具有與包封體相同的寬度。在實施例中，封裝更包括底部填充膠，所述底部填充膠設置於中介層上且與散熱結構的側壁接觸。在實施例中，通道的底表面低於底部填充膠的頂表面。
在實施例中，一種封裝包括：中介層；積體電路裝置，接合至中介層的前側，其中積體電路裝置包括晶粒及散熱結構，晶粒具有面朝中介層的主動表面及與中介層相對的非主動表面，散熱結構設置於晶粒上且包括自散熱結構的頂表面凹陷的多個通道；包封體，設置於中介層上且在側向上環繞積體電路裝置；以及蓋，設置於包封體及散熱結構上，其中蓋在所述多個通道之上延伸。在實施例中，散熱結構的頂表面與包封體的頂表面共面。在實施例中，所述封裝更包括：基底，貼合至中介層的與中介層的前側相對的後側；以及環形結構，設置於蓋與基底之間，環形結構在側向上環繞中介層、包封體及積體電路裝置。在實施例中，蓋與積體電路裝置的散熱結構及包封體接觸。在實施例中，蓋與包封體具有相同的寬度。在實施例中，蓋更包括穿過蓋的開口。
在實施例中，提供一種用於形成封裝的方法。所述方法包括：將積體電路裝置貼合至中介層，其中積體電路裝置包括第一晶粒及第一散熱結構，第一晶粒具有面朝中介層的主動表面及與主動表面相對的非主動表面，所述第一散熱結構包括貼合至第一晶粒的非主動表面的半導體基底，第一散熱結構包括多個條帶，所述多個條帶嵌入於半導體基底中且自半導體基底的頂表面暴露出，其中所述多個條帶包含不同於半導體基底的材料；在中介層上設置包封體，包封體在側向上環繞第一晶粒及第一散熱結構，包封體在所述多個條帶之上延伸；實行薄化製程以移除包封體的一部分且暴露出所述多個條帶；以及移除所述多個條帶以在第一散熱結構中形成通道。在實施例中，薄化製程包括：移除半導體基底的一部分及所述多個條帶的一部分。在實施例中，藉由將第一晶圓與第二晶圓接合且然後鋸切第一晶圓及第二晶圓來形成積體電路裝置，其中第一晶圓包括多個晶粒且第二晶圓包括多個散熱結構，其中第一晶粒是所述多個晶粒中的一者，其中第一散熱結構是所述多個散熱結構中的一者。在實施例中，移除所述多個條帶包括濕式蝕刻製程。在實施例中，所述方法更包括：在移除所述多個條帶之後，將蓋貼合至包封體的頂表面，所述蓋在通道之上具有第一開口及第二開口。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中對其作出各種改變、代替及變更。
50:積體電路晶粒 50A:晶圓 50F、70F:前側 52:半導體基底 54:內連線結構 56:晶粒連接件 58:介電層 60:散熱結構 60A:空白晶圓 62、62A:塊狀基底 64:條帶 66:接合膜 68:溝渠 69:切割道 70:中介層 70B:後側 72、150:基底 74:內連線結構 76:穿孔 80:積體電路裝置 80A:第一積體電路裝置 80B:第二積體電路裝置 82、106:導電連接件 84、156:底部填充膠 90:包封體 96、120:載體基底 98、122:釋放層 100、200、300:積體電路封裝 102:絕緣層 104:凸塊下金屬（UBM） 126:微通道 152:接合接墊 160:散熱環 162、166、266、366:黏合劑 164、264:蓋 164A、164B:入口/出口開口 170:空腔 172:散熱路徑 H 1、H 2:高度 H 3:厚度 P:節距 W:寬度
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據一些實施例的積體電路晶粒的剖視圖。 圖2A及圖2B分別示出根據一些實施例的積體電路裝置的剖視圖及平面圖。 圖3至圖5是根據一些實施例的製造積體電路裝置中的中間階段的剖視圖。 圖6至圖18A、圖19、圖20A是根據一些實施例的製造積體電路封裝中的中間階段的剖視圖。 圖18B及圖20B是根據一些實施例的製造積體電路封裝中的中間階段的平面圖。
50:積體電路晶粒
52:半導體基底
60:散熱結構
62:塊狀基底
66:接合膜
70:中介層
72、150:基底
74:內連線結構
76:穿孔
80:積體電路裝置
80A:第一積體電路裝置
80B:第二積體電路裝置
82、106:導電連接件
84、156:底部填充膠
90:包封體
100:積體電路封裝
102:絕緣層
104:凸塊下金屬(UBM)
126:微通道
152:接合接墊
160:散熱環
164:蓋
164A:入口/出口開口
166:黏合劑
170:空腔
172:散熱路徑

Claims (20)

  1. 一種半導體封裝，包括： 中介層； 第一積體電路裝置，貼合至所述中介層，其中所述第一積體電路裝置包括晶粒及散熱結構，所述晶粒具有面朝所述中介層的主動表面及與所述主動表面相對的非主動表面，所述散熱結構貼合至所述晶粒的所述非主動表面且包括自所述散熱結構的第一表面凹陷的多個通道，所述散熱結構的所述第一表面背朝所述晶粒；以及 包封體，設置於所述中介層上且在側向上圍繞所述晶粒及所述散熱結構，其中所述包封體的頂表面與所述散熱結構的頂表面共面。
  2. 如請求項1所述的半導體封裝，更包括夾置於所述晶粒與所述散熱結構之間的氧化物層。
  3. 如請求項1所述的半導體封裝，其中所述晶粒與所述散熱結構具有相同的寬度。
  4. 如請求項1所述的半導體封裝，更包括第二積體電路裝置，所述第二積體電路裝置貼合至所述中介層且相鄰於所述第一積體電路裝置設置，其中所述第二積體電路裝置在側向上被所述包封體環繞且具有與所述包封體的所述頂表面共面的頂表面。
  5. 如請求項1所述的半導體封裝，更包括蓋，所述蓋使用黏合劑貼合至所述包封體，其中所述蓋在所述散熱結構中的所述多個通道的多個部分之上延伸。
  6. 如請求項5所述的半導體封裝，其中所述蓋包括延伸穿過所述蓋的第一開口及第二開口，其中所述蓋、所述黏合劑及所述散熱結構形成自所述第一開口延伸至所述第二開口的空腔。
  7. 如請求項5所述的半導體封裝，其中所述蓋具有與所述包封體相同的寬度。
  8. 如請求項1所述的半導體封裝，更包括底部填充膠，所述底部填充膠設置於所述中介層上且與所述散熱結構的側壁接觸。
  9. 如請求項8所述的半導體封裝，其中所述多個通道的底表面低於所述底部填充膠的頂表面。
  10. 一種半導體封裝，包括： 中介層； 積體電路裝置，接合至所述中介層的前側，其中所述積體電路裝置包括晶粒及散熱結構，所述晶粒具有面朝所述中介層的主動表面及與所述中介層相對的非主動表面，所述散熱結構設置於所述晶粒上且包括自所述散熱結構的頂表面凹陷的多個通道； 包封體，設置於所述中介層上且在側向上環繞所述積體電路裝置；以及 蓋，設置於所述包封體及所述散熱結構上，其中所述蓋在所述多個通道之上延伸。
  11. 如請求項10所述的半導體封裝，其中所述散熱結構的所述頂表面與所述包封體的頂表面共面。
  12. 如請求項10所述的半導體封裝，更包括： 基底，貼合至所述中介層的與所述中介層的所述前側相對的後側；以及 環形結構，設置於所述蓋與所述基底之間，所述環形結構在側向上環繞所述中介層、所述包封體及所述積體電路裝置。
  13. 如請求項10所述的半導體封裝，其中所述蓋與所述積體電路裝置的所述散熱結構及所述包封體接觸。
  14. 如請求項10所述的半導體封裝，其中所述蓋與所述包封體具有相同的寬度。
  15. 如請求項10所述的半導體封裝，其中所述蓋更包括穿過所述蓋的開口。
  16. 一種形成半導體封裝的方法，所述方法包括： 將積體電路裝置貼合至中介層，其中所述積體電路裝置包括第一晶粒及第一散熱結構，所述第一晶粒具有面朝所述中介層的主動表面及與所述主動表面相對的非主動表面，所述第一散熱結構包括貼合至所述第一晶粒的所述非主動表面的半導體基底，所述第一散熱結構包括多個條帶，所述多個條帶嵌入於所述半導體基底中且自所述半導體基底的頂表面暴露出，其中所述多個條帶包含不同於所述半導體基底的材料； 在所述中介層上設置包封體，所述包封體在側向上環繞所述第一晶粒及所述第一散熱結構，所述包封體在所述多個條帶之上延伸； 實行薄化製程以移除所述包封體的一部分且暴露出所述多個條帶；以及 移除所述多個條帶以在所述第一散熱結構中形成通道。
  17. 如請求項16所述的形成半導體封裝的方法，其中所述薄化製程包括：移除所述半導體基底的一部分及所述多個條帶的一部分。
  18. 如請求項16所述的形成半導體封裝的方法，其中藉由將第一晶圓與第二晶圓接合且然後鋸切所述第一晶圓及所述第二晶圓來形成所述積體電路裝置，其中所述第一晶圓包括多個晶粒且所述第二晶圓包括多個散熱結構，其中所述第一晶粒是所述多個晶粒中的一者，其中所述第一散熱結構是所述多個散熱結構中的一者。
  19. 如請求項16所述的形成半導體封裝的方法，其中移除所述多個條帶包括濕式蝕刻製程。
  20. 如請求項16所述的形成半導體封裝的方法，更包括：在移除所述多個條帶之後，將蓋貼合至所述包封體的頂表面，所述蓋在所述通道之上具有第一開口及第二開口。
TW112105330A 2022-07-01 2023-02-15 半導體封裝及其形成方法 TW202403989A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/856,689 2022-07-01
US17/856,689 US20240006270A1 (en) 2022-07-01 2022-07-01 Package with Improved Heat Dissipation Efficiency and Method for Forming the Same

Publications (1)

Publication Number Publication Date
TW202403989A true TW202403989A (zh) 2024-01-16

Family

ID=89433497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105330A TW202403989A (zh) 2022-07-01 2023-02-15 半導體封裝及其形成方法

Country Status (3)

Country Link
US (1) US20240006270A1 (zh)
CN (1) CN220774343U (zh)
TW (1) TW202403989A (zh)

Also Published As

Publication number Publication date
CN220774343U (zh) 2024-04-12
US20240006270A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11854785B2 (en) Package structure for heat dissipation
US11107798B2 (en) Semiconductor packages and methods of forming the same
US20210280491A1 (en) Heat Spreading Device and Method
TWI760125B (zh) 半導體元件與半導體封裝件及其製造方法
TWI778691B (zh) 積體電路封裝及其製造方法
TW202109784A (zh) 封裝結構及製作所述封裝結構的方法
TWI803310B (zh) 積體電路元件和其形成方法
TW202335202A (zh) 裝置封裝及其製造方法
CN220774343U (zh) 半导体封装
CN221102070U (zh) 封装体
TWI838124B (zh) 具有改善的散熱效率的封裝及其形成方法
CN221596429U (zh) 封装物
US12087597B2 (en) Semiconductor structure comprising various via structures
US20240363364A1 (en) Semiconductor structure comprising various via structures
TWI848516B (zh) 積體電路封裝及其形成方法
TWI825917B (zh) 用於三維積體電路電源分配的方法及半導體裝置
US20230402339A1 (en) Molding Structures for Integrated Circuit Packages and Methods of Forming the Same
TW202416395A (zh) 半導體封裝的形成方法
TW202401700A (zh) 冷卻蓋、包括其的封裝的半導體裝置以及冷卻封裝的半導體裝置的方法
TW202345307A (zh) 裝置封裝、半導體封裝及封裝方法